Informe de laboratorio #5

Julin Camilo Nez Guisao, Andrs Camilo Montoya

Facultad de ingeniera, Universidad de Antioquia
Medelln, Colombia
Juliann1010@gmail.com
Camilo_1393@hotmail.com

I.

Resumen
Los transistores MOSFET (Metal-OxideSemiconductor Field Effect Transistor), han sido
muy tiles para el desarrollo de la tecnologa en la
electrnica; ya que manejarlos es bastante ms
sencillo que sus antecesores, los BJT, puesto que
stos ltimos controlan sus salidas mediante
corriente, mientras que los MOSFET la manejan
mediante una diferencia de potencial, lo que hace
que tengan una alta impedancia de entrada.
Adems, tambin cumple las mismas funciones
como amplificador y ocupa muy poco espacio.
Los MOSFET son reconocidos, pues gracias a ellos
se pudo construir las famosas compuertas lgicas
digitales bajo las cuales est fundamentada toda la
electrnica digital.

II.

Procedimiento

II.1. Comparacin entre los transistores IRF510 e IRF840 y

sus principales caractersticas.
El IRF510 es un transistor MOSFET canal-N de potencia
que asegura un nivel fijo de energa cuando est en modo
saturacin. Sus principales caractersticas estn dadas en
Tabla 1.1:

Caracterstica
Voltaje
DrenoFuente (

V DS

Corriente
Dreno (
Voltaje

en

ID

Fuente (

V Gs

Voltaje

umbral

Vt

)
(

2V

Potencia (

Pmax

)
Tiempo de retardo

43 W
12.5 nS

Tabla 1.1 Caractersticas del transistor IRF510

Vale la pena aclarar que los valores indicados en Tabla 1.1

son los valores mximos que permite este transistor; y el
tiempo de retardo mostrado en la tabla, es un tiempo
promediado entre los tiempos de subida y de bajada de la
seal de salida.
El tiempo de retardo es una caracterstica muy importante
que debe ser resaltada en los transistores MOSFET, ya que
stos son la base de la electrnica digital puesto que son
utilizados para la elaboracin de las compuertas lgicas.
El transistor IRF510 es un transistor de polaridad N y tanto
su diagrama esquemtico como la distribucin de pines se
exponen en Fig. 1.1

Valor

100 V

)
el

5.6 A
Fig. 1.1 Esquemtico del IRF510 y distribucin de pines.

)
Puerta-

20 V

El transistor IRF840 tambin es un transistor MOSFET

canal-N de potencia y cumple las mismas funciones que el

IRF510. Sus principales caractersticas estn dadas en

Tabla 1.2:

de este transistor, ser suficiente para entender el

funcionamiento y el por qu de su estructura como tal; cabe
resaltar que el transistor complementario (MOSFET de
canal p del tipo de agotamiento), funciona bajo los mismos
principios, pero de manera inversa.

Tabla 1.2 Caractersticas del transistor IRF840

El transistor IRF840 al igual que el IRF510 es un transistor

de polaridad N (MOSFET de enriquecimiento). Su
distribucin de pines y su diagrama esquemtico se
muestra en Fig. 1.2

El transistor MOSFET (Metal-Oxide-Semiconductor Field

Effect Transistor) es un dispositivo que controla las seales
de salida mediante un voltaje aplicado en una de sus
terminales llamada compuerta (G).
El transistor MOSFET de canal n de enriquecimiento est
formado por un sustrato de silicio tipo P y dos regiones tipo
N fuertemente contaminadas y separadas entre s. Estas
regiones se denominan fuente (S) y dreno (D).
Se coloca una delgada capa de un material aislante en la
superficie del sustrato, como lo es el dixido de silicio, tal
que sta cubra el rea entre la fuente y el dreno. Sobre la
capa aislante se coloca una placa metlica que corresponde
a la terminal de la compuerta (G).
Tambin se ponen contactos metlicos en las dos regiones
tipo N fuertemente contaminadas, fuente (S) y dreno (D), y
sobre el sustrato o cuerpo (B). Siendo as, aparecen cuatro
terminales.

Fig. 1.2- Esquemtico IRF840 y su distribucin de pines

Los transistores previamente mostrados tienen el mismo

cdigo de empaquetado, TO-220, por esto la distribucin
de pines es la misma para los dos, adems como se trata de
dos transistores de polaridad N, los esquemticos son los
mismos.
Al comparar Tabla1.1 con Tabla1.2 se puede observar otra
caracterstica importante que tienen en comn estos dos
transistores; el voltaje umbral para ambos casos es igual a

2V

, por lo tanto, ambos transistores van a responder

de igual manera cuando se quiera trabajar con las regiones

de operacin del MOSFET.
Por otro lado, los parmetros de Voltaje Dreno-Fuente,
corriente en el Dreno y por consiguiente la potencia
disipada son mucho mayores en el transistor IRF840.
Otro dato importante es el tiempo de retardo de la seal de
salida de ambos transistores, el IRF510 tiene un tiempo de
respuesta menor comparado con el IRF840.
Analizando todo lo anterior, se puede decir que el IRF510
es un transistor que tiene como prioridad la rapidez en
entregar las seales mas all de trabajar con voltajes muy
elevados si se compara con el IRF840; aun as, los niveles
de voltaje y corriente mximos son muy buenos para
trabajar en casi cualquier sistema electrnico.
Por las razones previamente expuestas, para el desarrollo
de la parte prctica de este laboratorio, se usar solamente
el modelo IRF510.
II.2. Funcionamiento y modos de operacin de un MOSFET:
A continuacin se explicar el funcionamiento del
transistor MOSFET de canal n del tipo de enriquecimiento.
Aunque se tome un caso en particular para la explicacin

Caracterstica
Voltaje
Dreno-Fuente

V DS

Valor
(

Corriente en el Dreno (

ID

8A

Voltaje

V Gs

500 V

Puerta-Fuente

20 V

Voltaje umbral (
Potencia (

Pmax

Tiempo de retardo

Vt
)

2V
125 W
20.5 nS

Mientras no se aplique un voltaje entre la compuerta y el

sustrato, se forman dos diodos conectados en oposicin
(nodo con nodo) en serie entre la fuente y el dreno;
ambos diodos se forman por las uniones pn entre el sustrato
y el dreno, y el sustrato y la fuente. Generalmente se
conecta el terminal del sustrato al terminal de la fuente,
para que cuando el dreno sea polarizado positivamente,
ambos diodos queden en polarizacin inversa; es por esto
que la gran mayora de los transistores MOSFET cuentan
con slo tres terminales.

Cuando se aplica un voltaje positivo a la compuerta

V GS

El transistor se satura cuando

V DS

es mayor que la

, se repelen los huecos libres que hay en el

diferencia entre el voltaje compuerta-fuente (

sustrato dejando tras de s una regin agotada de portadores

poblada por la carga negativa asociada con los tomos
aceptantes; sta zona va desde el dreno a la fuente. Se debe
tener en cuenta que la compuerta es separada del sustrato
por un material aislante, por lo que no es posible el paso de
corriente por la terminal de la compuerta. El voltaje en la
compuerta debe ser mayor que un voltaje umbral

el voltaje umbral (

Vt

V GS

, en este modo de operacin el

canal en el extremo del dreno se estrangula provocando

una saturacin de corriente.

Vt

II.3. Parmetros del MOSFET en PSPICE:

A continuacin se presenta en una tabla, los principales
parmetros que tiene el modelo del transistor MOSFET en
PSPICE.

para que pueda existir la zona de agotamiento del sustrato.

Al aplicar un voltaje suficientemente grande en la
compuerta para empujar los huecos al fondo del sustrato,
slo se crea el canal, para que pueda pasar corriente a
travs del transistor se necesita suministrar una diferencia

Name

Model
Parameters

; las cargas circulan por la zona de agotamiento en

direccin de la fuente.

LEVEL

Model type (1,

2, or 3)

Es importante aclarar que el potencial dreno-fuente debe

ser pequeo, lo suficiente como para garantizar el flujo de
corriente pero no tanto como para saturar el canal; cuando
el potencial es muy grande se estrangula el canal en el
extremo ms prximo al dreno.

Channel
length

Meters

DEFL

Channel width

Meters

DEFW

El transistor MOSFET tiene dos regiones de operacin:

Triodo y saturacin. En Fig 1.3 se pueden apreciar las dos
regiones en funcin del voltaje Dreno-Fuente.

LD

Lateral
diffusion
length

Meters

WD

Lateral
diffusion
width

Meters

VTO

Zero-bias
threshold
voltage

Volts

KP

Transconducta
nce

Amps/Volts2

2E-5

GAMMA

Bulk threshold
parameter

Volts1/2

PHI

Surface
potential

Volts

0.6

LAMBDA

Channellength
modulation
(LEVEL = 1or
2)

Volts-1

de potencial positiva entre el dreno y la fuente

(V DS)

Units

Default

Fig. 1.3 Grfica de las dos regiones de trabajo del MOSFET en

funcin de

V DS

. Imagen tomada de Circuitos

microelectrnicos. Sedra.

Triodo es el modo de operacin donde

V DS

)y

es

bastante menor al voltaje de la compuerta y el canal no se

estrangula.

Drain ohmic
resistance

Ohms

RS

Source ohmic
resistance

Ohms

RG

Gate ohmic
resistance

Ohms

RB

Bulk ohmic
resistance

Ohms

RDS

Drain-source
shunt
resistance

RD

Ohms

MJSW

Bulk p-n
sidewall
grading
coefficient

0.33

FC

Bulk p-n
forward-bias
capacitance
coefficient

0.5

CGSO

Gate-source
overlap
capacitance/ch
annel width

Farads/meters

CGDO

Gate-drain
overlap
capacitance/ch
annel width

Farads/meters

Farads/meters

[[infinity]

RSH

Drain-source
diffusion sheet
resistance

Ohms/square

IS

Bulk p-n
saturation
current

Amps

1E-14

CGBO

Gate-bulk
overlap
capacitance/ch
annel width

JS

Bulk p-n
saturation/curr
ent area

Amps/meters2

NSUB

Substate
doping density

1/centimeter3

PB

Bulk p-n
potential

Volts

0.8

NSS

Surface-state
density

1/centimeter2

CBD

Bulk-drain
zero-bias p-n
capacitance

NFS

Fast surfacestate density

1/centimeter2

TOX

Oxide
thickness

Meters

[infinity]

CBS

CJ

Farads

Bulk-source
zero-bias p-n
capacitance

Farads

Bulk p-n zerobias bottom

capacitance/le
ngth

Farads/meters
2

CJSW

Bulk p-n zerobias perimeter

capacitance/le
ngth

MJ

Bulk p-n
bottom
grading
coefficient

0
Gate material
type: + 1 =
0
TPG

opposite of
substrate, - 1 =

+1

same as
substrate, 0 =
Farads/meters

aluminum
XJ

Metallurgical
junction depth

Meters

Mobility
degradation

Volts/centimet
er

1E4

0.5
UCRIT

critical field
(LEVEL = 2)

UEXP

Mobility
degradation
exponent
(LEVEL = 2)

UTRA

(Not Used)
mobility
degradation
transverse
field
coefficient

Amplificador MOSFET polarizacin

R1 3 4 10meg
RD 6 4 6k
R2 3 0 10meg
*Mname ND NG NS NB ModName L= W=
Mmitransistor 6 3 5 5 IRF510 L=3u W=100u
.model IRF510 NMOS(KP=2.4845m VTO=2.5)
RS 5 0 6k
Vdd 4 0 DC 10
.tran 10n 5m 0.1n 1u
.probe
.end
Con la ayuda del software PSPICE se simul el cdigo
anterior. Las grficas de los voltajes y la corriente de

meters/second
s

polarizacin

VMAX

Maximum
drift velocity

NEFF

Channel
charge
coefficient
(LEVEL = 2)

XQC

Fraction of
channel charge
attributed to
drain

DELTA

Width effect
on threshold

THETA

Mobility
modulation
(LEVEL = 3)

(V GS ,V DS , I D )

son mostradas a

continuacin.
La corriente que pasa por el dreno es constante y tiene un

Volts-1

valor de

400.28 A

. Ver Fig. 2.1

Fig. 2.1 Corriente de polarizacin

Para ver mejor la imagen se le recomienda al lector ir a

Laboratorio 5/Simulacion 1/Corriente-Dreno.

ETA

Static
feedback
(LEVEL = 3)

KAPPA

Saturation
field factor
(LEVEL=3)

0.2

KF

Flicker noise
coefficient

AF

Flicker noise
exponent

El voltaje compuerta-fuente (

V GS

) tambin tiene un

valor constante y es de 2.5983 V. Ver Fig. 2.2

Tabla 1.3 Parmetros del MOSFET en PSPICE.

Fig. 2.2 Voltaje compuerta-fuente

III.
Simulacin
III.1.
Primera simulacin:
El cdigo NETLIST a simular es el siguiente:

Para ver mejor la imagen se le recomienda al lector ir a

Laboratorio 5/Simulacion 1/VGS.

Por ltimo, el voltaje Dreno-Fuente (

5.1966 V

valor constante y es de

V DS

tiene un

. Ver Fig. 2.3

Fig. 2.5 Seal de entrada (verde) y seal de salida (roja) del

sistema

Fig. 2.3 Voltaje Dreno-Fuente

Para ver mejor la imagen se le recomienda al lector ir a

Laboratorio 5/Simulacion 1/VGS.
III.2.

Segunda simulacin:

El circuito a simular est dado en Fig. 2.4.

El voltaje pico a pico de la seal de salida es de

aproximadamente 4 voltios, por lo que haciendo la relacin
entre la entrada y la salida, se obtiene una ganancia de
aproximadamente 20 unidades.
IV.
Experimento
IV.1.Medicin correspondiente a la simulacin del primer
circuito:
El circuito a montar en el laboratorio est dado en Fig. 3.1

Fig. 2.4 Circuito a simular

El NETLIST para este circuito se encuentra en la carpeta

Laboratorio 5/Simulacin 2/NETLIST.
Los valores a tomar de la seal de entrada para la
simulacin son los mismos que se usarn en la parte
experimental; se hace esto para poder tener un punto de
referencia sobre el cual poder comparar la teora con el
experimento.
Se tiene entonces que la frecuencia de la seal de entrada
es igual a

1 KHz

y su amplitud es

200 mV pp

Con todo lo anterior, se simula el circuito. El grfico de la

seal de salida con respecto a la seal de entrada est dado
en Fig. 2.5.
VGS

VDS

ID

Terico (Pspice)

2.5983 V

5.1966

400.28uA

Experimento

2.77 V

5.66 V

Modo Operacin

Saturacin (amplificador)

Fig. 3.1 Esquemtico correspondiente al circuito de la

simulacin 1.

En el laboratorio se tomaron resistencias de 6.2K debido a

que son ms comerciales que las de 6K, an as, se espera
que los resultados sean muy similares.
Se hicieron las mediciones de los voltajes en el laboratorio
utilizando un multmetro. La corriente no haba forma de
medirla puesto que el multmetro no tena habilitada esa
funcin. Los datos tericos y experimentales estn
tabulados en tabla 3.1.
Tabla 3.1- Datos tericos y experimentales

Analizando los valores de Tabla 3.1, se puede verificar el

modo de operacin del MOSFET.

Primero que todo hay que verificar si el MOSFET est

encendido o si el canal de portadores negativos fue
establecido; para comprobar esto, el voltaje compuerta-

V GS

fuente (

Vt

tiene que ser mayor al voltaje umbral (

) que segn el fabricante es igual a

2V

Tal como se puede observar, el voltaje compuerta-fuente

tanto en la simulacin como en el experimento es mayor
que el voltaje umbral, por lo tanto se puede asegurar que el
canal est establecido.
Comprobado lo anterior, se procede a verificar la regin en
la que el MOSFET est trabajando. Tal como se explic en
el inciso 2.2, si

V DS

entre voltaje entre

es mayor o igual a la diferencia

V GS

Vt

, entonces el

transistor opera en la regin de saturacin, de lo contrario

opera en la regin de trodo.
Utilizando los datos de Tabla 3.1 se demuestra que el
transistor se encuentra en modo Saturacin para los anlisis
terico y experimental.

puesto que el voltaje Dreno-Fuente es muy grande y

estrangula el canal.
IV.2.Medicin correspondiente a la simulacin del segundo
circuito:
Se hizo el montaje del circuito de Fig. 2.4 en el laboratorio,
pero se tuvieron que cambiar ciertos valores de algunas
resistencias puesto que los valores establecidos no son
comerciales, an as, su cambio no fue muy radical.
Las resistencias cambiadas fueron:

R3 5.1 K
RS 6.2 K
R D 6.2 K
Se configur la seal de entrada con el generador de
seales para que su amplitud fuera de
de frecuencia igual a

1 KHz

200 mV pp

Las grficas visualizadas en el osciloscopio de la entrada y

la salida se dan en Fig. 3.2.

Terico:

V DS V GSV t
5.1966 2.59832
5.1966 0.5983 (1)
Fig. 3.2 Seales de entrada (canal 1) y salida (canal 2)

As, segn la relacin (1), el anlisis terico muestra que el

transistor bajo la configuracin de Fig. 3.1 trabaja en
saturacin. Se sigue el mismo procedimiento para el
anlisis experimental.
Experimento:

V DS V GSV t

Se puede ver con claridad en Fig. 3.2, que la seal de salida

fue amplificada debido a la estructura del circuito utilizado
en el laboratorio. La escala de amplificacin se puede
calcular mediante la relacin de la amplitud de la seal de
salida con la entrada; as:

G=

V ppout
V ppin

G=

3.094
206.2 m

5.66 2.772

5.66 0.77 (2)

Finalmente, segn (2) se concluye experimentalmente que
el transistor tambin se halla en la regin de saturacin

G 15

El MOSFET como amplificador, en este caso amplific

unas quince veces la seal de entrada.
Con los datos obtenidos anteriormente, se hace la
comparacin entre el anlisis terico y el experimental. Ver
Tabla 3.2.

Simulacin
Medida Osciloscopio

Vop
2.0576 V
1.547 V

Vip
0.1 V
0.1031 V

Tabla 3.2 Valores de entrada y salida en los anlisis terico y

experimental.

Fig. 3.4 Ondas de entrada y salida para

Aunque los valores experimentales difieran mucho a los

tericos, la ganancia es cercana en ambos casos, pues esta
est en el orden de las decenas.

Se utilizaron tres valores de resistencias diferentes para ver

cul era el comportamiento de la ganancia en funcin de la

50 K

que

es el mismo valor utilizado en el punto anterior, la ganancia

fue de 15 unidades. Ver Fig. 3.2.
Luego se cambi la resistencia por una de

6.2 K

la comparacin entre la seal de entrada y la salida se

muestra en Fig. 3.3.
V.

Conclusiones
-

Fig, 3.3 Ondas de entrada y salida para

RL

igual a 10 M.

Se puede observar un ligero crecimiento en la ganancia de

la onda respecto al primer caso, la ganancia es de
aproximadamente 16.5 unidades.
Por lo tanto se puede concluir que la ganancia es
directamente proporcional a la resistencia de carga
idealmente.
Algo interesante que se observ es que si se toma a la
resistencia de 50K como punto de referencia para comparar
las ganancias entre las diferentes cargas; hay mucha
diferencia entre la ganancia suministrada por la resistencia
de 6.2K que la suministrada por la de 10M pese a que el
valor de la primera estuviese ms cercano al valor de la que
utilizamos como punto de comparacin; en otras palabras,
por mucho que se aumente la resistencia de carga, parece
haber un punto de convergencia que impide que la
ganancia tienda al infinito, esta ganancia se estabiliza.

IV.3.Parametrizacin de resistencia RL:

carga. El primer valor utilizado fue el de

RL

igual a 6.2 K

Tal como se puede observar en Fig. 3.3, la ganancia

disminuy considerablemente al disminuir la resistencia de
carga, en este caso la ganancia es de aproximadamente 8.5
unidades.
Por ltimo se toma una resistencia mucho mayor a las dos
anteriores, en este caso se tom una de 10 M. Ver Fig.
3.4.

VI.

Una conclusin importante es la clara ventaja del

transistor MOSFET sobre el BJT ya que ste
trabaja su control con voltajes y no con
corrientes, lo que hace mucho ms fcil
utilizarlo.
El tamao promedio de un MOSFET es del orden
de los micrmetros, por lo que se pueden agrupar
decenas de miles de ellos por centmetro
cuadrado, esto implica a su vez, que la corriente
que circula entre ellos no tiene que recorrer
largas trayectorias y las prdidas de potencia no
sean significativas.
El hecho de que su tamao sea muy pequeo y su
uso sea sencillo, ha logrado revolucionar la
industria electrnica, logrando pasar de las
anticuadas ENIAC a tener computadores
porttiles o incluso memorias portables con
varios GB de capacidad.
Las ganancias de amplificacin se tienden a
estabilizar a medida que se va aumentando la
resistencia de carga.

Referencias:

Circuitos microelectrnicos. Cuarta edicin.

Sedra, Adel; Smith, Kennet. Captulo 5. Pginas
354-360.
http://alltransistors.com/es/mosfet/transistor.php?
transistor=2390
Especificaciones sobre el
modelo IRF 510.

http://www.seas.upenn.edu/~jan/spice/spice.MO
Sparamlist.html - Parmetros del MOSFET en
PSPICE.