Beruflich Dokumente
Kultur Dokumente
INGENIERIA INFORMATICA
MF-4
EPARTAMENTO DE SISTEMAS Y COMP.
ARQUITECTURA DE COMPUTADORA
1903 1957
Matemtico
Representacin Binaria
Estructura (computadora)
perifricos
Computador
Unidad
Central de
Proceso
CPU
Computador
Sistema de
interconexin
Entrada
Salida
Lneas de
comunicacin
Memoria
Principal
Caractersticas principales
3 componentes principales:
CPU:
Unidad de Control, Unidad aritmtico lgica (ALU), Registros Memoria
principal:
Almacena programas y datos
Sistema de Entrada/Salida
Procesamiento secuencial de instrucciones
Datos binarios
Un sistema de interconexin
Conecta la memoria y unidad de control
Fuerza la alternacin entre ciclos de lectura y ejecucin
Estructura (CPU)
CPU
Computer
Registros
I/O
System
Bus
Memory
Unidad
Aritmtica y
Lgica
CPU
Interconexin
Interna de la CPU
Unidad
de
Contro l
CPU
Unidad de Control (UC)
Controla todos los componentes
Interpreta instrucciones
Corrimientos
CPU
Registros
Almacenan datos binarios, acceso rpido
De tamao fijo
De propsito general (programas) o especficos
(acumulador, program counter, puntero a memoria,
etc.)
DataPath
Red interna que comunica la UC con las otras
unidades y registros
Mueve datos entre los diferentes componentes
Controlada por un reloj.
Ciclo de instruccin
1. Recuperar la
siguiente
instruccin desde
memoria (apuntada
por el program
counter ) y luego
incrementar el
program counter .
2. Decodificar el
patrn de bits en el
registro de
instruccin IR
3. Ejecutar la instruccin
indicada en el registro de
instruccin IR
Ciclo de Ejecucin
1. UC obtiene la prxima instruccin de memoria (usando el registro
PC)
2. Se incrementa el PC
3. La instruccin es decodificada a un lenguaje que
entiende la ALU
4. Obtiene de memoria los operandos requeridos por la
operacin
5. La ALU ejecuta y deja los resultados en registros o en
memoria
6. Repetir paso 1
Ciclo de ejecucin
Ciclo de ejecucin
Ciclo de ejecucin
Ciclo de ejecucin
Tipos de Operaciones
Procesador-memoria
Transferencia de datos entre la CPU y la memoria
Procesador-E/S
Transferencia de datos entre la CPU y un modulo de E/S
Procesamiento de datos
Alguna operacin aritmtica o lgica sobre los datos
Control
Alteracin de la secuencia de operaciones Ej.: jump
La IAS (Institute for Advance Study, Princeton University)
Estructura de la IAS
GF
(UC)
Detalles de la
estructura MBR:
Memory Buffer
Register
IR: Instruction
Register
Contiene los 8 bits
del cdigo de
operacin de la
instruccin que se
va a ejecutar.
Detalles de la
estructura
IBR:
Instruction Buffer
Register
Empleado para
almacenar
temporalmente la instruccin
contenida en la parte derecha
de una palabra en memoria.
Detalles de la estructura
PC:
emplean para almacenar
operandos y resultados de
operaciones de la ALU
temporalmente. Por
ejemplo, el resultado de
multiplicar dos nmeros de 40
bits es un nmero de 80 bits;
los 40 bits ms significativos se
almacenan en AC y los menos
significativos se almacenan en
MQ.
Modelo de von Neumann Bus
del Sistema