Hicham ELKASMI

MICROPROCESSEUR

Microprocesseur (dfinition)
Un microprocesseur ou CPU (Central Processor Unit) est un composant lectronique
minuscule, fabriqu le plus souvent en silicium, qui regroupe un certain nombre de transistors
lmentaires interconnects. Son rle est d'interprter les instructions et traiter les donnes
d'un programme. En informatique, le microprocesseur est l'lment le plus important
de l'ordinateur. Ds maintenant nous devons mettre en tte que dans un ordinateur, il n'y a
pas un seul processeur mais il existe de nombreux processeurs qui grent indpendamment :
la carte son, la carte graphique, la carte SCSI, etc... mais c'est le microprocesseur ou CPU
(Central Processor Unit) qui est charg de traiter toutes les informations de ces composants.
Actuellement il existe deux grands fondeurs produisant des processeurs pour PC, INTEL et
AMD qui se partagent quasiment entirement le march avec environ 80% pour Intel et 20%
pour AMD. Ces chiffres sont ceux du march global (OEM, entreprises...) mais dans le
segment qui nous intresse, celui des particuliers qui achtent un processeur au dtail, les
parts de march sont d'environ 70/30. Il existe d'autres fondeurs comme IBM, Texas
Instrument ou VIA mais leurs produits sont surtout rservs certaines niches du march
(ultra basse consommation...) ou d'autres produits (consoles, tlphones etc...).
Caractristiques principales du processeur

Les trois paramtres principaux qui contribuent identifier un processeur. Les deux lments
primordiaux son identification est sa largeur et sa frquence. La frquence est une notion
relativement simple apprhender. Elle se mesure en mgahertz (MHz) ou en gigahertz
(GHz) et correspond au nombre de millions ou de billions de cycles par seconde que le
processeur est capable deffectuer. Bien entendu plus cette valeur est leve, plus le
processeur sera rapide. La largeur de bande dun processeur est un concept dj plus
complexe, car le processeur possde en fait trois variables exprims sous la forme dune
largeur, nos trois paramtres :
1)
2)
3)

Le bus dentres/sorties de donnes ;

Le bus dadresses ;
Les registres internes ;

Bus dentres/sorties de donnes

Vous savez dj que dans un ordinateur, les donnes sont envoyes sous forme dinformations
numriques, langage binaire. Dans un mme laps de temps, lordinateur gnre une tension de
3,5 Volt ou 5 Volt pour signaler un bit de donne 1, et une tension de 0 Volt pour
communiquer un bit de donnes. Plus le nombre de fils est important, plus le nombre doctets
(1 octet = 8 bits) transfrs en intervalle de temps donn est grand. Tous les processeurs
modernes, depuis le Pentium jusquau dernier Core 2 Duo, et mme Core i7, disposent dun
bus de donnes dune largeur de 64 bits, soit 8 octets (8 octets x 8 bits = 64 bits). Ils peuvent

ainsi transporter 64 bits de donnes en mme temps vers ou depuis le chipset de la carte mre
ou la mmoire systme.

Tableau depuis 1971 2008 des architectures avec largeur de bus de donnes

Finesse de
gravure
(m)

Frquence
de l'horloge

Largeur
des
donnes

108 kHz

4 bits/4
bits bus

Date

Nom

Nombre de
transistors

1971

4004

2 300

1974

8080

6 000

2 MHz

8 bits/8
bits bus

0,64

1979

8088

29 000

5 MHz

16 bits/8
bits bus

0,33

1982

80286

134 000

1,5

6 MHz

16 bits/16
bits bus

1985

80386

275 000

1,5

16 40 MHz

32 bits/32
bits bus

1989

80486

1 200 000

25 100 MHz

32 bits/32
bits bus

20

1993

Pentium

3 100 000

0,8 0.28

60 233 MHz

32 bits/64
bits bus

100

1997

Pentium II

7 500 000

0,35 0.25

233 450 MHz

32 bits/64
bits bus

300

1999

Pentium III

9 500 000

0,25 0.13

450 1400 MHz

32 bits/64

510

MIPS

 !!!

2000

Pentium 4

2004

Pentium 4D
Prescott

2006 Core 2 Duo

bits bus

42 000 000 0,18 0.065

1,3 3.8 GHz

32 bits/64
bits bus

1 700

125 000
000

0,09 0.065

2.66 3.6 GHz

32 bits/64
bits bus

9 000

291 000
000

0,065

2,4 GHz (E6600)

64 bits/64
bits bus

22 000

2007

Core 2
Quad

2*291 000
000

0,065

3 GHz (Q6850)

2008

Core 2 Duo
(Penryn)

410 000
000

0,045

3,33 GHz (E8600)

64 bits/64
bits bus

~24
200

2008

Core 2
Quad
(Penryn)

2*410 000
000

0,045

3,2 GHz (QX9770)

64 bits/64
bits bus

~2*24
200

731 000
000

0,045
(2008) 0,032
(2009)

2,93 GHz (Core i7

940) - 3,2 GHz (Core
i7 Extreme Edition
965)

64 bits/64
bits bus

2008

Intel Core i7
(Nehalem)

64 bits/64 2*22
bits bus 000 (?)

Pour bien comprendre la manire dont les informations circulent, je vais prendre lexemple le
plus utilis par les analystes, celui de lautoroute. Donc si une autoroute ne comprend quune
seule voie dans chaque sens, on peut en dduire quune seule voiture pourra se dplacer la
fois dans un sens. Pour augmenter le trafic, il est possible dajouter une seconde voie ce qui
permettra davoir deux fois plus de vhicules qui pourront circuler dans le mme laps de
temps. Le processeur 8 bits peut tre compar une autoroute une voie unique, puisque seul
un octet peut circuler sachant que un octet quivaut 8 bits. Afin daugmenter encore le
trafic, on peut dcider de construire une autoroute quatre voies dans chaque sens. Cet
exemple et le modle type dune architecture correspondant un bus de donnes 32 bits,
capable de transfrer 4 octets dinformations simultanment. Si lon pousse un peu plus loin

notre exemple on obtiendra un bus de donnes de 64 bits que lon peut comparer une
autoroute huit voies dans chaque sens.
On nomme ces donnes extrmement importante que lon vient dexpliquer, la largeur du bus
de donnes dun processeur. Importante, car cest cette valeur qui conditionne aussi la taille
dun banc de mmoire vive. Les processeurs Pentium (dont le Pentium III, Celeron, Pentium
4, ainsi que les modles Athlon et Duron) lisent et crivent 64 bits de donnes la fois dans la
mmoire. Logique tant donnes que les barrettes de mmoire de types SIMM (Single Inline
Memory Module, module de mmoire range de contacts unique) 72 broches ont une
largeur de 32 bits seulement. Cest pour cette raison quelles pouvaient tre lpoque
installes une par une sur la plupart des ordinateurs de type 486. Sur les ordinateurs de type
Pentium, elles devaient imprativement tre installes par paire.
Ensuite sont arrive les barrettes de mmoire DIMM (Dual Inline Memory Modules, modules
de mmoire double range de contacts) avec une largeur de 64 bits. Elles peuvent donc tre
installes dornavant une par une sur les ordinateurs partir de la classe Pentium III. Donc
chaque barrette DIMM correspondait un banc de mmoire entier ce qui lpoque a facilit
grandement la configuration des ordinateurs.
Ensuite avec une trs courte dure de vie sont arrive les nouvelles barrettes de mmoire
RIMM (Rambus Inline Memory Modules, modules de mmoire range de contacts Rambus)
trs onreuse ce qui explique son manque de succs. Cette mmoire applique des rgles de jeu
bien diffrent et disposera en principe que dune largeur de 16 ou 32 bits. En fonction du type
de module et du type de mmoire, elles seront employes soit individuellement ou par paire.
Encore trs utilis de nos jours et avec larrive du Pentium 4, les modules mmoire DIMM
DDR (Double Data Rate, modules de mmoire double taux de transfert) vont faire table
rase sur tous les anciens modules. Son bus est comme pour les modules de mmoire DIMM
de 64 bits avec un connecteur de 184 broches la diffrence quelle double le taux de
transfert de donnes en un cycle dhorloge (les donnes circulent dans un mme laps de temps
dans un front montant et un front descendant du bus systme).
Dernier modules de mmoire actuel, la DIMM DDR-II (Double Data Rate Two, modules de
mmoire double taux de transfert dbit deux fois plus lev) qui pour diffrence avec la
DDR de pouvoir augmenter le taux de transfert par deux et de traiter quatre mot de donnes
par cycle dhorloge.
Bus dadresses
Le bus dadresses est lensemble des fils qui transportent les informations dadressage
utilises pour dcrire la zone de mmoire dans laquelle les donnes sont envoyes ou depuis
laquelle les donnes proviennent. Tout comme pour le bus de donnes, chaque fil transporte
un seul bit dinformation. Ce bit est toujours un chiffre unique de ladresse. Plus il y a de fils
(chiffres) utiliss pour calculer ces adresses, plus le nombre de zones dadresses est important.
La taille ou largeur du bus dadresses indique la quantit de RAM maximale que le processeur
peut adresser.

Pour reprendre lexemple de notre autoroute, si le bus dentre/sortie de donnes est

reprsent par lautoroute et que sa taille correspond au nombre de voies, le bus dadresses
correspond au numro de maison ou plus simplement ladresse dans la rue. On peut que la
taille du bus dadresse correspond au nombre de chiffres du numro de la maison. Par
exemple, si vous habitez une rue o il ny a que des adresses deux chiffres (en informatique
binaire, base 10), il ne peut y avoir que cent adresses (00-99) distinctes dans votre rue que
lon crira 10 puissances 2. Si lon ajoute un chiffre, le nombre dadresses passera mille
(000-999), soit 10 puissance 3.
La taille du bus de donnes est une indication de la capacit de dplacement dinformations
du processeur ; La taille du bus dadresses indique la quantit de mmoire qui peut tre gre
par la puce. Il faut retenir que la taille des bus peut fournir de prcieuses informations
concernant la puissance relative dun processeur mesure suivant deux mthodes
intressantes.
Registres internes (bus de donnes internes)
La taille des registres internes dun processeur est galement un bon indicateur de la quantit
dinformations que celui-ci peut grer en un temps donnes et de la faon dont il dplace les
donnes en interne. Il est quelquefois rfrenc par les techniciens sous lappellation bus de
donnes interne . La taille des registres internes est sensiblement gale celle du bus de
donnes interne. Cest quoi un registre ? Une cellule de stockage situe lintrieur du
processeur. A titre dexemple, le processeur peut additionner des nombres dans deux registres
diffrents, puis stocker le rsultat dans un troisime registre. Il faut retenir que la taille dun
registre dtermine la quantit de donnes que le processeur peut traiter. Mais le plus important
cette taille dcrira galement les types de logiciels ou de commandes et dinstructions que le
processeur peut excuter.
Presque tous les processeurs modernes utilisent des registres internes de 32 bits, ils peuvent
par consquent faire fonctionner les systmes dexploitation identiques et les mmes logiciels
32 bits. Certains processeurs comme par exemple le Core 2 Duo est compatible pour faires
fonctionner les logiciels et systmes dexploitations soit en 32 bits ou 64 bits car il intgre en
son cur les deux variantes de registres internes. Si lon prend des processeurs destins aux
serveurs comme par exemple lIntel Itanium a pour sa part des registres internes de 64 bits, ce
qui suppose quil ne pourra faire fonctionner que des systmes dexploitation et des logiciels
en 64 bits.
Les registres internes ont souvent une taille suprieure la largeur du bus de donnes, ce qui
signifie que le processeur a besoin de deux cycles dhorloges pour remplir un registre avant
que celui-ci ne soit exploitable. Par exemple les anciens processeurs comme lIntel 386SX et
386DX avaient tous deux des registres internes de 32 bits, mais les 386SX devaient sy
reprendre deux fois pour les remplir, alors que les 386DX pouvaient le faire en une seule
passe ou on dirait plutt de nos jours en un seul cycle dhorloge. Il en tait de mme lorsque
les donnes quittaient les registres pour revenir dans le bus systme.

Les Pentium par contre reposent sur une architecture inverse. Tous les pentiums remplacs
actuellement par larchitecture Core (Core 2 Duo, Core 2 Quad), possdent un bus donnes 64
bits comme on a pu le voir plus haut, mais des registres de seulement 32 bits. Cette structure
tait apparemment problmatique pour Intel car le Pentium tait quip de deux pipelines
internes (sorte de tuyau ou sont trait les donnes) de 32 bits (2 x 32 bits = 64 bits) permettant
de grer le flux dinformations. On disait lpoque que le Pentium quivalait deux puces
32 bits en une. Problmatique car il fallait beaucoup plus de temps pour traiter les donnes par
rapport un bus de donnes unique de 64 bits qui assurait un approvisionnement bien plus
efficace. On dit dun processeur qui utilise plusieurs pipelines comme le Pentium, quil est
dune architecture superscalaire.
Pour information les processeurs de sixime gnration les plus avancs, tels le Pentium III ou
le Pentium 4 possdent pas moins de six pipelines internes pour excuter les instructions alors
que le Core de Duo possde des pipeliens plus court, plus large avec moins dtages ce qui
explique ses excellentes performances. Certains de ces pipelines internes taient aussi
rservs pour des fonctions spciales afin de pouvoir excuter trois instructions en un mme
cycle dhorloge.
Dechiffrer les information dun processeur

ONGLET CPU : Une fois excute vous allez pouvoir rcuprer les donnes fondamentales
de votre machine. Le premier onglet dinformation qui apparat lors de son lancement est
celui nomm CPU, comme vous pouvez le voir sur la photo ci-dessus les premier champ
indique le nom de votre processeur (dans lexemple Intel Core 2 Extreme QX6700), en
dessous son nom de code (dans lexemple Kentsfield), ensuite le nom de son support (dans
lexemple socket LGA 775), la technologie de gravure (dans lexemple finesse de gravure
65 nanomtres), sa spcification (dans lexemple Intel Core 2 Quad CPU pur quatre
Core, frquence relle @2,66GHz), puis le famille des processeurs auquel il appartient
(dans notre exemple famille de gnration 6 de la famille tendue , modle F de la famille
tendue et le Stepping 7 qui spcifie le design de son enveloppe), la seconde ligne est du
mme acabit dans lexemple le paramtre trs important noter, est la rvision du Core (dans
lexemple B3), une indication trs importante pour loverclocking qui correspond au numro
de rvision de la fabrication du processeur. La ligne nomme instructions indique quelles
sont les instructions SIMD(8) intgres au processeur, leurs classifications et leurs fonctions,
a na pas beaucoup dintrt lors dun overclocking dans notre exemple (MMX, SSE, SSE2,
SSE3, SSSE3) qui sont des instructions permettant dacclrer les applications multimdia
qui les prennent en compte et la rfrence (EM64T) indique que ce processeur peut prendre
en charge les systmes dexploitations utilisant les instructions 64 bits. Core Speed 1600 MHz
(dans lexemple correspond la frquence actuelle de fonctionnement en mode conomie
dnergie), Multiplier X6 et de 6-10 (vous donne le quotient multiplicateur actuel interne
du BUS et le quotient maximum 10), BUS Speed cest sa vitesse relle interne (dans notre
exemple 266 MHZ), Rated FSB (Freqency System Bus ici 1066 MHz), qui contrairement
au BUS est la vitesse de communication par le bus entre le processeur et le chipset, chez
INTEL sa technologie est en Quad Pump c'est--dire 266 MHz x 4 = 1066 MHz, on dit aussi
Quad DDR. La partie de droite concerne les diffrentes mmoires caches intgres au cur de
la puce. Dans notre exemple (L1 Data 4 x 32 KBytes) quantit de donnes que le cache L1
peut stocker, (L1 Code 4 x 32 KBytes) quantit dinstructions que le cache L1 peut stocker.
Pour le terme Kilobyte voir le dico KBytes supplment. Level L2 pour cache L2 ou niveau
deux, (dans notre exemple 2 x 4096 KBytes) ou 2 x 4 Mo = 8 Mo, est la mmoire cache de
second niveau, quand le cache L1 est plein, cest le cache L2 qui sera sollicit et si celui-ci est
complet, le stockage passera vers la mmoire RAM et ainsi de suite, si la mmoire RAM est
pleine, les donnes seront stocks sur le disque dur en mode virtuel. On suit une logique
imparable, pour que le PC soit le plus ractif possible. On sollicite en premier la mmoire la
plus rapide en dcroissant vers la plus lente. Dernier paramtre, (slection Processor #1,
Core 4, Threads 4) cela veut dire que lon a entre les mains 1 processeur intgrant 4 Core
ou cur pouvant excuter 4 processus ou taches indpendantes dans un mme laps de
temps. On vient de terminer la premire explication de longlet CPU, une explication un peu
longue, mais ncessaire pour la suite de notre exprience.
Fin du Core 2 Duo, nouveau Core i7
Si depuis 2006, anne du lancement du Core 2 Duo, les nombreuses dclinaisons nont cesss
de dominer le marcher avec un succs incontestable, Intel ne compte pas sarrter en si bon
chemin et tient garder son avance de leadership face AMD en grande difficult depuis le
rachat de la firme ATI accompagn du bug du TLB (contrleur mmoire intgr) sur les
premiers Phenom. Lors du salon de lIDF (Intel Developer Forum) Intel vient dj de

prsenter avec un test grandeur nature le remplaant du Core 2 Duo malgr sont relatif jeune
ge. La toute nouvelle architecture, lIntel Core i7 (voir les photos des logos ci-dessous) dont
la premire gamme aura pour nom de code Nehalem va faire peau neuve. En effet on a affaire
cette fois une toute nouvelle gnration de puces qui rompt compltement avec
larchitecture Core 2 Duo.

Attention !, vous aller voir que vous ntes pas au bout de vos surprises, car les changements
et innovations sont bien relles, et vont peut-tre mme en drouter plus dun ou dune. Aprs
avoir regroup diverses sources et informations, je vais tenter en avant premire de vous
dvoiler le secret de cette nouvelle architecture, lIntel Core i7 dont la premire srie devrait
voir le jour le quatrime trimestre 2008.
Pour info le premier exemplaire Core i7 Nehalem fonctionne dj, il sagit du premier
processeur dIntel intgrer lui-mme un contrleur de mmoire, limage de ce que nous
connaissons chez AMD depuis la sortie de lAthlon 64. Cest galement un vritable Quad
Core natif, contrairement au Core 2 Quad qui est un regroupement de deux die dual core,
cest le retour aussi de la fonction amliore de lHyperThrading, le Nehalem propose donc
huit core au total. Suit forcment un changement de socket et de chipsets, nous parlons dun
socket tenez vous bien de 1366 pins au format rectangulaire (voir la photo ci-dessous) et din
nouveau chipset X58, indispensable pour prendre en charge larchitecture Core i7.

Premire photos publies par le site chinois HardSpell du Core i7 et son Ventirad

Voyons en dtail toutes ces innovations. Cest le haut de gamme au nom de code Nehalem
(pour info culturelle Nehalem t emprunt au nom dune rivire de lOregon), Core i7
Extreme Edition qui sera lancer le premier 3.2 GHz, ensuite les autres Core i7 tant
prvus 2,93 GHz et 2,66 GHz. En ce qui concerne la partie mmoire et son traitement, le
pipeline mmoire du Nehalem a fait l'objet de nombreuses volutions en comparaison Core
2, deux nouveauts frappent au premier abord : le contrleur mmoire intgr au processeur,
et la prsence d'un troisime niveau de cache.
Ce contrleur porte le nom de IMC (Integrated Memory Controller) et il est capable de grer
trois canaux la fois de DDR3 1333 MHz, oui vous avez bien lu et aussi surement compris, il
faudra obligatoirement trois barrettes mmoires de DDR3 pour profiter des performances
(triple canal). Ce contrleur mmoire offre ainsi une bande passante maximale thorique de
32 Go/s contre 21 Go/s auparavant. Cette intgration du contrleur mmoire au cur de la
puce va permettre une rduction svre daccs la mmoire.
Une nouvelle hirarchie du TLB (Translation Lookaside Buffers) t compltement
revisite. Les TLB sont les buffers (mmoires tampons) qui stockent les correspondances
entre les adresses virtuelles manipules par les programmes, et les adresses physiques
auxquelles elles se rfrent. On en a beaucoup entendu parler rcemment cause du fameux
bug du Phenom du TLB. La structure de TLB de Core 2 est trs performante, de par la
prsence, en plus d'un TLB classique de 288 entres, d'une micro-TLB trs petite, trs rapide,
et ddie aux seules lectures.
Pour le Core i7, Intel a du revoir sa copie, notamment cause du SMT (Simultaneous MultiThreading), et la micro-TLB a du tre abandonne sur Nehalem au profit d'une TLB
classique, davantage capable de contenir les adresses de deux threads. En revanche, Nehalem
garde deux niveaux de TLB : deux buffers de premier niveau pour le code et les donnes (192
entres en tout), et un buffer unifi offrant pas moins 512 entres. Les cores du Nehalem
bnficient donc galement de la technologie SMT (Simultaneous Multi-Threading), apparue
avec les Pentium 4 quips de l'HyperThreading (nom commercial du SMT sur Netburst), et
que l'on trouve galement sur les premires gnrations de processeurs Atom. Sur ce coup l
on peut dire que Intel a fait du neuf avec du vieux avec un retour en arrire sur une
technologie pourtant abandonne sur le Core 2 Duo.
Une nouvelle hirarchie de la mmoire cache fait son apparition et lon se retrouve
maintenant avec un cache L1, L2 et le tout nouveau L3