Laboratorio de electrnica para telecomunicaciones

2015

9 de noviembre de

Oscar Durn Surez

CUESTIONARIO PREVIO A LA PRCTICA 9:

MODULADOR DE AMPLITUD

1. Defina como utilizar la caracterstica de ley cuadrtica de un transistor de

efecto de campo FET para desarrollar un modulador
Para utilizar el transistor FET como modulador, este debe de estar operando en la
regin de estriccin (saturacin) , para ello se utiliza el siguiente esquema

Modulador de ley cuadrtica FET.

Segn el esquema anterior, y considerando que el FET est operando en la regin
de saturacin, se tiene que:

I D =I DSS

v
1 GS
VP

v GS =V P + v 1+ v 2
Entonces

I D =I DSS 1

I D =I DSS

V P + v 1+ v 2 2
V
V +v +v 2
v 1 +v 2
=I DSS P P 1 2 =I DSS
VP
VP
VP
VP

v 1 +v 2 2 I DSS 2
= 2 [ v 1 +2 v1 v 2 + v 22 ]
VP
VP

Donde

v 1=V 1 cos 0 t
v 2= A [ 1+mf (t) ]
Sustituyendo en la expresin de la corriente de drenaje

I D=

I D=

I DSS
VP

[ (V

VP

cos 0 t ) + 2 ( V 1 cos 0 t ) A [ 1+ mf ( t)] + ( A [ 1+ mf ( t) ] )

[ [

I DSS
2

V 12

2
1
+ cos 2 0 t +2 ( V 1 cos 0 t ) A [ 1+ mf (t ) ] + ( A [ 1+ mf (t ) ] )
2

Considerando la accin del circuito resonante, en resonancia, la tensin de salida

es;

v o =V CC

2 I DSS A V 1 R L
V P2

[ 1+mf (t)] cos 0 t

Para que el FET opere en la regin de estriccin y la ley cuadrtica sea vlida, se
debe de cumplir que

v1 + v2 0
v 1 + v 2 |V P|+ V ON

Donde
'

V P =|V P|+V ON
En la igualdad del sistema se tiene que en el valor mnimo

V 1 + A [ 1m ] =0
Y en el valor mximo
'

V 1+ A [ 1+m ] =V P

Resolviendo el sistema se obtienen los siguientes resultados

'

V
A= P
2

V 1=

V 'P
[ 1m]
2

2. Disee un modulador de amplitud de ley cuadrtica con las siguientes

especificaciones:
Frecuencia de portadora

f c =30 MHz , frecuencia mxima del mensaje

f m=10 KHz ,e ndice de modulacin de 0.5.

Para el diseo, se utiliz un FET canal N (2N5457) con los siguientes parmetros

V P =6 V
I DSS=5 mA
Con una fuente de alimentacin de

V CC =12V

V 'P 6+ 0.7
A= =
=3.35 V
2
2
'

V 1=

VP
[ 1m ] =3.35 [ 10.5 ] =1.675 V
2

Para que el FET permanezca en la regin de estriccin, se calcula la

R Lmx

v DS=v O=|V P|

|V P|=V CC

2 I DSS A V 1 R L
V P2

[ 1+m ]

R Lmx =

V CC |V P|
V P2
2 I DSS A V 1 [1+m]

R Lmx =

126
6 2=2.566 K
2(5 10 )(3.35)(1.675)[1+ 0.5]
3

El valor comercial mnimo para esta resistencia es

R L=2.4 K

Para el circuito sintonizado, se tiene que el ancho de banda es

BW =2 m =4 f m
Para el circuito resonante paralelo dicho valor est dado por la expresin

BW =

1
C RL

De aqu se calcula el capacitor

C=

1
1
=
=0.0033 106
4 f m R L ( 4 10 10 3)(2.4 103)

C=3.3 nF
Y el inductor se calcula como

L=

1
2

c C

1
6 2

( 2 30 10 ) (3.3 109)

L=8.53 nH
La tensin de salida es

2(5 103 )(3.35)(1.675)(2.4 103 )

v o =12
[ 1+ 0.5 f (t )] cos 0 t
(6)2
v o =8.26+1.87 f (t) cos 0 t

La tensin de entrada debe de ser

v GS =V P +V 1 cos 0 t + A [ 1+ mf ( t)]
v GS =6 +1.675 cos 0 t+ 3.35 [ 1+0.5 f (t) ]
v GS =2.65+1.675 cos 0 t+1.675 f (t)
Para mantener la componente de directa en ese nivel de tensin se utiliza un divisor
de tensin, si se fija la resistencia el valor de una de las resistencias, p. e. la que
est conectada a tierra

R1=1 M , entonces la resistencia faltante es:

R 2=

V CC 2.65
R1
2.65

R 2=

122.65
6
1 10 3.5 M
2.65

El valor comercial ms ptimo es

R2=3.6 M
La simulacin del circuito se muestra a continuacin
V4
12 V
C
3.3nF

RL
2.4k

L
8.53nH

Q1
C2

T1

2N5484

0.1F
Vosc

Vm

1.675 Vpk
30MHz
0

1.675 Vpk
10kHz
0

R2
1.0M

R1
3.6M

V1
12 V

Realizacin prctica del modulador de ley cuadrtica

.
Grafica de la tensin de salida en la simulacin.