UNIVERSIDAD MAYOR DE SAN ANDRES

FACULTAD DE INGENIERIA
INGENIERIA ELECTRONICA

TECNOLOGA DE TELECOMUNICACIONES
ETN - 1038

INFORME #3
ECUALIZADOR DE SEALES DIGITALES
DOCENTE:
ING. JOSE CAMPERO BUSTILLO
INTEGRANTES:
- ALEGRIA ALEGRIA SANTOS REYNALDO

- HELGUERO MAIDA RODOLFO VICENTE

- MAQUI ESPINOZA WENDY
2015

ECUALIZADOR DE SEALES DIGITALES

OBJETIVO
Realizar un circuito bsico de ecualizacin de linea, para la transmisin digital,
comprobar de forma pratica los efectos de la ecualizacin en un sistema que
simula las imperfecciones en un canal de comunicacin, que distorciona la
respuesta al impulso del canal.
DESARROLLLO
Normalmente la distorsin del canal de comunicacin sobre el pulso transmitidos
es de la forma Senx/x, con componentes indeseables contribuyen a la
interterferencia.
Dicha interfernecia reduciremos implementando el ecualizador de seales de filtro
transversal, el cual nos ayuda a eliminar las colas de las seales no ecualizadas.
En el diseo se requiere eliminar dos colas, en la que se encuentra tres
ecualizaciones y tres incognitas, dicha configuracion puede ser usada para la
eliminacin de n colas, segn la configuracin que se utiliza, el numero de colas
es proporcional al numero de ecualizaciones e incognitas.

La seal a ecualizar se muestra en el siguiente grafico:

Podemos observar las colas a ser ecualizadas para generar la seal original que
se transmitio. Para lo cual es necesario ralizar el anlisis matemtico.
Para poder realizar la ecualizacin de seal con el mtodo llamado forzado a cero,
del circuito obtenemos las sigruientes ecuaciones:
y2=I 1 K 1
y1=I 0 K 1 + I 1 K 0 =0
y 0=I 1 K 1 + I 0 K 0+ I 1 K 1=1

y 1=I 1 K 0 + I 0 K 1=0
y 2=I 1 K 1

Con:

I 1 =0.1

I 0 =1, I 1=0.2

Resolviendo el sistema obtenemos los siguientes valores:

K1=0.1 04,

K 0=1.042, K 1=0.208 realizando nuestro diseo circuital

tenemos:

Circuito generador de la seal Senx/x

ENP
ENT
CLK
LOAD
MR

14
13
12
11
15

Q0
Q1
Q2
Q3
RCO

7
10
2
9
1

U10(CLK)

D0
D1
D2
D3

U10(Q0)
3
4
5
6

10

12
3

74LS161
4

1k

11
13

R47(1)
49%

1k

74LS08

1k

U8(V-)

2k

U7(V-)

4
1
5

4
1
5

U8(OP)

4
1
5

U13(V-)

2
6

1k

1k

6
3

U13(OP)

2
1k

6
3
7

U8(V+)

1k
1k

U5(V+)

U5(OP)
3
6
2
4
1
5

G=1+(Rf/Ra)

1000k
U5(V-)
1k
50%

U1(V-)

4
1
5

U1(OP)

2
6
3
7

1k

U1(V+)

Circuito para el ecualizador:

U7(V+)
U13(V+)

U19:A(CLK)
A
B
C
D
U19:A(Q)
U19:B(Q)

10
Q

12
11

CLK

4
S

CLK
8

13

0.2042k

0.4166k

100%

59%

U16(V-)

19%

U17(V-)

4
1
5

4
1
5

4
1
5

U18(V-)

6
3

1k

6
3

2
1k

6
3
7

1k

U16(V+)

U17(V+)
U18(V+)

1k
U15(V-)

4
1
5

1k

2
6
3
7

1k

1k

Prueba:

Implementacin del diseo:

La seal a ecualizar:

U15(V+)

Seal ecualizada:

CUESTIONARIO
1. Explique las estrategias de preseteo y ajustes de parmetros para un
sistema de comunicacin ecualizado.
Con la estrategia del preseteo automtico, podemos manipular la informacin
recibida, para poder ser procesada sin errores.
La estrategia del ecualizador adaptativo, se puede implementar filtros IIR
(respuesta impulsional infinita), sin embargo los filtros FIR nos brinda mejor
estabilidad que los filtros IIR.
2. Explique en qu casos se debe utilizar ecualizadores adaptativos.

Es conveniente utilizar ecualizadores adaptativos cuando no se conoce a priori las

caractersticas estadsticas de la seal a filtrar, o cuando se conoce y estas son
variantes con el tiempo.
3. Explique qu se entiende por scrambler (aleatorizados), y su uso como
complementos a los ecualizadores.
Al implementar los ecualizadoresaumenta y decrementa la temporizacin para que
la seal pueda ser procesada .
Para evitar estas consecuencias de cadena de un mismo smbolo o la repeticin
peridica de ciertas secuencias no deseadas se introduce un bloque denominado
scrambler o aleatorizador, para que la sincronizacin no se vea afectada, colocada
previo a los correspondientes de codificacin y decodificacin, as como el bloque
inverso de desaleatorizacin o descrambler, situado tras los mdulos de
demodulacin o decodificacin.
CONCLUCIONES
Se pudo observar el efecto que tiene un ecualizador sobre una seal que
presenta colas, en nuestro caso solamente la eliminacin de dos colas, ya que
generar una seal con mas colas es algo complejo.
Los valores obtenidos en la simulacin y en la implementacin presentan
diferencias, esto debido a la calibracin de los potencimetros.
Mediante esta tcnica podemos solucin para mas de dos colas esto gracias
al mtodo aprendido en clases, implementamos para dos colas debido a la
simplicidad y demostrar asi este mtodo.
Existen varias maneras y modos de implementar

este mtodo meditante

simuladores (proteus, multisim) tambin mediante simuladores matemticos

MATLAB y otros .