Beruflich Dokumente
Kultur Dokumente
FACULTAD DE INGENIERIA
DEPARTAMENTO DE ELECTRICIDAD Y ELECTRNICA
INTRODUCCION
II.
OBJETIVOS
OBJETIVO GENERAL
Conocer e investigar los diferentes estilos
bsicos de programacin del lenguaje VHDL
OBJETIVOS ESPECFICOS
III.
MARCO TERICO
Figura 1.
Una
vez
implementado
el
lenguaje
procedemos a llenar la caja negra tal cual
como lo vemos en la siguiente figura.
Figura 2.
LENGUAJE ESTRUCTURAL
Para este lenguaje vamos a disear el
siguiente cdigo en VHDL, el cual ser
implementado y simulado en la tarjeta nexys
3E.
Figura 4.
Estn dentro de ella procedemos a declarar
las variables de acuerdo a la compuerta
utilizada, por ejemplo si en u0 utilizamos la
AND en su arquitectura colocaremos z<= x
and y; y si est situada en la compuerta OR
seria z<= x or y; y as sucesivamente.
Figura 5
Al finalizar de implementar cada cdigo en su
respectiva compuerta procedemos a dar clip
en implementar top module como se logra
apreciar en la figura.
Figura 3.
Figura 6
Luego de implementar y sintetizar todas las
funciones del ejercicio planteado nos
dirigimos a RTL schematic donde vamos
apreciar el circuito como si estuviramos
trabajando el programa normalmente en
esquemtico.
Figura 8.
Con el cdigo verificado que est
funcionando correctamente procedemos a
finalizar la simulacin ejecutando los mismos
pasos que utilizamos en la introduccin de la
gua en VHDL.
LENGUAJE FUNCIONAL
Figura 7.
Una vez ejecutado este paso y dado doble
clip en la caja negra, xilinx nos va a mostrar
el
circuito
equivalente
ejecutado
anteriormente tan solo con puros cdigos de
programacin.
Figura 9
Al declarar las variables de salida
adecuadamente procederemos a sintetizar y
llevar a cabo nuevamente los procesos que
se generan en la caja negra como lo
trabajamos en el lenguaje anteriormente.
Figura 12
Con el cdigo verificado que est
funcionando correctamente procedemos a
finalizar la simulacin ejecutando los mismos
pasos que utilizamos en la introduccin de la
gua en VHDL.
LENGUAJE ALGEBRA DE BOOLE
Figura 10
Una vez presionado doble clip sobre el RTL
SCHEMATIC, nos arroja una nueva caja, en
la cual podremos observar las variables que
almacena
Figura 11
Figura 13.
Figura 16
CONCLUSIONES
Los tres tipos de lenguajes de programacin
son indispensables para el trabajo en VHDL,
debido a que por medio de ellos podemos
implementar circuitos lgicos extensos y con
un tiempo de trabajo relativamente ms corto
si lo comparamos con los esquemticos.
Figura 14
Figura 15
BIBLIOGRAFIA
[1] Gua: LAB3 lgica y diseo digital UFPS.
Elaborada por el Prof. Dra. Ing. Karla Cecilia
puerto Lpez.
[2] Guas de laboratorio diseo digital UFPS.
Elaborada por el Prof. Dr. Ing. Jhon Jairo
Ramrez mateus.