Sie sind auf Seite 1von 40

Annexes - Architecture des microprocesseurs

______________________ Table des matires


ANNEXE 1 - Reprsentation des donnes _______________________________________ 2
1. Introduction ____________________________________________________________ 2
2. Changements de bases____________________________________________________ 2
2.1 Reprsentation des nombres entiers_________________________________________ 2
2.2 Reprsentation des nombres fractionnaires____________________________________ 3
2.3 Passage d'une base quelconque la base 10 __________________________________ 3
2.4 Passage de la base 10 vers une base quelconque_______________________________ 3
2.5 Cas des bases 2, 8 et 16 _________________________________________________ 4
2.6 Oprations arithmtiques_________________________________________________ 4
3. Codification des nombres entiers ___________________________________________ 4
3.1 Entiers naturels________________________________________________________ 4
3.2 Entiers relatifs_________________________________________________________ 5
4 Reprsentation des caractres ______________________________________________ 5
5. Reprsentation des nombres rels (norme IEEE) ________________________________ 6
6. Table des codes ASCII standards _________________________________________ 8
ANNEXE 2 - Technologie des mmoires ________________________________________ 9
1. PRESENTATION ______________________________________________________ 9
2. CARACTERISTIQUES GENERALES DES MEMOIRES ____________________ 9
2.1. LA CAPACITE _____________________________________________________ 9
2.2. ORGANISATION - STRUCTURE _____________________________________ 10
2.3. MODE D'ACCES A L'INFORMATION_________________________________ 10
2.4. MODE DE FONCTIONNEMENT _____________________________________ 10
2.5. LA RAPIDITE _____________________________________________________ 10
2.6. LA PERMANENCE ________________________________________________ 11
2.7. EVOLUTION DES MEMOIRES INTEGREES (exemple des RAMs) _________ 11
3. CLASSIFICATION DES MEMOIRES SUIVANT LE SUPPORT DE
L'INFORMATION ______________________________________________________ 12
3.1. MEMOIRES A SEMI-CONDUCTEUR _________________________________ 12
3.2. MEMOIRES MAGNETIQUES________________________________________ 12
3.3. MEMOIRES OPTIQUES ____________________________________________ 12
3.4. CLASSIFICATION DES MEMOIRES__________________________________ 13
4. LES MEMOIRES A SEMI-CONDUCTEUR_______________________________ 13
4.1. CLASSIFICATION DES MEMOIRES A SEMI-CONDUCTEUR,____________ 13
4.2. STRUCTURE DES MEMOIRES A ACCES DIRECT______________________ 15
4.3. TECHNOLOGIE DES MEMOIRES A SEMl-CONDUCTEUR ______________ 22
ANNEXE 3 : Jeu dinstructions du microprocesseur 68000 Motorola ________________ 40

J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs

ANNEXE 1 - Reprsentation des donnes


1. Introduction
Les informations traites par un ordinateur peuvent tre de diffrents types ( texte, nombres,
etc.) mais elles sont toujours reprsentes et manipules par l'ordinateur sous forme binaire. Toute
information sera traite comme une suite de 0 et de 1. L'unit d'information est le chiffre binaire (0 ou 1),
que l'on appelle bit (pour binary digit : chiffre binaire).
Le codage d'une information consiste tablir une correspondance entre la reprsentation
externe (habituelle) de l'information (le caractre A ou le nombre 36 par exemple), et sa reprsentation
interne dans la machine, qui est une suite de bits. On utilise la reprsentation binaire car elle est simple,
facile raliser techniquement l'aide de bistables (systme deux tats raliss l'aide de
transistors). Enfin, les oprations arithmtiques de base (addition, multiplication ...) sont faciles
exprimer en base 2 (noter que la table de multiplication se rsume 0 x 0 = 0, 1 x 0 = 0 et 1 x 1 = 1).

2. Changements de bases
Avant d'aborder la reprsentation des diffrents types de donnes (caractres, nombres
naturels, nombres rels), il convient de se familiariser avec la reprsentation d'un nombre dans une
base quelconque (par la suite, nous utiliserons souvent les bases 2, 8, 10 et 16 ).
Habituellement, on utilise la base 10 pour reprsenter les nombres, c'est dire que l'on crit
l'aide de 10 symboles distincts, les chiffres dcimaux.
En base b, on utilise n chiffres. Notons ai la suite des chiffres utiliss pour crire un nombre x =
an-1 an-2... a2 al ao.
ao est le chiffre des units.
En dcimal, b = 10, ai
{0, 1 ,2, 3, 4, 5, 6, 7, 8, 9}
En binaire, b = 2, ai
{0, 1} : 2 chiffres binaires, ou bits;
En hexadcimal, b = 16, ai
{O, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}
(on utilise les 6 premires lettres de lalphabet comme des chiffres).

2.1 Reprsentation des nombres entiers


En base 10, on crit par exemple 2001 pour reprsenter le nombre
2001 = 2.103+ 0.102+ 0.101 + 1.100
Dans le cas gnral, en base b, le nombre reprsent par une suite de chiffres an-1 ... al ao est
donn par :
an-1 ... al ao =

n -1

ai.bi

i= 0

ao est le chiffre de poids faible, et an-1 le chiffre de poids fort.

J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs


Exemple en base 2 :
(101)2 = 1.22+0.21+1.20 = 4+0+1 = 5
La notation ( )b indique que le nombre est crit en base b.

2.2 Reprsentation des nombres fractionnaires


Les nombres fractionnaires sont ceux qui comportent des chiffres aprs la virgule.
Dans le systme dcimal, on crit par exemple :
12,346 = 1.101 + 2.100 + 3.10-1 + 4.10-2 + 6.10-3
En gnral, en base b, on crit :
an-1 an-2 a n-3a3 a2 al ao = an-1.bn-1+ an-2.bn-2+ a n-3.bn-3+ + a3.b3+a2.b2+al.b1+ao.b0

2.3 Passage d'une base quelconque la base 10


Il suffit d'crire le nombre comme ci-dessus et d'effectuer les oprations en dcimal.
Exemple en hexadcimal:
(AB)16 = 10.161 + 11.160 = 160 + 11 = (171)10
(en base 16, A reprsente 10, B reprsente 11, et F reprsente 15).

2.4 Passage de la base 10 vers une base quelconque


Nombres entiers
On procde par divisions successives.
On divise le nombre par la base, puis le quotient obtenu par la base, et ainsi de suite
jusqu'a obtention d'un quotient nul.
La suite des restes obtenus correspond aux chiffres dans la base vise,
ao a1 a2 a3 an-3 an-2 an-1.
Exemple : soit convertir (44)10 vers la base 2.
44 = 2 x 22
22 = 2 x 11
11 = 2 x 5
5 =2 x 2
2 =2 x 1
1 =2 x 0

+0
+0
+1
+1
+0
+1

a0 = 0
a1 = 0
a2 = 1
a3 = 1
a4 = 0
a5 = 1

Donc (44)10 quivaut (101100)2.

J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs


Nombres fractionnaires
On multiplie la partie fractionnaire par la base en rptant l'opration sur la partie
fractionnaire du produit jusqu'a ce qu'elle soit nulle ( ou que la prcision voulue soit
atteinte).
Pour la partie entire, on procde par divisions comme pour un entier.
Exemple: conversion de (54,25)10 en base 2
Partie entire : (54)10 = (110110)2 par divisions successives.
Partie fractionnaire :
2 x 0,25 = 0,50
a-1 = 0
2 x 0,50 = 1,00
a-2 = 1
2 x 0,00 = 0,00
a-3 = 0

2.5 Cas des bases 2, 8 et 16


Ces bases correspondent des puissances de 2 (21,23 et 24), d'o des passages de l'une
l'autre trs simples. Les bases 8 et 16 sont pour cela trs utilises en informatique, elles
permettent de reprsenter rapidement de manire compacte des configurations binaires.
La base 8 est appele notation octale, et la base 16 notation hexadcimale. Chaque chiffre en
base 16 (24) reprsente un paquet de 4 bits conscutifs.
Par exemple:
(10011011)2 = (1001 1011)2 = (9B)16
De mme, chaque chiffre octal reprsente 3 bits conscutifs. On manipule souvent des
nombres forms de 8 bits, nomms octets, qui sont donc reprsents sur 2 chiffres (digits)
hexadcimaux.

2.6 Oprations arithmtiques


Les oprations arithmtiques seffectuent dans une base quelconque b avec les mmes
mthodes qu'en base 10. Une retenue ou un report apparat lorsque l'on atteint ou dpasse la
valeur b de la base.

3. Codification des nombres entiers


La reprsentation (ou codification) des nombres est ncessaire afin que toutes les donnes
soient stockes ou manipule par un ordinateur. Le principal problme est la limitation de la taille du
codage : un nombre mathmatique peut prendre des valeurs arbitrairement grandes, tandis que le
codage dans l'ordinateur doit s'effectuer sur un nombre de bits fix.

3.1 Entiers naturels


Les entiers naturels (positifs ou nuls) sont cods sur un nombre d'octets fix (un octet
est un groupe de 8 bits). On rencontre habituellement des codages sur 1, 2 ou 4 octets, plus
rarement sur 64 bits (8 octets). Un codage sur n bits permet de reprsenter tous les entiers
naturels compris entre 0 et 2n 1. Par exemple sur 1 octet, on pourra coder les nombres
compris entre 0 255 = 28 - 1.
J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs


On reprsente le nombre en base 2 et on range les bits dans les cellules
binaires
correspondant leur poids binaire, de la droite vers la gauche. Si ncessaire, on complte
gauche par des zros (bits de poids fort).

3.2 Entiers relatifs


Il faut ici coder le signe du nombre. On utilise le codage en complment deux, qui
permet d'effectuer ensuite les oprations arithmtiques entre nombres relatifs de la mme faon
qu'entre nombres naturels.

3.2.1. Entiers positifs ou nuls :


On reprsente le nombre en base 2 et on range les bits comme pour les entiers
naturels. Cependant, la cellule de poids fort est toujours 0 : on utilise donc n - 1 bits
pour coder la valeur. Le plus grand entier positif reprsentable sur n bits en relatif est
donc 2n-1 1 (= 011111).

3.2.2. Entiers ngatifs


Soit x un entier positif ou nul reprsent en base 2 sur n - 1 bits
x=

n2

i . 2i , avec i

{0, 1}

i =0

et soit

y=

n2

(1 - i ). 2i +1

i =0

La cellule de poids fort est toujours 1 : on utilise donc n - 1 bits pour coder la
valeur. Le plus petit entier ngatif reprsentable sur n bits en relatif est donc 2n-1.
On constate facilement que x + y = 2n-1 , i
Or sur n bits, 2n-1 est reprsent par n - 1 zros, donc on a x + y = 0 modulo 2n-1 , ou
encore y = -x.
y peut tre considr comme l'oppos de x.
La reprsentation de -x est obtenue par complmentation 2n- 1 de x. On dit
complment deux.
Pour obtenir le codage d'un nombre x ngatif, on code en binaire sa valeur absolue sur
n - 1 bits, puis on complmente (ou inverse) tous les bits et on ajoute 1.
Exemple: soit coder la valeur -2 sur 8 bits.
On exprime 2 en binaire, soit 0000 0010.
Le complment 1(ou complment restreint) est 1111,1101.
On ajoute 1 et on obtient le rsultat : 1111 1110.

4 Reprsentation des caractres


Les caractres sont des donnes non numriques : il n'y a pas de sens additionner ou
multiplier deux caractres. Par contre, il est souvent utile de comparer deux caractres, par exemple
pour les trier dans l'ordre alphabtique.
Les caractres, appels symboles alphanumriques, incluent les lettres majuscules et
minuscules, les symboles de ponctuation, etc. ... et les chiffres. Un texte, ou chane de caractres, sera
J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs


reprsent comme une suite de caractres. Le codage des caractres est fait par une table de
correspondance indiquant la configuration binaire reprsentant chaque caractre. Les deux codes les
plus connus sont l'EBCDIC (en voie de disparition) et le code ASCII (American Standard Code for
Information Interchange).
Le code ASCII reprsente chaque caractre sur 7 bits (on parle parfois de code ASCII tendu,
utilisant 8 bits pour coder des caractres supplmentaires).
Notons que le code ASCII original, dfini pour les besoins de l'informatique en langue anglaise) ne
permet pas la reprsentation des caractre accentus (, , , , ). Pour dautres langues telles que
le chinois ou larabe, d'autres codages existent, utilisant 16 bits par caractres.
La table des codes ASCII standard est donn page 8 ; A chaque caractre est associ une
configuration de 8 chiffres binaires (1 octet), le bit de poids fort (le plus gauche) tant toujours gal
zro.
Plusieurs points importants propos du code ASCII :
Les codes compris entre 0 et 3110 (1F16)ne reprsentent pas des caractres, ils ne sont pas
affichables.
Ces codes, souvent nomms caractres de contrles sont utiliss pour indiquer des actions
comme passer la ligne suivante (CR, LF), mettre un bip sonore (BEL), etc.
Les lettres se suivent dans l'ordre alphabtique : codes 6510 (4116) 9010 (5A16) pour les
majuscules, 9710 (6116) 12210 (7A16) pour les minuscules, ce qui simplifie les comparaisons.
On passe des majuscules au minuscules en modifiant le 5me bit, ce qui revient ajouter 3210
(2016) au code ASCII dcimal (ie hexadcimal).
Les chiffres sont rangs dans l'ordre croissant (codes 4810 5710), et les 4 bits de poids faibles
dfinissent la valeur en binaire du chiffre.

5. Reprsentation des nombres rels (norme IEEE)


Soit codifier le nombre 3,2510 qui s'crit en base 2 (11, 01)2.
On va normaliser la reprsentation en base 2 de telle sorte qu'elle s'crive sous la forme :
1, ... x 2n
Dans notre exemple 11,01 = 1,101 x 2n
La reprsentation IEEE code sparment le signe du nombre (ici +), l'exposant n (ici 1), et la
mantisse (la suite de bits aprs la virgule), le tout sur 32 bits.
Le codage a la forme : seeeeeeeemmmmmmmmmmmmmmmmmmmmmmm
Le signe est reprsent par le bit de poids fort s,
+ est reprsent par 0 et - par 1 .
L'exposant est cod sur les 8 bits e. On code en binaire la valeur n + 127.
La mantisse est code sur les 23 bits de poids faibles m.
Remarques :
1. Les exposants 00000000 et 11111111 sont interdits.
a. l'exposant 00000000 signifie que le nombre est d normalis
b. l'exposant 11111111 indique que l'on n'a pas affaire un nombre
(on note cette
configuration NaN, Not a Number , et on l'utilise pour
signaler des erreurs de
calculs, comme par exemple une division par
0).
2. Les plus petit exposant est donc -126, et le plus grand +127.

J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs

Annexe :
Ce petit programme en langage C peut tre utilis pour afficher le codage d'un nombre flottant
quelconque :
/* Affichage hexadcimal des 4 octets d'un nombre flottant IEEE*/
#include <stdio.h>
main( )
{
float x;
unsigned char *p = (unsigned char *)&x
printf(" Entrer un nombre flottant : \n ");
scanf("%f", &x);
printf(" %f -> %x %x %x %x \n", x, *p, *(p+1), *(p+2), *(p+3));
}

J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs

6. Table des codes ASCII standards

J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs

ANNEXE 2 - Technologie des mmoires

1. PRESENTATION
Une mmoire est un dispositif capable d'emmagasiner puis de restituer une
information. Son fonctionnement apparat alors sous trois aspects

l'inscription ou criture de l'information dans le dispositif


la rtention ou stockage
la lecture ou la restitution de l'information prcdemment enregistre.

Cette information, quelle que soit sa nature - nombre, texte, image, signal - doit tre
dcompose en une suite ordonne d'lments binaires ou bits. Le bit reprsente l'unit d'information
lmentaire. Le dispositif de stockage associ s'appelle point mmoire ou cellule . Le
problme consiste alors exploiter des phnomnes physiques bistables tels que l'tat d'interrupteur
(ouvert ou ferm), le niveau logique de sortie de bascules, le sens de l'aimantation rmanente d'un
matriau ferromagntique, le changement de phase dans un cristal, etc.
Nous prsenterons dans ce chapitre les caractristiques gnrales des mmoires, et une
classification de celles-ci en fonction du phnomne physique utilis. Par la suite, seules les
mmoires semi-conducteur sont tudies.

2. CARACTERISTIQUES GENERALES DES MEMOIRES


2.1. LA CAPACITE
Cette caractristique, essentielle, dfinit la quantit d'information qui peut tre stocke dans un
dispositif donn. La capacit d'une mmoire peut s'exprimer en bits ou en mots de n bits. Dans les
systmes microprocesseur, l'unit la plus couramment utilise est l'octet (ou byte en anglais), c'est-dire 8 bits (ceci indpendamment de la longueur des mots effectivement utiliss dans ces systmes).
Les multiples Kilo et Mga sont frquemment utiliss pour dsigner de grandes capacits :

Kilo
Mga

1K = 210 = 1024
1M = 220 = 1048576

Les quelques exemples qui suivent permettront au lecteur d'avoir des notions
d'ordre de grandeur de capacit.
Un caractre alphanumrique (chiffre, lettre, symbole) cod en ASCII (American
Standard Code for Information Interchange) est reprsent par 7 bits. Dans la plupart
des systmes il occupe en fait 1 octet.
Un terminal classique d'ordinateur affiche gnralement 25 lignes de 80 colonnes, soit
un maximum de 2 000 caractres, soit environ 2 Koctets d'informations.
Une page dactylographie contient, selon la densit du texte, entre 2000 et 4000
caractres.
Un livre de 200 pages de texte contient 800 000 caractres environ soit 0.8 Motets.

J. FRANCOMME G. MERCIER - V1.0

Annexes - Architecture des microprocesseurs


Une image dcompose en 512 x 512 lments (pixel = picture element) ncessite un
minimum de 256 Kbits d'informations.

2.2. ORGANISATION - STRUCTURE


Du point de vue de l'utilisateur, une mmoire est en premire approche, un tableau
contenant des informations binaires. On appelle organisation d'une mmoire les dimensions de ce
tableau. Elle est exprime en mots de n bits , n reprsente le nombre de colonnes du tableau.
Exemples :
Une mmoire de 6.4K x 1 est constitue de 64K mots de 1 bit.
Sa capacit est donc de 6.4K bits.
Une mmoire de 8K x 8 a galement une capacit de 64K bits, mais le nombre de
lignes du tableau, donc le nombre de mots, est de 8K.
Vis--vis de l'information on parle de structure et non plus d'organisation.
Elle dfinit le nombre de bits minimum lu ou crit chaque accs de la mmoire. Les mmoires cites
prcdemment sont structures en bit ou en mot de n bits. Les disques et bandes magntiques
ncessitent une structure de l'information en secteur ou bloc (groupe de mots insparables).

2.3. MODE D'ACCES A L'INFORMATION


On distingue de ce point de vue deux grands types de mmoires :
Les mmoires accs alatoire ou direct, c'est--dire les circuits pour lesquels chaque
mot est accessible directement et individuellement grce une tiquette ou adresse.
Les mmoires accs Squentiel, dont la bande magntique est un exemple ; Elles
sont caractrises par une rpartition des informations en file.
Un mot est repr par sa position dans une suite d'lments. C'est l'ordre
d'enregistrement qui est alors conserv.

2.4. MODE DE FONCTIONNEMENT


Il existe deux modes de fonctionnement pour une mmoire, la lecture et l'criture.
Il faut noter que pour certaines mmoires semi-conducteurs, appeles mmoires mortes ou ROM
(Read Only Memories), l'opration d'criture est un vnement exceptionnel. On parle plutt d'une
opration de programmation.

2.5. LA RAPIDITE
Un paramtre trs important dans l'valuation des performances d'une mmoire est le temps
daccs, c'est dire le temps qui s'coule entre une demande d'information et le moment o elle est
effectivement disponible.
L'organisation de la mmoire joue ici un grand rle.
Dans un systme accs Squentiel, le temps d'accs est du principalement au dfilement de
la suite d'informations jusqu' l'lment. Le temps d'accs dpend alors de la position mme de cet
lment.(On est amen parler de temps d'accs moyen ou maximum lorsqu'on parle de mmoire
bande ou disque. Leurs temps d'accs s'chelonnent alors de quelques millisecondes plusieurs
secondes).
J. FRANCOMME G. MERCIER - V1.0

10

Annexes - Architecture des microprocesseurs


Par contre, dans le cas d'une mmoire accs alatoire, le temps d'accs est indpendant de
la position de l'information il dpend principalement de la technologie. Par exemple, pour la technologie
MOS, les temps d'accs s'chelonnent entre 40 et 500 ns.

2.6. LA PERMANENCE
Certaines mmoires doivent tre alimentes pour conserver l'information , c'est le cas des
mmoires vives statiques semi-conducteurs (voir 4). On parle alors de mmoire volatile.
A l'oppos, les mmoires qui assurent le stockage de l'information en l'absence de source
d'nergie sont des mmoires permanentes ; c'est le cas des supports magntiques.
Remarque : Il est possible d'assurer la permanence d'une mmoire volatile notamment l'aide de piles
fournissant une nergie de maintien en cas de coupure de l'alimentation. Quelques constructeurs vont
mme jusqu' intgrer ces piles dans le botier mme de certaines mmoires semi-conducteur.

2.7. EVOLUTION DES MEMOIRES INTEGREES (exemple des RAMs)


La figure suivante donne une ide de la
complexit des mmoires comparativement aux
principaux processeurs du march

Densit des mmoires

les figures suivantes donnent


l'volution des caractristiques en capacit et
temps d'accs ou temps de cycle des
mmoires vives

J. FRANCOMME G. MERCIER - V1.0

11

Annexes - Architecture des microprocesseurs

3. CLASSIFICATION DES MEMOIRES SUIVANT LE SUPPORT DE


L'INFORMATION
3.1. MEMOIRES A SEMI-CONDUCTEUR
La cellule mmoire est constitue de transistors (bipolaires ou MOS). Ce sont les mmoires qui
s'adaptent le mieux aux circuits numriques dj tudis, compte tenu de leurs caractristiques
lectriques et temporelles : vitesse (temps d'accs), consommation (W ou mW par bit), Immunit aux
bruits, cot par bit. La suite de ce chapitre leur est entirement consacre.

3.2. MEMOIRES MAGNETIQUES


Les mmoires d'ordinateur ont longtemps utilis des cellules tore de ferrite : le sens de
l'aimantation rmanente d'un tore fournit un bit d'information.
Si de nos jours les mmoires semi-conducteurs ont remplac les mmoires tore dans les systmes
informatiques, les supports magntiques, tels les bandes ou les disques, restent trs utiliss pour le
stockage de grandes quantits d'informations. Cependant le temps d'accs une cellule, ou plutt
un groupe de cellules (secteur, piste, bloc), dpend de facteurs mcaniques tels que dfilement ou
dplacement des ttes d'enregistrement - lecture.

3.3. MEMOIRES OPTIQUES


Le disque audionumrique compact utilise un faisceau laser pour lire un flot d'informations
codes sous la forme de cuvettes graves l'enregistrement.
Lextrme finesse de cette gravure autorise le stockage de trs grandes quantits d'informations. A titre
d'exemple, il est possible de stocker sur une seule face de disque numrique de 12 cm de diamtre,
l'quivalent du texte d'une encyclopdie de 20 volumes de 1000 pages.
J. FRANCOMME G. MERCIER - V1.0

12

Annexes - Architecture des microprocesseurs

3.4. CLASSIFICATION DES MEMOIRES


MEMOIRES

Mmoires semi-conducteurs

Mmoires magntiques

Mmoires mortes

ROM

PROM

EPROM

Mmoires vives

EEPROM
EAROM

Accs alatoires (RAM)

Statique

Non
Volatile

Dynamique

Accs squentiels (piles)

FIFO

LIFO

Volatile

4. LES MEMOIRES A SEMI-CONDUCTEUR


Les systmes numriques - squenceurs, systme base de microprocesseur - utilisent
exclusivement des mmoires semi-conducteur de mme technologie, et de temps d'accs
suffisamment court pour ne pas ralentir le traitement.
On a recours parfois des mmoires auxiliaires de grande capacit (appeles mmoires de
masse), comme les mmoires disque, pour leur permanence et leur facilit d'archivage. Cependant,
ces mmoires sont vues par le systme comme des lments priphriques externes.
Elles ne sont donc pas intgres au systme comme le sont les mmoires semi-conducteur.

4.1. CLASSIFICATION DES MEMOIRES A SEMI-CONDUCTEUR,


L'utilisateur d'un circuit mmoire peut avoir accs l'information soit en lecture uniquement, soit
en lecture ou en criture. On distingue alors deux grandes classes de mmoires
les mmoires mortes
les mmoires vives.

4.1.1.Les mmoires vives


Elles peuvent tre crites ou lues tout moment par l'utilisateur. Suivant le mode
d'accs l'information, on distingue deux groupes :
les mmoires vives accs alatoires ou RAM
les mmoires vives accs Squentiel ou piles.
J. FRANCOMME G. MERCIER - V1.0

13

Annexes - Architecture des microprocesseurs

4.1.1.1. Les mmoires RAM (Random Access Memories)


L'appellation RAM signifie littralement mmoire accs alatoire
Ceci qualifie l'organisation et non la nature (criture ou lecture) de l'accs l'information. Cependant ce
terme dsigne, tort, exclusivement les mmoires vives accs alatoire.
Suivant la structure
du point mmoire utilis, il existe trois types de mmoires RAM :
Les mmoires vives statiques (RAM statiques). Elles conservent l'information tant que
le circuit reste sous tension. (Ie point mmoire est constitu d'un circuit bistable
transistors).
Les mmoires vives statiques non volatiles (NOVRAM), qui ont de plus la capacit de
conserver l'information en l'absence d"alimentation.
Les mmoires vives dynamiques (RAM dynamiques), dont le point mmoire est
constitu par un condensateur. L'information est reprsente par la charge du
condensateur. Cependant la dcharge naturelle de celui-ci ne permet la conservation
de l'information que pendant un temps relativement court (de l'ordre de quelques
millisecondes). Les mmoires dynamiques doivent donc tre rcrites priodiquement ;
cette opration s'appelle le rafrachissement.

4.1.1.2. Les piles


Ce sont des mmoires vives accs Squentiel. Suivant l'ordre d'entre et de sortie, plusieurs
appellations leur sont donnes
les piles FIFO (first in - first out ou premier entr - premier sorti) sont des circuits pour
lesquels les informations sont disponibles en sortie dans l'ordre d'entre (file d'attente) ;
les piles LIFO (last in - first out ou dernier entr - premier sorti), pour lesquelles les
informations sont disponibles en sortie dans l'ordre inverse de leur entre (exemple :
une pile d'assiettes).

4.1.2. Les mmoires mortes


Les mmoires mortes sont appeles ROM (Read Only Memories : mmoires lecture seule),
car en usage normal elles sont destines uniquement tre lues (l'opration d'criture tant considre
comme un vnement exceptionnel).
On distingue plusieurs types de mmoires mortes suivant les possibilits d'criture voire
d'effacement des informations :
Les ROM proprement dites, qui sont crites une fois pour toutes lors de la fabrication
du circuit.
Les PROM (Programmable ROM = ROM programmable) dsignent les circuits pour
lesquels lutilisateur peut par destruction de fusibles ou de jonctions, inscrire lui-mme
les informations dans les cellules mmoires.
Les EPROM (Erasable PROM = PROM effaable) sont de plus effaables,
gnralement par exposition aux rayonnements ultra-violets.
Les EAROM ou EEPROM (Electrically Alterable ROM ou Electrically
Erasable PROM, soit PROM effaable ou modifiable lectriquement)
constituent une dernire catgorie de mmoires mortes pour lesquelles le contenu est
modifiable lectriquement. Ce ne sont cependant pas des mmoires vives car
l'opration d'criture est trs lente vis--vis du temps de lecture.
D'autre part, le nombre d'critures reste limit.
J. FRANCOMME G. MERCIER - V1.0

14

Annexes - Architecture des microprocesseurs

L'volution conjointe des mmoires vives non volatiles et des mmoires mortes
modifiables lectriquement rend de plus en plus difficiles les distinctions entre ROM et RAM.

4.2. STRUCTURE DES MEMOIRES A ACCES DIRECT

4.2.1. Principe
Du point de vue de l'utilisateur, une mmoire accs alatoire se prsente comme un tableau
gnralement compos de 2m lignes de n colonnes ou chaque ligne forme un mot accessible
directement par un numro ou adresse. Le tableau ainsi form est constitu de cellules mmoires dont
la structure dpend du type de mmoire utilis: ROM, EPROM, RAM statique, etc.
Un circuit mmoire accs alatoire apparat donc fonctionnellement comme un ensemble de quatre
blocs :

1.) Plan mmoire ou ensemble des points mmoires organis en 2m mots de n bits.

2.) Dcodeur : C'est un circuit combinatoire dont les entres sont constitues par les Fils d'adresses et
les sorties par les signaux d'activation des lignes.

J. FRANCOMME G. MERCIER - V1.0

15

Annexes - Architecture des microprocesseurs

Remarque : Afin de diminuer la complexit des circuits de dcodage, il est possible de


slectionner un mot l'aide de deux Dcodeurs, suivant une organisation matricielle.
Chaque mot se trouve l'intersection d'une ligne et d'une colonne. La slection est assure par
l'activation de la ligne et de la colonne correspondantes.
3.) Circuit d'entre sortie. Ce dernier est constitu d'amplificateurs trois tats ventuellement
bidirectionnels.

4.) Logique de contrle. Ce circuit reoit les commandes de slection de la mmoire, d'autorisation
de sortie, de demande ventuelle d'criture. Il active en consquence le dcodage et le circuit
d'entr/sortie.

4.2.2. Mise en oeuvre des botiers mmoire


4.2.2.1. Implantation de circuits mmoires semi-conducteur
Position du problme
Etant donn la structure mme des circuits mmoire accs alatoire, trois groupes de signaux
s'avrent ncessaires :
les adresses
les donnes
les commandes.
Dans un systme numrique, l'ensemble des fils vhiculant une information (donne, adresse,
commande) est communment appel bus.
On distingue donc dans un systme comportant ce type de circuit trois bus :

J. FRANCOMME G. MERCIER - V1.0

16

Annexes - Architecture des microprocesseurs


le bus d'adresse (BA), qui prsente le numro du mot slectionn.
Physiquement il est constitu de m fils ; on peut alors accder 2m mots mmoires. Ce
bus est unidirectionnel ; en effet l'utilisateur impose toujours l'adresse, et l'information
est donc propage sens unique.
Le bus de donne (BD), compos de n fils, est par contre bidirectionnel dans le cas
des mmoires vives. En effet les donnes sont soit imposes par le circuit mmoire
dans le cas d'une lecture, soit imposes par l'utilisateur dans le cas d'une criture.
Le bus de commande, de dimension variable suivant les systmes, comprend
gnralement les signaux suivants :

CS , CE (Chip Select ou Chip Enable) reprsente l'entre de slection d'un


botier. Dans la plupart des cas cette entre est active au niveau lectrique bas
(0 en logique positive) ; la barre de complment logique est alors place sur le
symbole de la commande.
Cette entre permet l'activation ou non du botier. Ceci est
particulirement utile dans le cas d'architecture mettant en oeuvre plusieurs
circuits mmoires partageant les mmes bus. Seul le botier slectionn a
alors accs aux bus de donnes.
OE (Output Enable) est une commande parfois utilise en plus de la slection
du botier, pour contrler l'activit des amplificateurs de sortie. Elle assure une
scurit supplmentaire dans la gestion des bus. (On parle de conflit de bus
lorsque deux circuits essayent en mme temps d'imposer des valeurs sur les
mmes fils, ceci pouvant entraner la destruction des circuits.)
R/W ou WE (Read Write ou Write Enable).Cette entre n'a de raison d'tre
que dans le cas des mmoires vives. Elle constitue la commande d'criture des
donnes en mmoire.
D'autres commandes peuvent tre ajoutes afin de rpondre certains emplois
spcifiques de circuits particuliers. Citons les entres de programmation des
ROM programmables, les commandes de rafrachissement des mmoires
dynamiques, la sortie MRDY (Memory Ready - mmoire prte) de certains
botiers, etc.

Signalons enfin la possibilit de fournir l'adresse d'un mot mmoire en deux temps, adresse
ligne, puis adresse colonne. Sont alors associes deux entres appeles CAS et RAS (Column
Address Select et Row Address Select).
Les prsentations suivantes d'un mme botier mmoire sont quivalentes.

Mmoire vive 2m mots de n bits

J. FRANCOMME G. MERCIER - V1.0

17

Annexes - Architecture des microprocesseurs


Association de botiers mmoires
Bien que la capacit des mmoires semi-conducteur s'accroisse d'anne en anne, il est
courant d'associer dans un systme plusieurs circuits, soit pour augmenter la capacit totale, soit pour
diversifier le type de mmoire (ROM-RAM).
Il est possible par exemple de grouper les circuits structurs en 2m mots de n bits de manire
former une mmoire de 2m mots de k x n bits ou de k x 2m mots de n bits ou, enfin, de k1 x 2m mots de
k2 x n bits.
Prenons titre d'exemple le circuit 2148 d'Intel (mmoire vive de 1 024 mots de 4 bits).

Il est possible de grouper quatre circuits pour raliser les combinaisons suivantes :
1 024 x 16 bits - 2 048 x 8 bits - 4 096 x 4 bits.
Dans le premier cas l'association est trs simple :

ou encore

J. FRANCOMME G. MERCIER - V1.0

18

Annexes - Architecture des microprocesseurs

Dans le troisime cas - 4 096 x 4 bits - l'ensemble des 2m mots rend ncessaire l'adressage sur
12 bits Ao A11, ; seul Ao A9 sont dcods par les botiers mmoires. On utilisera alors un dcodeur
externe (ici un 74 139) pour slectionner un des quatre botiers.

Le premier botier
Le second botier
Le troisime botier
Le quatrime botier

(1) est slectionn lorsque A10 = A11 = 0


(2) est slectionn lorsque A10 = 1 ; A11 = 0
(3) est slectionn lorsque A10 = 0 ; A11 = 1
(4) est slectionn lorsque A10 = 1 = A11

On rend compte de cette rpartition l'aide d'un schma reprsentant la cartographie mmoire
o la partition de l'espace mmoire est prcise par les adresses (en hexadcimal) des zones
dcodes.

Cette reprsentation est trs utilise dans les systmes base de microprocesseur.
Elle est appele cartographie mmoire.
J. FRANCOMME G. MERCIER - V1.0

19

Annexes - Architecture des microprocesseurs

4.2.2.2. Aspect temporel


L'change d'information entre un circuit mmoire et l'extrieur doit respecter certaines rgles ou
protocoles :
slection des botiers,
prsentation de l'adresse,
criture ou recueil des donnes,
dslection du botier.
Il existe deux grandes classes de protocoles :
Les protocoles asynchrones pour lesquels s'tablit un dialogue (hand shake = poigne de
main) entre le systme et la mmoire.
Le dialogue comprend au moins deux phases, la demande d'accs la mmoire par le
systme, et l'acquittement par la mmoire lorsque les donnes sont prtes.
Les protocoles synchrones pour lesquels le systme impose la squence de commande
suivant un cycle prtabli. Ce cycle doit donc respecter les temps d'accs propres au
type de mmoire utilis.
La grande majorit des circuits mmoire semi-conducteur travaillant l'aide d'un protocole
synchrone, nous ne prsentons dans la suite que des chronogrammes se rapportant ce type de
protocole.
Exemple 1 : Circuit RAM statique MK4118/150 ns utilis en lecture.
Le chronogramme ci dessous met en vidence quatre dures importantes :
TAA ou temps d'accs par rapport aux adresses. C'est le temps
maximal qui s'coule entre le moment o les adresses sont positionnes
et le moment o les donnes sont valides en sortie (si le circuit est
effectivement slectionn).

Dans l'exemple choisi (MK4118/150 ns) TAA < 150 ns : le constructeur garantit un temps
d'accs par rapport au positionnement des adresses d'au maximum 150 ns : c'est le temps qui apparat
dans la nomenclature du composant.
TACE : temps d'accs par rapport la slection (CE) du botier. C'est le
temps maximum qui s'coule entre le positionnement de CE 0 et le
moment o les donnes sont disponibles, condition de respecter le
temps de positionnement par rapport aux adresses.
J. FRANCOMME G. MERCIER - V1.0

20

Annexes - Architecture des microprocesseurs

Nous pouvons envisager par exemple les cas suivants :


Les adresses sont positionnes bien avant CE

Si cela nest pas le cas on a :

TH (hold lime) dtermine le temps de maintien minimum des donnes


aprs dslection du botier.
TCL ou temps de cycle lecture, dsigne le temps minimum entre deux
accs la mmoire en lecture.

Exemple 2 : Chronogramme caractristique de la mme mmoire pour un cycle


d'criture.

J. FRANCOMME G. MERCIER - V1.0

21

Annexes - Architecture des microprocesseurs


Dans ce cas c'est le systme qui doit positionner les adresses puis la slection du botier
CE , les donnes et, enfin, l'ordre d'criture WE .
L'instant d'criture effective est dtermin par le retour du signal d'criture au repos. Les
donnes doivent tre valides et stables pendant une dure TDSW (set-up time) minimale avant l'instant
d'criture effective et rester galement valides et stables pendant une dure TDHW (hold time) aprs cet
instant.
Le cas particulier des mmoires vives dynamiques, dont les adresses sont multiplexes
(prsentation de l'adresse ligne puis de l'adresse colonne) sera prsent dans le 4.3.2.2.

4.3. TECHNOLOGIE DES MEMOIRES A SEMl-CONDUCTEUR

4.3.1. Les mmoires mortes


4.3.1.1. Principe
Rappelons l'organisation gnrale d'une mmoire accs alatoire.

D'une manire gnrale le point mmoire a la structure suivante :

Chaque cellule peut se dcomposer en :


1. un lment de slection
2. un lment mmoire.
J. FRANCOMME G. MERCIER - V1.0

22

Annexes - Architecture des microprocesseurs


Le second lment se rduit le plus souvent, dans le cas des mmoires
mortes, une connexion soit la masse, soit un point de potentiel correspondant un 1 logique.
Les premires ROM fabriques ont utilis des diodes comme lment de slection.

Lorsque la ligne de slection est au potentiel haut (1 logique positive) la ligne de bit 0 reste au
niveau bas (0 logique) ; par contre la ligne de bit 1 est porte au potentiel haut car la diode est
passante. La combinaison D0 D1 = 0 1 est donc prsente en sortie.

Exemple : La mmoire ci-dessus contient les mots :

m0 = 1 0 1 0
m1 = 1 1 0 0
m2 = 0 0 0 0
m3 = 0 1 0 0

L'absence de diode quivaut programmer un 0 et la prsence de diode


quivaut programmer un 1.

J. FRANCOMME G. MERCIER - V1.0

23

Annexes - Architecture des microprocesseurs


Remarque :Une autre disposition est possible :

En l'absence de diode, le niveau de la ligne est tir vers le haut par la rsistance relie
au +Vcc. La prsence d'une diode programme un 0. Le contenu de la mmoire est identique
celui de l'exemple prcdent.

4.3.1.2. Les mmoires ROM (Read Only Memories)


Les transistors ont depuis longtemps remplac les diodes dans les mmoires disponibles sur le
march : ils sont plus rapides et garantissent des potentiels mieux dfinis. Deux technologies restent en
prsence :
Les ROM bipolaires

Un niveau haut sur la ligne de slection impose la conduction du transistor. La ligne de bit est
alors au niveau haut (1 logique). La jonction base-metteur du transistor joue le rle de la diode. En
l'absence de transistor le potentiel de ligne reste bas cause de la rsistance de rappel la masse.
Les ROM MOS : Celles-ci utilisent des transistors effet de champ MOS intgrs
intensivement dans les circuits VLSI. Ils correspondent la technologie employe dans
la fabrication de la plupart des microprocesseurs.

J. FRANCOMME G. MERCIER - V1.0

24

Annexes - Architecture des microprocesseurs

Une cellule mmoire est constitue d'un transistor Tij. La rsistance de rappel de la ligne bit est
remplace par un transistor MOS (Tc) fonctionnant en charge active.
Un niveau haut (1 logique) sur la ligne de slection provoque la conduction du transistor Tij
quivalant en premire approximation un interrupteur command :

La tension de la ligne de bit tombe alors zro (0 logique). En consquence, la prsence d'un
transistor programme un 0 et son absence, inversement, programme un 1. La structure classique d'une
ROM transistor MOS est reprsente sur l'exemple ci-aprs.

J. FRANCOMME G. MERCIER - V1.0

25

Annexes - Architecture des microprocesseurs


Remarque : En ralit, il est plus simple pour le constructeur d'implanter
systmatiquement un transistor par cellule (masques rguliers). Pendant le cycle de fabrication
on programme le circuit par une oxydation supplmentaire (oxyde pais) au niveau de la grille
de certains transistors. Ceux-ci voient alors leur tension de seuil augmenter, de sorte qu'ils
apparaissent toujours bloqus.

Dans les mmoires ROM l'information est intgre au niveau de la conception mme
du circuit : fabrication de masques spcifiques. C'est une mthode lourde et trs
coteuse, qui n'est justifie que pour les trs grandes sries (> 100 000 pices).

4.3.1.3. Les PROM (Programmable Read Only Memories).


Les PROM constituent une famille proche des ROM : toutes les cellules contiennent un lment
- diode, transistor - et donc se retrouvent dans le mme tat (0 ou 1) la fin du processus de fabrication
du circuit. C'est l'utilisateur qui inscrira l'tat inverse l o il le dsire, soit en claquant une jonction, soit
en dtruisant un fusible. Cette inscription est alors irrversible.
Cas du PROM fusible :

Technologie bipolaire
fusible intact
1 logique
fusible claqu 0 logique

J. FRANCOMME G. MERCIER - V1.0

Technologie MOS
fusible intact
0 logique
fusible claqu 1 logique

26

Annexes - Architecture des microprocesseurs

A la livraison tous les fusibles sont intacts, l'utilisateur doit alors appliquer un courant donn
pendant une dure minimale travers les cellules programmer.
Des appareils spcialiss appels programmateurs construits cet effet rendent le processus
automatique. L'utilisateur ne se soucie que du contenu et du type de mmoire. Les fusibles, raliss en
silicium poly cristallin, en alliage nickel-chrome ou en titanium-tungstne, ncessitent pour leur fusion
des courants de plusieurs dizaines de milliampres appliqus pendant 10 100 millisecondes. Par
exemple, pour les fusibles en poly silicium I = 50 mA ,
t = 500 s.
Dans le cas de PROM jonction, le point mmoire est ralis partir de deux jonctions en
sries et opposes. La programmation s'effectue par claquage, c'est--dire mise en court-circuit
d'une des jonctions. Pour ce faire, on applique une tension de quelques dizaines de volts pendant
quelques millisecondes.

J. FRANCOMME G. MERCIER - V1.0

27

Annexes - Architecture des microprocesseurs


En fait on utilise le plus souvent un transistor. Lors de la programmation on polarise la jonction
base-metteur en inverse jusqu' l'avalanche. Le flux d'lectrons provenant de cette avalanche entrane
une diffusion des atomes d'aluminium provenant du contact d'metteur. Ces atomes, en migrant dans
le silicium, court-circuitent la jonction.

4.3.1.4. Les EPROM (Erasable Programmable Read Only Memories)


Le caractre irrversible du claquage des jonctions ou des fusibles reste un obstacle dans la mise au
point des prototypes. Les mmoires EPROM apportent une solution ce problme , elles connaissent
en consquence un grand succs. L'organisation reste identique celle d'une PROM en technologie
MOS, seul le fusible est remplac par un transistor grille flottante, ou FAMOS (Floating gate
Avalanche injection Metal Oxyde Semi-conducteur),qui est susceptible d'tre rendu conducteur aprs
application d'une impulsion de tension, puis d'tre rendu nouveau isolant lorsqu'il est expos un
certain temps un rayonnement ultra-violet.
Le point mmoire a donc la structure suivante :

Principe de fonctionnement du transistor FAMOS


La coupe du transistor ci-aprs met en vidence la structure de cet lment : il est identique
un transistor MOS, mais la grille non connecte (flottante) est noye dans l'oxyde isolant.

En l'absence de polarisation, la grille tant isole, le transistor FAMOS reste l'tat bloqu : il
se comporte comme un circuit ouvert.
Cependant, si on applique une tension assez importante (entre 12 et 25 V) entre source et drain
(drain ngatif), la jonction PN constitue par le drain et le substrat part en avalanche, et les lectrons
J. FRANCOMME G. MERCIER - V1.0

28

Annexes - Architecture des microprocesseurs


produits ont une nergie cintique assez importante pour tre injects, par effet tunnel*, dans la grille
flottante. Aprs suppression de la polarisation source-drain, les lectrons injects restent pigs dans la
grille et provoquent la cration d'un canal P dans le substrat, le transistor est alors conducteur.

Le temps de rtention de l'information a t valu plusieurs dizaines d'annes.


L'effacement s'effectue de faon globale par effet photolectrique. En fournissant aux lectrons
pigs dans la grille une nergie suffisante pour s'chapper, les transistors FAMOS retrouvent leur tat
initial. Cette nergie est fournie par des rayons ultra-violets. La dure d'exposition est d'environ une
dizaine de minutes pour une source de 10 mW/cm2 et place 1 centimtre environ au-dessus du
circuit.
Amlioration des mmoires EPROM
L'utilisation de transistors SAMOS (Stacked gate Avalanche injection MOS) permet de
supprimer le transistor de slection. La cellule mmoire devient :

C'est un dispositif deux grilles superposes, dcrit dans le schma ci-dessous :

Effet tunnel : possibilit pour une particule possdant une certaine nergie de passer au travers d'un obstacle (barrire de
potentiel) si celui-ci est suffisamment mince. Cette proprit, purement quantique, n'a pas d'quivalent classique.
Cependant, on peut essayer d'en donner une image concrte : en transposant le monde quantique notre chelle, nous
aurions une petite chance de traverser une porte ferme en la laissant intacte (n'essayez pas !).
*

J. FRANCOMME G. MERCIER - V1.0

29

Annexes - Architecture des microprocesseurs


Le comportement lectrique du transistor est altr suivant la charge lectrique de la grille
flottante.

Comme les charges stockes dans la grille flottante s'opposent la polarisation externe (si Vs >
0), les courbes ci-dessus traduisant la loi d'volution du courant drain en fonction de la tension VGS
sont diffrentes.
Les tensions de seuil sont galement diffrentes. De ce fait, si l'on choisit alors une tension de
commande Vc intermdiaire (VT, < VC < VT,) on constate que le transistor non programm est passant
(point a) alors qu'un transistor programm reste bloqu (point b).
L'criture d'une cellule mmoire consiste, comme pour le transistor FAMOS, injecter des
lectrons dans la grille flottante. On applique alors conjointement une tension positive sur la grille et sur
le drain, les lectrons du canal, ayant une nergie cintique suffisante, peuvent alors franchir, par effet
tunnel, l'isolant qui les spare de la grille flottante. Les lectrons restent ensuite pigs dans la grille
flottante, o ils provoquent une augmentation de la tension de conduction (VT) du transistor.
Comme pour le transistor FAMOS, l'effacement est effectu de manire globale (ensemble des
cellules) par exposition du circuit aux rayonnements ultra-violets.
Les botiers sont munis cet effet d'une fentre de quartz (transparent aux U.V.) que l'on
masque en utilisation normale. La rtention de l'information est encore dans ce cas de plusieurs
dizaines d'annes.

4.3.1.5. Les EEPROM ou EAPROM (Electrically Erasable PROM ou Electrically


Alterable PROM)
Ces mmoires programmables lectriquement comme les EPROM sont de plus effaables
lectriquement. Cependant, l'opration peut tre slective et ne porte que sur un seul mot, d'o
l'appellation plus juste de mmoire lectriquement altrable (EAROM).
Deux technologies sont encore en prsence dans la fabrication du point mmoire. La premire
utilise fait appel un transistor MNOS (Metal Nitride Oxide Semiconductor), dont la structure est
prsente ci-dessous.

J. FRANCOMME G. MERCIER - V1.0

30

Annexes - Architecture des microprocesseurs


L'isolant au niveau de la grille est constitu d'une couche mince d'oxyde de silicium - de 20 50
soit 2 50 nm - surmonte d'une couche de nitrure de Silicium (Si3 N4) 400 100 , soit 40 60
nm.
On peut alors modifier le comportement du transistor par accumulation de charges l'interface.
La programmation est ralise en appliquant une tension positive entre la grille et le substrat
(20 25 V pendant 100 ms). Par diffrence de conductivit, des lectrons s'accumulent l'interface
SiO2 - Si3 N4. Ces lectrons restent ensuite pigs aprs coupure de la polarisation.
La prsence de charges ngatives provoque l'instar du transistor SAMOS une augmentation
du potentiel de seuil du transistor.

Si maintenant on applique une tension ngative du mme ordre de grandeur (20 25 V) entre
la grille et le substrat, on inverse le signe des charges accumules l'interface. Cette fois le potentiel
de seuil est diminu et devient ngatif. Le comportement du transistor est alors le suivant :

En consquence, les deux tats des transistors sont programmables lectriquement.


La dernire gnration de mmoire EAPROM fait appel un transistor double grille pour
lequel on favorise la charge et la dcharge de la grille par effet tunnel: le FLOTOX (Floating gate Tunnel
Oxyde).

Le transfert de charge sur la grille flottante se fait ici simplement par application d'une tension
entre la grille de commande et le drain. Les lectrons traversent alors l'oxyde mince par effet tunnel.
L'opration est ici rversible lectriquement. Le comportement de ce transistor est alors identique
celui du FAMOS.
J. FRANCOMME G. MERCIER - V1.0

31

Annexes - Architecture des microprocesseurs

4.3.2. Les mmoires vives accs alatoire (RAM)


Les RAM dsignent des circuits pour lesquels l'utilisateur a accs chaque mot pour y lire ou y
modifier son contenu.
On distingue, suivant la structure matrielle du point mmoire, deux catgories de
mmoires RAM :
les mmoires RAM statiques ou SRAM,
les mmoires RAM dynamiques ou DRAM.
On peut cependant citer une nouvelle catgorie de mmoire vive : les NOVRAM (Non Volatile
RAM) ou mmoire vive non volatile dont la structure fait appel aux technologies utilises dans les
mmoires EAPROM ( 4.3.1.5).

4.3.2.1. Les mmoires statiques


Le point mmoire d'une mmoire vive statique est ralis partir d'une bascule bistable dont le
principe est le suivant :

Si l'on relie deux inverseurs tte-bche, on constate que deux tats lectriques de mme
stabilit sont possibles : A = 0, B = 1 ou A = 1, B = 0.
Energtiquement ces tats reprsentent des minimums. Pour passer d'un tat lautre, il faut passer
un col nergtique : c'est l'nergie de basculement.

Une valeur peut tre crite dans la cellule ainsi constitue si on dispose d'un lment extrieur
capable d'imposer une valeur A ou B, c'est--dire capable de franchir le col nergtique.

J. FRANCOMME G. MERCIER - V1.0

32

Annexes - Architecture des microprocesseurs


Cas des mmoires statiques bipolaires
L'inverseur le plus simple est ici constitu d'un transistor et d'une rsistance de charge. Le point
mmoire a donc la structure suivante :

Le problme de slection de la cellule est rsolu grce l'emploi de transistors multi


metteurs :

Lorsque le potentiel de la ligne de slection est bas (< 0,3 V), la cellule n'est pas slectionne,
et aucun courant ne passe par les metteurs E1 ou E'1 suivant l'tat de la bascule (en fait le courant est
driv par E2). Par contre, si le potentiel de la ligne de slection est au niveau haut (VDD), les jonctions
BE2, et B'E'2 sont bloques et le courant est driv vers les metteurs E1 ou E'1, ; le courant passe
alors dans une rsistance r ce qui permet la lecture de l'tat de la bascule grce un amplificateur
diffrentiel. L'criture est galement possible en imposant alors les potentiels des lignes de bit.
Cas des mmoires MOS:
Le point mmoire en technologie MOS devient :

On doit adjoindre une logique de slection qui en gnral est symtrique.


J. FRANCOMME G. MERCIER - V1.0

33

Annexes - Architecture des microprocesseurs


La cellule complte devient alors :

Cette structure, ralise l'aide d'un transistor NMOS, a tendance de plus en plus tre
remplace par une cellule CMOS, qui a l'avantage de consommer trs peu en rgime statique. En effet,
si un transistor est passant, le transistor complmentaire qui lui est associ est bloqu. Il n'y a donc
pas de courant statique. Les deux tats possibles sont :

L'organisation d'une mmoire vive statique en technologie MOS apparat dans le schma cidessous :

J. FRANCOMME G. MERCIER - V1.0

34

Annexes - Architecture des microprocesseurs


Lorsqu'une adresse est prsente, le Dcodeur ligne active une ligne parmi N (par exemple la
ligne i). Toutes les cellules de la ligne slectionne imposent leurs potentiels aux colonnes. Le
Dcodeur de colonne slectionne alors une colonne parmi M ; celle-ci sera en relation lectrique avec
les circuits d'entre-sortie :

En sortie l'information est lue grce un amplificateur diffrentiel.


En entre un amplificateur sorties complmentaires impose les potentiels
la colonne slectionne. La cellule active par le Dcodeur peut tre
crite. C'est le dimensionnement mme de l'amplificateur d'criture qui
rend possible le basculement d'une cellule mmoire.

4.3.2.2. Les mmoires vives dynamiques


La cellule complte d'une mmoire vive statique comprend six transistors.
Une cellule plus simple, et surtout plus petite, a t imagine. Llment mmorisant n'est pas une
bascule, mais un simple condensateur. La cellule devient donc :

Cette structure est simple et trs compacte, elle permet de grandes densits d'intgration.
D'autant plus qu'on exploite la capacit interne du transistor entre la source et le substrat. (En 1986 des
mmoires vives dynamiques de IM bit sont produites en grande srie.)

J. FRANCOMME G. MERCIER - V1.0

35

Annexes - Architecture des microprocesseurs

L'inconvnient majeur de ce type de mmoire vient de la faible dure de rtention de la charge


au niveau de la capacit (quelques millisecondes au maximum).
On doit donc prvoir un mcanisme de rgnration du contenu des cellules : le
rafrachissement.
Celui-ci comprend trois phases

dtection de l'information
mise en forme (0 ou 1) ;
rgnration, c'est--dire rcriture.

J. FRANCOMME G. MERCIER - V1.0

36

Annexes - Architecture des microprocesseurs


Le chronogramme de fonctionnement interne doit respecter l'tablissement des divers signaux
(en lecture) :

La dtection et la mise en forme sont obligatoires du fait de la dcharge du condensateur. En


effet, le niveau ici n'est pas 0 ou 1 mais intermdiaire.

Les mmoires contiennent une logique de rgnration par colonne, il est donc inutile
d'adresser individuellement chaque cellule pour rafrachir son contenu ; un seul accs par ligne suffira.
Remarque : Afin d'amliorer la sensibilit de dtection, les concepteurs intgrent un
amplificateur diffrentiel l'aide duquel on effectue une comparaison du potentiel d'une cellule
slectionne et d'une cellule de rfrence.

Utilisation des mmoires dynamiques


Etant donn les grandes capacits des mmoires dynamiques - couramment suprieures 64K
bits - et la structure matricielle - lignes, colonnes - les constructeurs ont souvent t amens
multiplexer l'accs aux adresses. L'utilisateur doit alors prsenter squentiellement sur les mmes fils
l'adresse ligne puis l'adresse colonne. Le chronogramme suivant reprsente un exemple d'accs une
mmoire dynamique multiplexe MR 4116/150ns
mmoire dynamique de 16K bits, temps d'accs 150 ns).
J. FRANCOMME G. MERCIER - V1.0

37

Annexes - Architecture des microprocesseurs

J. FRANCOMME G. MERCIER - V1.0

38

Annexes - Architecture des microprocesseurs

Etant donn que la mmoire comporte un circuit de rafrachissement par colonne, un seul
accs ligne suffit.

J. FRANCOMME G. MERCIER - V1.0

39

Annexes - Architecture des microprocesseurs

ANNEXE 3 : Jeu dinstructions du microprocesseur 68000


Motorola
Le microprocesseur 68000 de Motorola dispose
dun jeu de 56 instructions de base.

J. FRANCOMME G. MERCIER - V1.0

40