INSTITUTO POLITCNICO DE LEIRIA

ESCOLA SUPERIOR DE TECNOLOGIA E GESTO

DEPARTAMENTO DE ENGENHARIA ELETROTCNICA
SISTEMAS DIGITAIS

2 Trabalho prtico
Circuitos Combinacionais LSI
1. OBJETIVOS
Em determinados projetos combinacionais, o uso exclusivo de simples portas lgicas revela-se
bastante dispendioso e de complexa execuo. Existem outros tipos genricos de blocos digitais
com um maior nvel de integrao (LSI Large Scale Integration), tais como: multiplexers;
descodificadores; codificadores; geradores de paridade; circuitos aritmticos (somadores,
multiplicadores, ).
Pretende-se com este trabalho aprofundar os conhecimentos acerca da aplicabilidade dos
multiplexers e descodificadores em projetos de sistemas combinacionais.

2. DESCRIO DO TRABALHO
2.1. Funcionamento dos circuitos multiplexers
Um circuito multiplexer (MUX) permite selecionar uma de entre vrias entradas para que a
informao nessa entrada seja encaminhada para a sada. O processo de seleo da entrada
assegurado por um conjunto de entradas de controlo adicionais designadas por entradas de seleo.
Para observar o funcionamento dos circuitos multiplexers, ser disponibilizado pelo docente um
circuito complementar que funciona como um gerador de ondas quadradas com diferentes
frequncias. A Figura 1 mostra a entrada e duas sadas do circuito, ilustrando o seu funcionamento.
Efetivamente, o circuito fornecido disponibiliza 4 sadas com diferentes frequncias que sero
ligadas a LEDs de modo a que seja verificada a frequncia com que os LEDs piscam.

Figura 1

Os quatro sinais de sada deste circuito devem ser posteriormente ligados a um circuito multiplexer
de modo a que, consoante a combinao assumida pelas entradas de seleo, o multiplexer
apresenta na sada, uma das entradas (uma das ondas quadradas).

Circuitos Combinacionais LSI

Pgina 1 de 8

Sistemas Digitais

2.2. Implementao de funes lgicas com recurso a circuitos multiplexers

Uma funo combinatria com N entradas pode ser implementada recorrendo a um multiplexer com
2N entradas para 1 sada, ou com um multiplexer com 2N-1 entradas para 1 sada caso se adote uma
tabela de verdade reduzida. Para reduzir a tabela de verdade associada a uma determinada funo,
devem ser consideradas as solues possveis em funo da varivel menos significativa.
Um exemplo pode ser visto na Figura 2, escolhendo a varivel C como varivel a reduzir. Neste
caso, utilizando um multiplexer 4:1 pode efetuar-se a implementao da funo F considerando
como entradas de seleo as variveis A e B, dispensando assim a utilizao de um multiplexer 8:1.
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

F
1
1
0
1
1
0
0
0

Tabela reduzida
A
0
0
1
1

B
0
1
0
1

F
1
C
C
0

C
0
B A

Figura 2

2.3. Funcionamento dos circuitos descodificadores

Um circuito descodificador (DEC) aquele cujas sadas so asseridas seletivamente por
combinaes de valores lgicos aplicados nas entradas. Veja-se um exemplo de um DEC 3:8 (3
entradas e 8 sadas) com sadas asseridas a 1.
C
0
0
0
0
1
1
1
1

B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 1 0 0 0 0 0 0 0
0 1 0 1 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0 0
1 1 0 0 0 1 0 0 0 0
0 0 0 0 0 0 1 0 0 0
0 1 0 0 0 0 0 1 0 0
1 0 0 0 0 0 0 0 1 0
1 1 0 0 0 0 0 0 0 1

Como se pode facilmente constatar, consoante a combinao nas entradas do DEC, uma e uma s
sada ser descodificada, ou seja, assumir um valor lgico distinto das demais sadas.
NOTA: O exemplo refere-se a um descodificador com sadas asseridas a 1. Os descodificadores a
utilizar no decorrer das aulas laboratoriais tm as suas sadas asseridas a 0!

Circuitos Combinacionais LSI

Pgina 2 de 8

Sistemas Digitais

3. Preparao do trabalho
3.1) Analise as tabelas dos multiplexers 8:1 e 4:1, disponveis nos respetivos datasheets (74LS151
e 74LS153).
3.2) Considere a seguinte tabela de verdade relativa funo F1:
C B A F1

a) Projete um circuito multiplexer 8:1 para implementar a funo F1.

0 0 0

b) Obtenha a tabela de verdade reduzida da funo F1.

0 0 1

0 1 0

0 1 1

c) Desenhe o diagrama lgico para a implementao da funo F1,

recorrendo a um multiplexer 4:1 e lgica adicional que entender
necessria.

1 0 0

1 0 1

d) Sem recorrer reduo da tabela de verdade, projete a funo F1

recorrendo apenas a trs multiplexadores 4:1. Desenhe o diagrama lgico.

e) Sem recorrer reduo da tabela de verdade, implemente a funo F1

recorrendo a dois multiplexadores 4:1, incluindo a lgica que entender
1 1 1 1
necessria.
3.3) Analise a tabela funcional do descodificador 3:8, disponvel no respetivo datasheet (74LS138).
1 1 0

3.4) Implemente a funo

necessria.

com o descodificador 3:8, incluindo a lgica que entender

4. Implementao Prtica
a) Comece por utilizar o CI fornecido pelo docente (74LS161). Estabelea as suas ligaes de
acordo com o esquema da Figura 3.
Vcc

Clk

16

15

14

Sada 1

Sada 2

13
12

11

Sada 4

10

Sada 3

74LS161

Figura 3

A entrada CLK do CI deve ser ligada ao interruptor de pulsos, disponvel no Digital Lab. Este
interruptor permite gerar um pulso ascendente de relgio, cada vez que ativado.
b) Ligue as sadas (sada 1 sada 4) a LEDs do Digital Lab e observe a frequncia com que os
LEDs piscam, relativamente aos pulsos que gera na entrada de relgio. Qual a sada que apresenta
uma frequncia mais elevada? Como relaciona as frequncias associadas s diferentes sadas?
Chame o docente quando terminar e mostre-lhe o circuito.
Circuitos Combinacionais LSI

Pgina 3 de 8

Sistemas Digitais

c) Incorpore um circuito multiplexer (MUX) 4:1, ligando as sadas do circuito fornecido s entradas
de dados do MUX. As entradas de seleo devem ser ligadas a interruptores do Digital Lab e a
entrada Strobe a um nvel lgico que permita a adequada multiplexagem dos dados. Ligue a sada
do MUX a um LED do Digital Lab. Desenhe o circuito e chame o docente para lhe explicar o seu
funcionamento.
NOTA: Consulte o datasheet do MUX para verificar o nvel lgico apropriado entrada Strobe.

d) Implemente a funo F1 apresentada no ponto 3, recorrendo ao MUX 8:1 projetado na fase de

preparao.

e) Implemente a mesma funo F1 recorrendo a um MUX 4:1 (deve partir da tabela reduzida, tal
como projetou na alnea 3c)).

f) Implemente um novo circuito com o CI correspondente ao descodificador 3:8. A partir dos

interruptores disponveis no Digital Lab, deve simular as 6 entradas: enables (G1, G2A* e G2B*) e
entradas de seleo (A, B e C). As sadas devero ser ligadas a LEDs. Registe os valores lgicos
identificados nas sadas para cada combinao e verifique se est de acordo com o datasheet.

g) Implemente a funo G recorrendo ao descodificador 3:8 e verifique o seu o funcionamento.

5. MATERIAL DISPONVEL:

1 CI disponibilizado pelo docente (CI 74LS161);

1 CI 74LS04 (6 portas inversoras);
1 CI 74LS151 (1 Multiplexer 8:1);
1 CI 74LS153 (2 Multiplexers 4:1);
1 CI 74LS138 (1 Descodificador 3:8).
1 CI 74LS08 (4 portas AND).

Circuitos Combinacionais LSI

Pgina 4 de 8

Sistemas Digitais

Instituto Politcnico de Leiria

ESCOLA SUPERIOR DE TECNOLOGIA E GESTO
DEPARTAMENTO DE ENGENHARIA ELETROTCNICA
SISTEMAS DIGITAIS

GUIA DE RESPOSTAS
Circuitos Combinacionais LSI
Turma: ________________

Grupo:______________

Data: ___________________

Nomes: ______________________________________________________________________
______________________________________________________________________
3. Preparao do trabalho
3.2 a) Projete a funo F1 recorrendo a um multiplexer 8:1.

3.2 b) Obtenha a tabela de verdade reduzida relativa funo F1.

C B

Circuitos Combinacionais LSI

F1

Pgina 5 de 8

Sistemas Digitais

3.2 c) Projete a funo F1 recorrendo a um multiplexador 4:1.

3.2 d) Projete a funo F1 recorrendo a trs multiplexadores 4:1.

3.2 e) Projete a funo F1 recorrendo a dois multiplexadores 4:1 e a lgica adicional necessria.

Circuitos Combinacionais LSI

Pgina 6 de 8

Sistemas Digitais

3.4 Projete a funo G recorrendo a um descodificador 3:8 e a lgica adicional necessria.

4. Implementao prtica
4. b) Respeitando as ligaes da Figura 3, analise as diferentes sadas do circuito fornecido pelo
docente. Qual a sada que apresenta uma maior frequncia e como relaciona as frequncias
associadas s diferentes sadas?

4. c) Desenhe o circuito e preencha a tabela:

Entradas
de Seleo
B
A
0
0
0
1
1
0
1
1

Circuitos Combinacionais LSI

Identificao da sada do
74LS161 que aparece na
sada do MUX
Sada ___
Sada ___
Sada ___
Sada ___

Pgina 7 de 8

Sistemas Digitais

4.d) Implemente a funo F1 com recurso a um multiplexer 8:1.

4.e) Implemente a funo F1 com recurso a um multiplexer 4:1.

4.f) Registe os valores lgicos das diferentes sadas do descodificador (Y0 a Y7) para cada
combinao assumida nas entradas de seleo.

Entradas
Enable

Sadas (Valores Lgicos)

Seleo

G1

G2A*

G2B*

x
x
x
L
H
H
H
H
H
H
H
H

L
H
H
x
L
L
L
L
L
L
L
L

H
L
H
x
L
L
L
L
L
L
L
L

x
x
x
x
L
L
L
L
H
H
H
H

x
x
x
x
L
L
H
H
L
L
H
H

x
x
x
x
L
H
L
H
L
H
L
H

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

H valor lgico 1 ; L valor lgico 0 ; x condio indiferente

(G

a entrada enable de acordo com a tabela disponibilizada no datasheet).

g) Implemente a funo G recorrendo ao descodificador 3:8 e verifique o seu funcionamento.

Circuitos Combinacionais LSI

Pgina 8 de 8