Departamento de Engenharia Electrotcnica e de Computadores

Guia para o estudo dos

AMPLIFICADORES DIFERENCIAIS E MULTIANDAR

Franclim F. Ferreira
Pedro Guedes de Oliveira
Vtor Grade Tavares

Maro 2004

AMPLIFICADORES DIFERENCIAIS E
MULTIANDAR
INSTRUES
Leia as Instrues para saber como melhor pode explorar este trabalho. Saiba como est organizado e quais
as facilidades de navegao de que dispe. Veja como pode complementar o estudo com a simulao de
alguns dos circuitos aqui apresentados.

NDICE
Veja a lista das matrias que pode encontrar neste trabalho. Essa lista est organizada atravs dum menu
desdobrvel que se revela quando passa com o cursor sobre os vrios ttulos. Atravs do ndice pode aceder
directamente a qualquer das seces e exerccios deste trabalho.

ANEXOS
O texto principal deste trabalho est complementado por um conjunto numeroso de textos, com vista a

esclarecer o leitor sobre matrias que no so tratadas directamente aqui. Trata-se de assuntos supostamente
abordados numa fase anterior do estudo ou que sero objecto de anlise posterior. Ao longo do texto
principal existem vrias ligaes a esses textos, mas pode tambm aced-los directamente atravs do ndice
dos Anexos, organizado atravs dum menu semelhante ao do ndice principal.

1. Introduo
O uso de amplificadores operacionais (AmpOps) com realimentao negativa permite realizar montagens
amplificadoras muito versteis e, particularmente, com ganho muito estabilizado. Realmente, hoje em dia, os
amplificadores que se usam so praticamente sempre com realimentao.
Por exemplo, a montagem inversora da fig. 1 tem um ganho v o / v i muito
aproximadamente igual a R2 / R1, requerendo-se, simplesmente, que o
ganho do AmpOp seja muito grande, ainda que possa variar
significativamente (i.e. A >> R2 / R1), que a resistncia de entrada seja
tambm elevada, em particular que Ri A >> R2, e que a resistncia de
sada seja baixa (Ro << R2). (Nota: A, Ri e Ro so parmetros do

fig. 1 - Montagem inversora

modelo equivalente do AmpOp)

Tomando como referncia as montagens bsicas, seja com BJTs, seja com FETs, pe-se, naturalmente, a
questo: Como realizar um amplificador que permita atingir aquele objectivo, i.e., que apresente um
ganho suficientemente elevado, resistncia de entrada alta e baixa resistncia de sada, por forma a
dar suporte ao AmpOp?
Das montagens bsicas, a montagem de emissor
comum (EC) com BJT [ou de fonte comum (FC) com
FET] que permite obter um mais elevado ganho de
tenso, simultaneamente com um Ri no muito baixo.
Assim, poder-se-ia realizar o amplificador de cima, com
um s transstor, como indicado na fig. 2. As
resistncias R2 e R1 so as que definem o ganho. Por
anlise directa, fcil verificar que se obtm um ganho
v o / v i @ -9,1 (verificar como exerccio), razoavelmente
prximo de - R2 / R1 = - 10.

fig. 2 - Montagem de emissor comum

Contudo, notrio que a montagem EC, por si s, no tem condies para poder realizar satisfatoriamente as
caractersticas do AmpOp.
Por exemplo, no tem entrada diferencial (logo, no serve para implementar a montagem no inversora), tem
resistncia de entrada relativamente baixa e resistncia de sada elevada (Ri @ rp e Ro @ 100 kW // 10 kW).
A resistncia de entrada pode aumentar-se inserindo uma resistncia no emissor; todavia isso reduz o ganho (e
aumenta ainda mais a resistncia de sada, embora marginalmente). Em alternativa (realista) podem colocar-se
FETs na entrada - com o custo de terem menores gm e conduzirem, por isso, a menores ganhos. E, de
qualquer maneira, nenhum malabarismo permite conferir entrada diferencial, com alguma simetria, montagem
EC.
A soluo recorrer a uma montagem composta (com mais de um transstor) para obter entrada diferencial: o
par diferencial.
Notemos, entretanto, que outras caractersticas do AmpOp devero ainda ser procuradas: ganho muito
elevado, resistncia de entrada grande, resistncia de sada baixa, desvio de tenso e de corrente prximos de

zero, etc. Isto, sem perder de vista a melhoria de outras caractersticas como a largura de banda e a taxa
mxima de variao (slew-rate), que podem ser mais ou menos importantes.

2. Par diferencial
Considere-se a montagem da fig. 3, em que o par
diferencial realizado com dois BJTs.
Se v B1 = v B2 = v CM , tenso de modo comum, as
tenses v C1 e v C2 mantm-se inalteradas mesmo
quando v CM varia (dentro de certos limites, impostos
pela necessidade de os transstores funcionarem no
modo activo).
Por outro lado, se v B1 v B2, as tenses v C1 e v C2
sero diferentes.
Assim, dizemos que o par diferencial (idealmente)
responde a sinais diferenciais (i.e., a diferena das
tenses de entrada) e rejeita o modo comum, i.e., no
reage a sinais idnticos.

fig. 3 Par diferencial bipolar

2.1. Variao das correntes

2.1.1. BJT
Sendo idnticos os transstores, como a soma das correntes de emissor constante, quando se varia a tenso
diferencial v D = v B2 - v B1, a corrente transfere-se de um para o outro transstor. Essa variao das correntes
em funo da tenso diferencial pode ver-se na fig. 4.
A expresso das correntes pode ser dada
por:

O funcionamento s aproximadamente
linear para pequenas tenses diferenciais,
zona em que a exponencial tem um
comportamento aproximadamente linear.
Pode ver-se que, para v D = VT @ 25 mV,
o ganho varia cerca de 20%.
fig. 4 Correntes do par diferencial BJT

Por outro lado, basta uma entrada diferencial de cerca de 100 mV para que um dos transstores tome
praticamente toda a corrente.

2.1.2. FET
O esquema bsico semelhante ao do par diferencial
bipolar, como se mostra na fig. 5, para um par
diferencial com JFETs.

A anlise do funcionamento tambm semelhante

do par diferencial bipolar. Tendo em conta que

designando
e impondo
obtm-se:

fig. 5 Par diferencial com JFETs

A distribuio das correntes, em funo de

v id, pode ser vista na fig. 6, para um
exemplo em que os parmetros dos FETs
so os indicados.
As principais concluses, relativamente ao
par diferencial com BJTs, so, por um lado,
a muito maior gama de valores de v id e, por
outro lado, a muito menor inclinao da
caracterstica na vizinhana da origem.
fig. 6 Correntes do par diferencial JFET

A anlise dum par diferencial com MOSFETs (ver fig. 7, onde se representa um par diferencial com
MOSFETs de enriquecimento - canal n) no s semelhante como as concluses so as mesmas, em relao
ao par diferencial JFET.

De facto, a equao de transferncia a mesma dos

JFETs, embora se escreva, habitualmente, com a
forma:

Em consequncia, as equaes das correntes so as

mesmas, embora com a forma:

fig. 7 Par diferencial com MOSFETs

2.2. Funcionamento para pequenos sinais

Tomando como referncia o caso do par diferencial BJT, se, volta de v D = 0, calcularmos:
obtm-se

Um ponto de vista alternativo para chegar a este resultado consiste em considerar o esquema da fig. 8 em que
se considera apenas o funcionamento para pequenos sinais.
A resistncia de entrada diferencial Rid = 2 rp, uma vez que olhando da base de qualquer dos transstores
vemos rp + (1+b) re = 2rp .
Tendo em conta, por exemplo, que:

resulta para os ganhos diferenciais, relativamente s trs sadas possveis:

fig. 8 Funcionamento para

pequenos sinais

Este ltimo ganho corresponde a um amplificador com entrada e sada

diferencial (fig. 9).
H ainda uma outra possibilidade de olhar a questo:
Se considerarmos que estamos em presena de um amplificador
idealmente diferencial (em que o ganho em modo comum
essencialmente zero), podemos analisar a resposta a um sinal v i de

fig. 9 Amplificador de entrada

e sada diferenciais

acordo com o circuito da fig. 10, considerando que se coloca a base

de T2 massa: o que se passa no colector de T2 no influencia T1.
Neste, o que temos uma configurao de emissor comum com
resistncia de emissor RE, em que esta vale re2 = 1/gm2. Assim, o
ganho ser, aproximadamente

Se, contudo, se quisesse ver o que acontecia com a outra sada, basta
pensar que as duas correntes (de sinal) dos dois colectores so
necessariamente iguais, para ver que o ganho o simtrico do que est
acima indicado.
Entretanto, chama-se desde j a ateno para o facto de esta
configurao corresponder a uma variante do circuito conhecido por
cascode que adiante ser estudado.

fig. 10 Mtodo alternativo de

clculo do ganho
do par diferencial

Exerccio 1: Se no esquema da fig. 3, inserir resistncias nos emissores, como se v na

fig. 11, determine o ganho e a resistncia de entrada diferencial.

Resultado
Resoluo

fig. 11 Par diferencial com resistncias nos emissores

A anlise para pequenos sinais pode tambm fazer-se recorrendo equivalncia entre o par diferencial e a
montagem EC.
Mesmo admitindo que a fonte de polarizao no ideal (ver fig. 12) , em funcionamento rigorosamente
diferencial, i.e., v B1 = v d / 2 e v B2 = - v d / 2, o n comum aos emissores uma massa virtual, em que um
transstor apanha um sinal + v d / 2 e o outro - v d / 2. Assim, cada um dos transstores equivalente a uma
montagem EC com emissor massa, como se mostra na fig. 13.
Do esquema da fig. 13 obtm-se:

ou, se ro do transstor no puder

ser ignorado:

Como Ad1 = v c1 / v d resulta:

fig. 12 Fonte de polarizao no ideal

e, naturalmente,

fig. 13 Montagem EC
equivalente

Ad2 = - Ad1 e Add = 2 Ad1.

A anlise dum par diferencial FET faz-se, compreensivelmente, de forma semelhante. A nica diferena
relevante que a gama de funcionamento linear significativamente maior no caso do par diferencial com
FETs, podendo atingir alguns volt, enquanto no par bipolar limitada a cerca de 25 mV.
Obtm-se assim:
,

Se no for possvel ignorar a resistncia ro, teremos de substituir a resistncia RD pelo paralelo RD // ro.

2.3. Funcionamento em modo comum

O funcionamento em modo comum est ilustrado na fig. 14.

Devido simetria e a ser v B1 = v B2, basta analisar metade do circuito, como se mostra na fig.15 (note-se
que, para sinais de modo comum, podemos substituir a resistncia R por duas resistncias 2R, em
paralelo, o que nos permite analisar cada transstor separadamente).

fig. 14 Funcionamento em modo comum

fig. 15 Montagem EC equivalente

para o modo comum

Se RC ro, teremos:
e por analogia

O coeficiente de rejeio do modo comum , por definio,

pelo que, para sada nica (v c1 ou v c2), teremos

e para sada diferencial CMRR = , excepto,

evidentemente, se no houver simetria perfeita.
Verifique que, por exemplo, se RC1 = RC e
RC2 = RC + D RC, teremos:

A fig. 16 ilustra a definio de resistncia de entrada

em modo comum.
Considerando apenas meio circuito, a resistncia vista
por v CM ser 2 RiCM .
fig. 16 Resistncia de entrada em modo comum

Exerccio 2: Verifique que

e explique porque que neste contexto (em que R muito grande, em geral) faz sentido
no esquecer o valor de rm ,em geral desprezado por ser muito grande.

Resoluo

2.4. Funcionamento com tenses de entrada arbitrrias

Convm agora (re)introduzir a questo de recomposio dos sinais de
entrada, v B1 e v B2, em duas novas variveis:
v D = v B1 v B2 e v CM = (v B1 + v B2)/2 (fig. 17).
Como evidente, isto conduz a v B1 = v CM + v D /2 e v B2 = v CM v D /2.
Designemos por v 1 e v 2 as componentes de sinal de v B1 e v B2. Em geral,
as tenses de entrada dum par diferencial, v 1 e v 2, no correspondem
nem a modo diferencial nem a modo comum.

fig. 17 Sinais de entrada

Do que se disse acima, resulta:

e
Desde que a amplitude dos sinais permita que o funcionamento seja considerado linear, a sada ser poder
ser expressa como v o = A1 v 1 + A2v 2, o que pode ser transformado em
e teremos ento Ad = (A1 A2)/2

Acm = A1 + A2.

Reescrevendo a expresso de v o, obtemos:

(onde o CMRR expresso na forma no logartmica) que demonstra portanto que, se o CMRR for
suficientemente grande, o sinal de sada depende somente da componente diferencial da entrada.
Como o funcionamento desejvel seria precisamente este, a parcela

constitui o erro do modelo do circuito meramente diferencial.

2.5. Outras caractersticas no ideais

2.5.1. Desvio de tenso entrada
Se o par diferencial for perfeitamente simtrico, ligando as duas entradas massa, a tenso de sada tomada
entre os dois colectores (ou os dois drenos) ser v O = 0. Como a perfeita simetria impossvel, verifica-se
que v O 0.
Assim, define-se desvio de tenso entrada:

A assimetria do par pode resultar da dissemelhana das resistncias de carga e/ou da dissemelhana das
caractersticas dos transstores. Assim, se as resistncias de carga diferirem de DRC (ou DRD), isto , se
ou

resulta para um par de BJTs:

e para um par de MOSFETs:
As caractersticas dos transstores, relevantes para a existncia de desvio de tenso entrada, so, para o
caso dos BJTs, a corrente inversa de saturao IS, e, para o caso dos FETs, o factor K (ou IDSS) e a tenso
limiar Vt (ou VP).
Assim, para um par de BJTs, resulta um desvio:

e, para um par de MOSFETs:

e

respectivamente.

2.5.2. Corrente de polarizao e desvio de corrente entrada

As correntes de entrada so pouco relevantes no caso de pares diferenciais com FETs, dado o seu valor
muito baixo, pelo que apenas consideraremos o caso de um par diferencial com BJTs.
Num par simtrico, as correntes de entrada, em repouso, so iguais:

A este valor comum chamamos corrente de polarizao entrada (IB). Devido inevitvel assimetria, as
correntes so diferentes e diferena chama-se desvio de corrente entrada:

Em particular, se os b dos transstores diferirem de Db, resulta um desvio:

At aqui, indicmos a fonte de corrente usada para polarizar o par diferencial atravs de uma representao
simblica. Interessa agora ver como se pode realizar essa fonte de corrente.
Distinguiremos os casos dos circuitos discretos e dos circuitos integrados.

3. Circuitos de polarizao dos pares diferenciais

3.1. Circuitos discretos
O circuito tpico para a realizao de uma fonte de corrente constante
(FCC) com componentes discretos, est ilustrado na fig. 18, para o caso
de se utilizarem BJTs.
Um exemplo concreto permite mais facilmente avaliar o projecto e as
caractersticas do circuito.
Admitiremos VBB = 12 V e -VEE = -12 V e que desejamos IC = 1 mA.
Para o transstor suporemos b = 100 e VA = 100 V.

Tomando VB = -8 V, para IE @ 1 mA, resulta R3 = 3,3 kW.

Ento, admitindo IB @ 0, teremos:

fig. 18 Circuito discreto de

polarizao do par
diferencial

e R1 = 5 R2
Escolhendo a corrente em R1 e R2 como sendo aproximadamente 10% de IC, (para podermos desprezar IB)
teremos:
donde R2 = 40 kW

e R1 = 200 kW.

Exerccio 3: Determine a resistncia de sada da fonte, R, tendo em ateno o valor de

ro e que o transstor tem uma resistncia R3 no emissor.
Resultado
Resoluo

3.2. Circuitos integrados

Os valores requeridos para as resistncias da montagem anterior so impraticveis em circuitos integrados.
Por outro lado, fcil e econmico fabricar transstores com caractersticas muito prximas. Alm disso, os
circuitos integrados usando exclusivamente tecnologia MOS (particularmente CMOS), de utilizao crescente,
dispensam mesmo o uso de resistncias.
Desta forma, a tcnica normalmente usada em circuitos integrados, para a
realizao de FCC a de espelhos de corrente. O espelho bsico com
MOSFETs toma a forma ilustrada na fig. 19.
Se os dois transstores forem exactamente iguais, uma vez que tm a mesma
tenso VGS, as suas correntes sero iguais. De facto, tendo em conta o efeito
de modulao do comprimento de canal, essa igualdade s se verifica se
VDS2 = VDS1 = VGS. Desta forma, a resistncia de sada do espelho, ro2,
um parmetro de qualidade da montagem.
Se se utilizarem transstores com tenses limiar iguais, mas com factores K
diferentes, uma vez que ser:

fig. 19 Espelho bsico

com MOSFETs

e
resulta:

expresso que mostra que se podem obter relaes de transferncia de corrente IO / IREF diferentes da
unidade actuando simplesmente na geometria dos transstores.

O esquema do espelho de corrente bsico com BJTs est representado

O esquema do espelho de corrente bsico com BJTs est representado

na fig. 20, onde:

Admitindo T1 T2, desprezando o efeito de b e de ro, como

VBE1 = VBE2, resulta IO = IREF .
fig. 20 Espelho de corrente
bsico com BJTs

Se tivermos em conta o efeito de b, fcil verificar que

que mostra que o erro tanto menor quanto maior for b.

Simultaneamente, a resistncia de sada deste circuito utilizado como fonte de corrente apenas ro, cujo valor
pode ser insuficientemente elevado. Assim, as modificaes que so usualmente introduzidas no esquema
bsico do espelho de corrente visam estas duas limitaes, resultantes de um b e de um ro finitos.
O uso de um transstor extra (T3, na fig. 21) ou das configuraes de Wilson e de Widlar respectivamente das
figs. 22 e 23, procuram melhorar as caractersticas referidas.

fig. 21 Espelho com compensao de

corrente de base

fig. 22 Espelho de Wilson

Exerccio 4: Determine Io e/ou Ro para as configuraes seguintes:

a) fig. 21
b) fig. 22
c) fig. 23.
Resultado
Resoluo

fig. 23 Fonte de Widlar

4. Melhoria da largura de banda

Recordemos que a designao largura de banda de um amplificador se refere banda de frequncias dentro
da qual o ganho permanece praticamente constante. Chamamos frequncias de corte (inferior e superior) s
frequncias limite dessa banda. O critrio usual para a definio dessas frequncias corresponde a aceitar uma
diminuio mxima de 3 dB, i.e., cerca de 30%, do valor do ganho (3 dB corresponde reduzir a potncia a
metade, o que, do ponto de vista da tenso, corresponde a 1 /
@ 0,707).
No limite inferior, s baixas frequncias, a diminuio do ganho resulta de se usar acoplamento capacitivo.
Assim, quando se usa acoplamento directo entre os andares, como o caso dos AmpOps integrados, no h,
em geral, qualquer diminuio do ganho s baixas frequncias, pelo que a frequncia inferior de corte zero.
s altas frequncias, a diminuio do ganho inevitvel pois resulta dos efeitos capacitivos intrnsecos dos
transstores, o que deriva, afinal, do facto de frequncias infinitas corresponderem a aceleraes infinitas dos
electres (ou outros portadores, como ser o caso das lacunas, nos semicondutores tipo p) e que por sua vez
corresponderia a foras infinitas, obviamente impossveis na Natureza. A frequncia superior de corte depende
no s das caractersticas dos transstores utilizados e dos seu ponto de funcionamento, mas tambm das
configuraes de circuito utilizadas.
Num amplificador de acoplamento directo, a largura da banda coincide pois com a frequncia superior de
corte.

4.1. Largura de banda da montagem de emissor comum

O comportamento da montagem de emissor comum s altas frequncias interessa especialmente para o estudo
do par diferencial, na medida em que, como vimos, o par diferencial de certo modo equivalente a um
emissor comum. Das trs montagens bsicas justamente o emissor comum que apresenta pior largura de
banda, i.e., menor frequncia superior de corte.
A razo deste pior comportamento s altas frequncias pode facilmente ver-se atravs duma anlise
simplificada do esquema equivalente s altas frequncias da fig. 24 onde desprezmos ro e, por simplicidade,
omitimos a malha de polarizao da base.

fig. 24 - Esquema equivalente s altas frequncias da montagem de EC

Exerccio 5: Verificar atravs da anlise nodal sobre o circuito equivalente, que a

expresso do ganho :

em que

Note os seguintes aspectos:

o primeiro factor (dentro de parntesis) o ganho s MF que, no modelo em

causa, corresponde a fazer s = 0;
a expresso tem um zero frequncia s = gm / Cm (note que, efectivamente, a essa
frequncia, v o = 0, j que a corrente em Cm , i.e., s Cm v p , iguala gm v p pelo que
no h corrente em RC ver texto);
se pensarmos que a forma do denominador

fcil de ver que o primeiro plo essencialmente igual ao inverso do coeficiente

de s, j que o segundo muito maior.
Resoluo

Podemos obter uma parte da resposta indicada no Exerccio 5, de um modo simplificado, aplicando o
teorema de Miller capacidade Cm , usando para o ganho, o valor do ganho s mdias frequncias.
Na verdade, observando a fig. 25, notamos que o ganho,
embora decrescente com a frequncia, na vizinhana do
primeiro plo, ainda difere pouco do valor do ganho s
mdias. Assim, podemos usar este valor para determinar, de
forma aproximada, a frequncia do primeiro plo. Por outro
lado, resulta claro que no far sentido usar esse mesmo
ganho de MF para frequncias maiores.
fig. 25 Ganho s MF e primeiro plo

Desta forma, o esquema resultante (fig. 26) s vlido para a determinao da largura de banda (wH @ wp1),
mas no da totalidade da resposta em frequncia. Alm disso, notrio o desaparecimento do zero.
Obtemos pois o esquema da fig. 26 em que
,

O valor de K fcil de obter:

Como se trata de um valor

elevado e negativo, resulta:
fig. 26 Esquema equivalente s AF da montagem EC, simplificado
pela aplicao do teorema de Miller

Assim, as constantes de tempo associadas s duas capacidades independentes so

e
e os plos correspondentes

com
e

Como, em geral, w1 << w2, pode-se considerar que o limite da banda coincide com w1 :

Por outro lado, a aproximao utilizada do ganho s mdias no nos autoriza a identificar o valor de w2 com o
segundo plo do circuito original.
Pode obter-se uma estimativa mais aproximada, no s do primeiro como do segundo plo, embora
mais laboriosa, usando o mtodo das constantes de tempo.
Note-se, como referncia, que Cp e Cm tm valores tpicos da ordem das dezenas e unidades de pF,
respectivamente. Apesar de Cm ser muito pequena contribui com um valor grande, pois multiplicada pelo
ganho da montagem. Isto designado por efeito multiplicador de Miller.
Ainda uma referncia ao zero. No esquema da fig. 24 a tenso na sada anular-se- quando a corrente no
condensador Cm for igual da fonte de corrente, i.e., no havendo corrente em RC. Ento,

, portanto, esta a frequncia do zero, que condiz com aquela que foi calculada no Exerccio 5. Note-se que,
com os valores dados para as capacidades e se gm for da ordem de grandeza de 100 mA/V, esse zero
coloca-se a frequncia muito maior do que as dos plos. Embora, de momento isso parea no ter muita
importncia, chamamos desde j a ateno para o facto de o zero se colocar no semi-plano direito (
positivo), o que leva a que, ao contrrio do que normalmente esperado, ele introduza um atraso de fase e
no um avano, comportando-se deste ponto de vista como se fosse um plo.
Este efeito multiplicador de Miller no existe, nem na montagem de base comum, nem na de colector comum.
Na primeira ambos os condensadores esto massa e na segunda o condensador Cp est entre dois pontos
com ganho positivo e ligeiramente menor do que 1: o efeito de Miller est, portanto, posto fora de causa.
Desta forma, estas montagens tm frequncia superior de corte bastante maior. conhecido o efeito, numa
dada montagem, de o produto ganho-largura de banda ser aproximadamente constante - se o ganho
aumentado, a largura de banda diminui. Ora, se repararmos, das trs montagens consideradas, s a de EC
apresenta simultaneamente ganhos de tenso e de corrente maiores do que a unidade. A montagem de CC
tem ganho de tenso unitrio e a de BC ganho de corrente unitrio; assim, de certo modo, natural que a
existncia de dois ganhos elevados faa diminuir a largura de banda.
Resulta desta anlise que o comportamento s altas frequncias da montagem de emissor comum (logo,
tambm o do par diferencial) relativamente pobre, pelo que interessa analisar a possibilidade de o melhorar.
Uma montagem com ganho de tenso equivalente ao emissor comum, mas com maior largura de banda o
par "cascode".

4.2. Par "cascode" EC-BC

A fig. 27 representa (a) o esquema de polarizao do par "cascode" e (b) o seu esquema equivalente para
sinais, onde RB = R1 // R2.

fig. 27 - Par "cascode" EC-BC; (a) esquema de polarizao; (b) esquema equivalente para sinais

A anlise, s baixas frequncias, do esquema da fig. 27(b) conduz a:

pelo que se v que o ganho v o / v i equivalente ao de um emissor comum realizado com um transstor igual e
com o mesmo ponto de funcionamento esttico.
H, contudo, uma diferena que pende favoravelmente para o "cascode".
De facto, desejando um ganho elevado, opta-se por um valor elevado de RC. Se este for suficientemente
grande, a aproximao ro >> RC pode deixar de ser aceitvel, pelo que, para o emissor comum, deveremos
considerar:

Se for RC >> ro, vemos que o mximo valor do ganho ser gm ro.
Para ver o que se passa com o "cascode"
determinemos Gm e Ro relativos ao modelo
equivalente da fig. 28, correspondente ao
esquema da fig. 27 (a).
Calculando Gm, vem:

Para calcular Ro, usaremos a fig. 29.

fig. 28 - Modelo equivalente do par "cascode"

fig. 29 - Clculo da resistncia de sada Ro ; (a) Desactivao das fontes independentes; (b) Simplificao do esquema

Na fig. 29 (a) impusemos a condio de desactivao das fontes independentes, o que anula o valor da fonte
gm1 vp1. Uma vez que ro1 >> rp2 , o seu paralelo aproximadamente rp2 . Finalmente, a aplicao do
teorema de Thvenin conduz ao esquema da fig. 29 (b), onde o clculo da resistncia de sada imediato,
obtendo-se:

onde se considerou ro = ro1 = ro2 (transstores iguais com o mesmo ponto de funcionamento). Resulta,
assim, para o ganho de tenso:

pelo que o valor mximo do ganho ser gm b ro , consideravelmente maior do que o do emissor comum.
Como se disse atrs, a largura de banda do "cascode" maior do que a do emissor comum equivalente.
Vejamos porqu atravs de uma anlise qualitativa simplificada.
O segundo andar do "cascode" um base comum, cuja resposta em frequncia muito boa. Assim, o
primeiro andar, um emissor comum, que vai condicionar, prioritariamente, a resposta s altas frequncias. No
emissor comum, a baixa frequncia superior de corte resulta do efeito multiplicador de Miller sobre a
capacidade Cm1 . Contudo, como a carga do primeiro andar a baixa resistncia de entrada (re) do segundo
andar, o factor multiplicador de Miller vai ser apenas:

Desta forma, a frequncia superior de corte do circuito vai ser apreciavelmente maior do que a do emissor
comum.

4.3. Par "cascode" complementar EC-BC

A fig. 30 representa (a) o esquema de polarizao do par cascode complementar e (b) o seu esquema
equivalente para sinais.

fig. 30 - Par "cascode" complementar EC-BC; (a) esquema de polarizao; (b) esquema equivalente para sinais

Esta montagem utiliza um transstor npn e um pnp, cujo modelo equivalente para sinais coincide com o da
montagem anterior, o cascode de transstores no complementares. Aplicam-se, assim, os esquemas das
figs. 28 e 29.
Recorde-se que o facto de os transstores serem pnp ou npn em nada altera o seu funcionamento para sinal.
A nica mudana advm de ser necessrio fornecer uma corrente contnua que alimente simultaneamente o
colector de T1 e o emissor de T2, mas cuja alterao aos parmetros de sinal do circuito desprezvel, uma
vez que a resistncia que lhe estar associada normalmente muito maior do que re2 com a qual estar em
paralelo massa. Pode, porm, acontecer que IE1 IE2 o que poder levar a parmetros diferentes para os
dois transstores.
Quanto ao resto, toda a restante anlise para sinal portanto ainda vlida.
Esta montagem apresenta ainda uma outra vantagem de grande interesse na arquitectura dos amplificadores de
vrios andares, como o caso dos AmpOps: o deslocamento de nvel entre a entrada e a sada verificado no
cascode cannico pode ser anulado. De facto, neste ltimo, o deslocamento de nvel corresponde a:
,

enquanto no "cascode" complementar apenas

4.4. Par "cascode" complementar CC-BC

Esta montagem utiliza um transstor npn e um pnp, cujo
esquema equivalente para sinais est representado na fig. 31.
Admitindo transstores com caractersticas idnticas e o mesmo
ponto de funcionamento esttico, a anlise conduz a:
fig. 31 Par "cascode" complementar CC-BC
esquema equivalente para sinais

donde

isto , o ganho positivo (circuito no inversor) e metade do ganho do "cascode"

EC-BC.
Em compensao, notemos que a resistncia de entrada o dobro da do "cascode" EC-BC:
Calculemos agora o mximo ganho possvel. O clculo de Gm trivial e conduz a

Para o clculo de Ro, utilizaremos a fig. 32 onde se representam os dois passos essenciais do processo de
determinao da resistncia de sada do circuito da fig. 31 (a montante de RC ), usando o mtodo das
transformaes de circuito. No esquema da fig. 32, admitimos que o valor da resistncia da fonte, Rs, era
desprezvel face a rp1 . Se isso no for verdade, haver que substituir rp1 por Rs + rp1 , e o valor da
resistncia de sada resultar um pouco maior. Assim, o valor a seguir deduzido dever ser encarado como um
limite inferior do valor mais geral da resistncia de sada.

fig. 32 - Clculo da resistncia de sada Ro ; (a) Desactivao das fontes independentes;

(b) Simplificao do esquema anterior

Exerccio 6: Determine a resistncia de sada, Ro , usando o mtodo tradicional de

clculo da resistncia vista de dois pontos de um circuito.
Resoluo

Nestas condies, o ganho mximo ser Av = gm ro, equivalente ao do emissor comum.

Quanto largura de banda, podemos avali-la de um
modo simples. Notemos que a capacidade Cm1 est
massa, assim como Cp2 e Cm2 (ver fig. 33).
Por outro lado, a capacidade Cp1 liga dois pontos
entre os quais o ganho facilmente determinvel
como sendo e independente da frequncia.
fig. 33 Capacidades na montagem CC-BC

Esta concluso facilita-nos o clculo por aplicao do teorema de Miller a Cp1,de forma rigorosa, i.e., sem a
habitual restrio resultante de se utilizar o ganho s mdias. Desta forma, resulta o esquema equivalente da
fig. 34.

fig. 34 Esquema equivalente da montagem CC-BC aplicando o teorema de Miller a Cp1

onde, uma vez que - Cp1 e Cp2 se anulam, o circuito apresenta apenas duas capacidades independentes, cujas
constantes de tempo associadas so:
e
Qual dos plos correspondentes ser dominante ou, pelo menos, de frequncia mais baixa, depender dos
parmetros do circuito, mas notrio que qualquer deles ocorre a frequncia muito mais elevada do que no
emissor comum e mesmo mais elevada do que na montagem EC-BC.
Podemos chegar a esta mesma concluso de uma forma qualitativa. Realmente, a montagem CC-BC consta
de dois andares, ambos com muita boa resposta s altas frequncias; em particular, o primeiro andar, um
colector comum, tem frequncia superior de corte mais elevada do que a de um emissor comum de baixo
ganho, como o caso do primeiro andar do "cascode" EC-BC; o segundo andar , igualmente, um base
comum com frequncia de corte muito elevada.

4.5. Par diferencial "cascode"

As boas propriedades de resposta em frequncia do cascode complementar so utilizadas no par diferencial
cascode, cujo esquema se pode ver na fig. 35, e que utilizado como andar de entrada, por exemplo, do
AmpOp 741.

fig. 35 - Par diferencial "cascode"; (a) esquema de ligaes simplificado; (b) esquema equivalente simplificado

Para calcular o ganho de tenso, notemos que:

donde

e onde concluimos que o ganho metade do que se obtm com um par diferencial simples. Por outro lado, a
resistncia de entrada o dobro:
.
A utilizao do "cascode" no par diferencial melhora as caractersticas gerais do par, embora parea reduzir o
ganho. Note-se, contudo, que o limite mximo do ganho o mesmo do par diferencial simples.
Esta discusso sobre o ganho vem levantar a questo de se o valor do ganho permitido pelo par diferencial
suficiente para atingir os valores tipicamente apresentados por um AmpOp de uso geral.

5. Maximizao do ganho do par diferencial

Como referncia, consideremos o par diferencial simples com sada
nica (fig. 36).
O ganho diferencial, em circuito aberto, , como vimos:

No sendo praticvel utilizar resistncias passivas de valor muito

elevado, em geral, ser RC << ro, pelo que:
fig. 36 Clculo do ganho do par
diferencial simples

5.1. Par diferencial com carga activa simples

Poderemos aumentar consideravelmente o ganho se, em vez de uma
carga passiva, utilizarmos uma carga activa, i.e., uma montagem de
fonte de corrente com resistncia de sada Ro que, como j vimos,
pode ser vrias vezes superior a ro (fig. 37).
A anlise conduz a um valor do ganho:

Assim, se, por exemplo, for Ro = 4 ro, obteremos:

fig. 37 Esquema equivalente para sinais
do par diferencial com carga
activa simples

5.2. Par diferencial com carga activa de espelho de corrente

Podemos conseguir um valor maior do ganho se utilizarmos como
carga um espelho de corrente, como se mostra na fig. 38.
O efeito do espelho conduz a:

e se ro2 = ro4 = ro vem:

superior ao que se

obtm com carga activa simples.

Podemos ainda melhorar este valor utilizando um espelho com
maior resistncia de sada (fig. 39).

fig. 38 Esquema equivalente para sinais do

par diferencial com carga activa
de espelho de corrente

fig. 39 - Par diferencial com carga activa de espelho de corrente; (a) espelho de Widlar simtrico;
(b) espelho com compensao de corrente de base

Quer utilizando o espelho de Widlar simtrico (fig. 39 (a)), quer o espelho de compensao da corrente de
base (fig. 39 (b)), obtemos:

e sendo ro2 = ro4 = ro, como Ro4 > ro vir:

Por exemplo, se Ro4 = 4 ro vem:
Concluimos, assim, que o mximo ganho, em circuito aberto, (em carga ser menor) da ordem de grandeza
de gm ro / 2 (poder, apenas, ser um pouco maior). Ora

Se, por exemplo, considerarmos VA = 100 V, resulta:

Este valor, embora possa ser um pouco aumentado, fica muito longe do valor normal das dezenas a centenas
de milhar, caracterstico dos AmpOps.
Mesmo independentemente de outras consideraes, como, por exemplo, relativamente a resistncia de sada,
fica claro que um par diferencial insuficiente para realizar um amplificador com caractersticas equivalentes s
de um AmpOp. necessrio um segundo andar (pelo menos) para conseguir o nvel de ganho pretendido.
Este segundo andar ter pois de ter ganho razoavelmente elevado (pelo menos, umas boas dezenas) e elevada
resistncia de entrada a fim de no degradar o elevado ganho do primeiro andar. Seria desejvel que tambm
tivesse baixa resistncia de sada, como requer a estrutura de um AmpOp. Note-se, entretanto, que este andar
no necessita de entrada diferencial.

5.3. Um par diferencial CMOS com carga activa

A fig. 40 mostra um exemplo de um par diferencial CMOS com
carga activa.
A tenso contnua de sada , normalmente estabelecida pelo
andar seguinte, como se pode ver no estudo dos circuitos internos
dos AmpOps.
O circuito anlogo ao da verso bipolar. Assim, o sinal de
corrente :
onde
A tenso de sada ser:
Para

fig. 40 - Par diferencial CMOS com

carga activa

o ganho de tenso vem:

Para obter ganhos elevados, pode usar-se um par diferencial "cascode" e um espelho de corrente "cascode".
Isto, contudo, diminui a excurso possvel do sinal na sada.

O uso de FETs especialmente interessante pelos valores muito elevados de resistncia de entrada que
permite obter. O desvio de tenso da mesma ordem de grandeza (alguns milivolt) dos pares diferenciais
bipolares, mas as correntes de polarizao entrada so muito menores do que as possveis com os BJTs.
O principal inconveniente dos FETs a baixa transcondutncia e, consequentemente, o menor valor do ganho
que possvel obter.
Actualmente, fabricam-se AmpOps integrados usando tecnologia CMOS, com boas caractersticas gerais e
com a particularidade especial de poderem ser utilizados com baixssimas tenses de polarizao (1 V!) e
consumindo muito baixa energia.

6. Andares de resistncia de entrada e ganho elevados

6.1. Par de Darlington - montagem CC-CC
Consideremos a montagem da fig. 41, representada em esquema
simplificado de ligaes.
Admitindo T1 T2 e o mesmo ponto de funcionamento esttico,
calculemos o ganho de tenso e a resistncia de entrada:

fig. 41 - Esquema simplificado de ligaes

do par de Darlington

donde

Se b 2, vem:

e se gm RE >> 1, resulta finalmente:

que o mesmo valor aproximado que se obtm para o ganho de um seguidor simples.
Por outro lado, a resistncia de entrada, desde que b >> 1 e RE >> 11/gm
consideravelmente maior do que o valor b RE, que se obtm para o seguidor simples, em condies
equivalentes.
Analogamente, o ganho de corrente em curto-circuito (b +1)2 muito maior do que o valor (b +1) do
seguidor simples.
Finalmente, a resistncia de sada semelhante nos dois casos e aproximadamente igual a 1/gm.
Provavelmente, o resultado mais interessante que a montagem dos dois transstores pode ser vista como um
nico transstor, com a base correspondente base de T1, o colector correspondente ao n comum aos
colectores de T1 e T2 e, finalmente, o emissor correspondente ao emissor de T2.
Este conjunto, designado transstor Darlington, pode ser usado como um transstor comum, com a interessante
caracterstica de possuir um b muito elevado, aproximadamente igual a b 2 dum transstor simples. Na
realidade, no bem assim j que vulgar usar esta configurao com transstores muito diferentes, por
exemplo, um transstor de b elevado a atacar um outro transstor de potncia, com baixo valor de b.
Desta propriedade decorre a ideia de utilizar um transstor Darlington em montagem de emissor comum.

Vejamos quais as caractersticas de tal montagem.

6.2. Transstor Darlington em emissor comum

Admitiremos, por simplicidade de anlise, transstores idnticos e
com o mesmo ponto de funcionamento. Teremos, assim, para
sinais, o esquema da fig. 42.
Resistncia de entrada:
Ganho de tenso:

fig. 42 - Esquema equivalente para sinais

do transstor Darlington em EC

donde
Concluimos que a montagem apresenta, aproximadamente, o mesmo ganho do emissor comum e uma
resistncia de entrada muito maior (b vezes).
Entretanto, como a resistncia de sada apenas metade (ro / 2), o valor mximo do ganho inferior ao do
emissor comum simples.
Assim, esta montagem preenche as caractersticas requeridas pelo segundo andar dum AmpOp: ganho
razoavelmente elevado e grande resistncia de entrada. Notemos entretanto, que a resposta s altas
frequncias no , seguramente, satisfatria. De facto, a capacidade Cm do transstor T1 sofre de efeito de
Miller pronunciado, j que est derivada entre a entrada e a sada do circuito, que tem ganho elevado.

6.3. Montagem CC-EC

A fig. 43 representa a montagem CC-EC e o seu esquema equivalente para sinais. muito aproximadamente
igual anterior, excepto que os dois colectores no esto ligados.

fig. 43 - Montagem CC-EC; (a) esquema de ligaes; (b) esquema equivalente para sinais

Uma vez mais, por simplicidade, admitiremos T1 T2 e o mesmo ponto de funcionamento esttico.
Resistncia de entrada:
Ganho de tenso:

donde

Esta montagem apresenta pois sensivelmente o mesmo ganho e a mesma resistncia de entrada do transstor
Darlington em emissor comum. Porm, o ganho mximo superior (duas vezes), uma vez que a resistncia de
sada (ro) dupla da da montagem anterior.
Contudo, a vantagem mais significativa refere-se largura de banda. De facto, o primeiro andar, por ser um
colector comum, tem, como j vimos, boa resposta s altas frequncias; no segundo andar, o efeito
multiplicador de Miller aprecivel mas, como a capacidade de Miller multiplicada por uma resistncia
fortemente diminuda pela baixa resistncia de sada do primeiro andar (CC), resulta uma frequncia superior
de corte muito maior do que a do transstor Darlington em emissor comum.
Estas razes justificam que a montagem CC-EC seja a montagem geralmente utilizada no segundo andar dos
AmpOps de uso geral.
A anlise do valor do ganho das duas montagens anteriores mostra que se RL for elevada, o ganho pode
realmente ser muito grande.
Contudo, por vrias razes, utilizam-se habitualmente pontos de funcionamento muito baixos. Por exemplo, se
IC = 20 mA, vem:

Para obtermos um ganho global de, por exemplo, 100 000, com 2 000 no par diferencial de entrada,
precisamos de 50 no segundo andar, logo:
.
Como garantir que um amplificador, constitudo pelos referidos dois andares, utilizado com cargas de
resistncia superior a 62,5 kW? Obviamente, tal exigncia no tem sentido! Alm disso, inconveniente que o
ganho dum amplificador dependa to fortemente da carga. Por outras palavras, necessrio que o
amplificador global tenha baixa resistncia de sada.
Nenhuma das montagens analisadas tem essa caracterstica.
pois indispensvel que o amplificador global tenha mais um andar. Este, dever ter elevada resistncia de
entrada para no degradar o ganho do segundo andar, viabilizando assim o elevado ganho global.
A resistncia de sada dever ser baixa, pelas razes j aduzidas. E quanto a ganho de tenso? No preciso
mais, i.e., basta que seja unitrio!
Estas caractersticas so justamente as dum seguidor de emissor! Mais, um seguidor de emissor tem grande
capacidade de fornecimento de corrente, que tambm uma caracterstica desejvel para o andar de sada
dum amplificador do tipo de um AmpOp.

7. Andares de sada
O seguidor de emissor simples apresenta as caractersticas atrs referidas como sendo desejveis para o
andar de sada, mas tem um srio inconveniente: um rendimento muito baixo, importante quando esto em
jogo potncias significativas.
De facto, esta montagem, como alis todas as estudadas at aqui, tem um tipo de funcionamento que se
caracteriza por o ponto de funcionamento se manter na regio activa (saturao para os FETs) durante toda a
excurso do sinal.
Em regime sinusoidal, dizemos que o ponto de funcionamento se mantm na regio activa durante todo o
perodo. A este tipo ou classe de funcionamento, em oposio a outras em que o dispositivo poder estar
cortado em partes do perodo, chama-se classe A.
A classe A tem a vantagem de apresentar a menor distoro, mas o seu rendimento mximo , como veremos,
apenas 25%, apesar de com configuraes especiais poder ser elevado at 50%.
Este baixo rendimento da classe A muito inconveniente para o andar de sada dos amplificadores, j que a
dissipao de potncia do amplificador se verifica predominantemente no andar de sada.
Assim, os andares de sada so preferivelmente concebidos para funcionar noutra classe de funcionamento
que permite um rendimento bastante superior, a classe B.
Em classe B, o transstor funciona na regio activa, em regime sinusoidal, durante meio perodo. possvel,
desta forma, elevar o rendimento para cerca de 78,5% (p/ 4 100%).
Naturalmente, uma montagem com apenas um transstor em classe B seria fortemente penalizada com a
distoro que inevitavelmente estaria presente. Veremos adiante como minimizar a distoro.
H ainda outras classes de funcionamento, das quais referiremos, para j, duas delas:
Diz-se que o transstor trabalha em classe AB quando o ponto de funcionamento est na regio activa
mais do que meio perodo e menos do que o perodo (em regime sinusoidal).
Em classe C, o ponto de funcionamento permanece na regio activa menos do que meio perodo, em
regime sinusoidal. Naturalmente, a distoro muito elevada. Assim, esta classe de funcionamento, que
se caracteriza por ter um elevado rendimento (mais do que 90%) s tem interesse em aplicaes em
que o espectro do sinal a amplificar tem largura de banda relativa muito estreita, isto

Utilizando uma carga sintonizada para a frequncia central do espectro, possvel reduzir
apreciavelmente a distoro. Uma aplicao tpica so os amplificadores de radiofrequncia, onde a
potncia em jogo pode ser considervel.

7.1. Montagem seguidora de simetria complementar

A montagem tipicamente utilizada nos andares de sada dos AmpOps
uma configurao seguidora que utiliza dois transstores
complementares (um npn e outro pnp) ligados simetricamente.
Cada um dos transstores funciona em classe B, mas a forma como

esto ligados assegura que na carga h fluxo contnuo de corrente.

Apesar de os esquemas prticos desta montagem poderem
apresentar variaes, o esquema da fig. 44 bastante tpico e
ilustrativo.
Para compreendermos o funcionamento deste circuito amplificador
comearemos por uma abordagem idealizada.

fig. 44 Esquema tpico do par seguidor

de simetria complementar

7.1.1. Situao ideal

Consideremos a montagem da fig. 45 em que T1 e T2 so
idnticos, excepo de um ser npn e o outro ser pnp.
Suporemos que a componente contnua VI de v I tal que a
componente contnua VO de v O zero e ainda que os transstores
tm caractersticas de transferncia ideais (ver fig. 46).
Admitindo um regime sinusoidal, vemos que se v i = 0 nenhum dos
transstores conduz (ic1 = ic2 = 0), pelo que iO = io = 0 e,
portanto, v O = v o = 0.
Quando v i > 0, o transstor T1 conduz enquanto T2 est em corte
e quando v i < 0 inverte-se a situao.

fig. 45 Esquema idealizado do par seguidor

de simetria complementar

Como iO = iC1 - iC2 na carga flui sempre corrente. Desde que

nenhum dos transstores entre em saturao, a sada ser uma
rplica da entrada.
Tendo em conta que
e
,
estas tenses tero uma variao sinusoidal idntica de v O
em torno do valor mdio VCC.
A fig. 47 mostra as formas de onda das tenses e corrente
relevantes da montagem.

fig. 46 Caractersticas de transferncia

real e ideal de um transstor

fig. 47 Formas de onda das tenses e correntes do par seguidor de simetria complementar

Vemos, assim, que a configurao especial utilizada permitiria, no caso ideal, que, apesar de cada um dos
transstores funcionar em classe B, conduzindo apenas durante meio perodo, a sada fosse uma rplica do
sinal de entrada, i.e., o circuito no seu conjunto comporta-se como um seguidor de tenso. Devido ao
funcionamento alternado dos dois transstores, esta montagem tambm conhecida por push-pull.

7.1.2. Funcionamento real

O funcionamento real do circuito afasta-se da situao ideal atrs exposta, uma vez que os transstores tm
uma caracterstica de transferncia diferente da que considermos idealmente. necessrio que a tenso v BE
ultrapasse um dado valor Vg (cerca de 0,55 V para transstores de silcio de baixa potncia) para que a
corrente de colector comece a assumir valores significativos.
Admitiremos, por simplicidade de anlise, uma aproximao por tramos lineares da caracterstica, como se
mostra na fig. 48.
Nestas condies, a montagem seguidora de simetria complementar ter uma caracterstica de transferncia
no linear com uma zona morta, como se v na fig. 49.

fig. 48 Aproximao por tramos lineares da caracterstica

de transferncia de um transstor

fig. 49 Caracterstica de transferncia do par

seguidor de simetria complementar

Consequentemente, em regime sinusoidal, a sada no ser sinusoidal, como se mostra, exageradamente, na

fig. 50. Aparece uma clara distoro, volta do valor zero, que se designa por distoro de travessia
(crossover).

fig. 50 Distoro de travessia no par seguidor de simetria complementar

A fim de reduzir esta distoro, os transstores devem ser polarizados por forma a, em repouso, estarem no
limiar de conduo. Note-se que, desta forma e em rigor, o funcionamento de cada transstor j no em
classe B, mas sim em classe AB.
Contudo, trata-se duma classe AB muito prxima da classe B, pelo que no h diferenas significativas. Em
particular, o rendimento inferior ao da classe B, mas pouco.

7.1.3. Compensao da distoro de travessia

So vrias as solues possveis para assegurar a polarizao do
par seguidor no limiar da conduo. A mais popular e verstil
talvez o, assim designado, multiplicador de VBE (fig. 51).
Desprezando a corrente de base de T3 face corrente em R1 e
R2, vem:

Escolhendo convenientemente R1 e R2 pode obter-se o desejado

valor para a tenso V.

fig. 51 - Multiplicador de VBE

Exerccio 7: Determine os valores de VBE e de IC dos transstores T1 e T2 do circuito da

fig. 51, admitindo que I = 200 mA, b = 200, Is3 = 10 14 A, Is1 = Is2 = 3 10 14 A, e
R1 = R2 = 7,5 kW.
Resultado
Resoluo
Uma variante do multiplicador de VBE, mais frequente nos AmpOps
modernos o circuito da fig. 52, utilizado no circuito do AmpOp
741.

fig. 52 - Variante do multiplicador de VBE

7.1.4. Comportamento do multiplicador de VBE

Vimos que o papel do multiplicador de VBE era o de garantir uma tenso de polarizao entre as bases dos
transstores do par seguidor de sada, i.e., o papel de uma fonte de tenso constante. Este papel ser pois
muito aproximadamente realizado se a resistncia vista entre os terminais do multiplicador for muito pequena.
Note-se que isto s importante para conseguir que, do ponto de vista de sinal, as duas bases estejam curtocircuitadas.
Calculemos ento o seu valor para o primeiro circuito apresentado (fig. 51) e com os dados do Exerccio 7. O
esquema equivalente para a determinao dessa resistncia ser o da fig. 53.

fig. 53 - Determinao da resistncia de sada do multiplicador de VBE

Obtm-se ( verificar como exerccio):

e, com os referidos valores, resulta Ro @ 432 W, que um valor razoavelmente pequeno, comparado com os
elevados valores de rp de T1 e T2.

Exerccio 8: Determine a resistncia de sada do multiplicador de VBE da fig. 52,

admitindo que b = 200, IC4 = 16 mA, IC3 = 160 mA e R = 40 kW , utilizando o modelo
equivalente simplificado para os transstores.
Resultado
Resoluo
Desta forma, uma aproximao aceitvel admitir que o multiplicador de VBE se comporta como uma fonte
de tenso ideal, pelo que o par seguidor pode ser visto como se de um simples seguidor de emissor se
tratasse. Assim, diremos que o seu ganho de tenso Av @ 1 e Ri = rp + (b + 1) RL.
Na verdade, a situao real afasta-se um pouco desta concluso ideal, sobretudo porque o andar de sada
no trabalha, frequentemente, em regime de pequenos sinais, mas de grandes sinais. Isto significa que, quer o
ganho, quer a resistncia de entrada, variam pronunciadamente ao longo da excurso do sinal, pois quer rp,
quer b, dependem do ponto de funcionamento.
Note-se, entretanto, que a variao da resistncia de entrada tambm afecta o ganho do andar anterior, mas
na proporo inversa. H, assim, alguma compensao no ganho global, pelo menos no que respeita
variao de rp. Resta a variao de b, que muito menos significativa.
A associao em cadeia dos trs andares cuja configurao analismos: par diferencial, andar suplementar de
ganho (por exemplo, CC-EC) e par seguidor de simetria complementar, permite obter um amplificador global
com caractersticas do tipo das de um AmpOp (fig. 54).

fig. 54 - Diagrama de blocos dum amplificador do tipo dum AmpOp

H, contudo, uma caracterstica que merece ateno especial e que s de leve foi abordada: a resistncia de

entrada. De facto, qualquer um dos andares referidos deve ter resistncia de entrada elevada.

8. Obteno de resistncia de entrada elevada

Comecemos por passar em revista as montagens bsicas com transstores no que respeita obteno de
resistncia de entrada elevada.
A montagem de base comum (com BJT) e a de porta comum (com FET) so imediatamente de excluir, uma
vez que tm inevitavelmente Ri baixa (@ 1/gm).
Das restantes, as montagens com FETs afiguram-se ser as que permitem maior Ri; tm, contudo, o
inconveniente de um menor ganho. Deix-las-emos para mais tarde.
A montagem de colector comum permite Ri elevada, embora o ganho seja unitrio. Assim, e como vimos, esta
montagem utiliza-se em associao com um emissor comum (caso da montagem CC-EC) ou no andar de
sada, quando j no necessrio mais ganho de tenso.
A montagem de emissor comum com resistncia de emissor tambm permite elevada Ri, embora isso implique
a diminuio do ganho. Assim, uma soluo que se utiliza quando so suficientes valores moderadamente
elevados do ganho e da resistncia de entrada.
A montagem de emissor massa tem uma resistncia de entrada que calculmos como sendo igual a rp. Ora,
o par diferencial simples, sendo constitudo por dois transstores em emissor comum, tem uma resistncia de
entrada diferencial igual a 2 rp . E mesmo o par diferencial cascode no vai alm de 4 rp para a Rid. Ser isto
suficiente?

8.1. Resistncia de entrada do emissor comum

A resistncia rp , como sabemos, dada por:

o que significa que o seu valor concreto depende essencialmente da corrente de colector no ponto de
funcionamento esttico. Assim, se for usado um valor suficientemente pequeno para IC, podem obter-se
valores razoavelmente elevados para rp .
Por exemplo, com b = 200 e IC = 10 mA, obtm-se:

Desta forma, um par diferencial, constitudo por dois transstores com essas caractersticas ter Rid = 1 MW e
um par diferencial cascode ter mesmo Rid = 2 MW.
Deve, contudo, ter-se presente que o valor Ri = rp foi obtido usando o modelo em p-hbrido simplificado do
transstor, desprezando, em particular, o papel de rm. Tal procedimento legtimo quando a resistncia de
carga do transstor tem valores moderados. Todavia, quando se procura maximizar o valor do ganho,
recorrem-se a valores elevados da carga. Ser ainda legtimo ignorar rm? Vamos ver.

Consideremos a fig. 55 para o clculo de Ri.

fig. 55 - Clculo da resistncia de entrada do emissor comum

Obtm-se (verificar como exerccio):

onde seguramente
pois gm RL corresponde aproximadamente ao ganho de tenso duma montagem de elevado ganho. Por
exemplo, com IC = 10 mA, VA = 100 V, b = 200 e admitindo RL = ro, resulta gm RL = 2000.
Desta forma
Pode mostrar-se que rm b ro e para BJTs integrados modernos, rm @ 10 b ro.
Assim, admitindo uma elevada resistncia de carga para maximizar o ganho, seja por simplicidade RL = ro,
vem:
e, portanto,

Contudo, para o limite mnimo de rm, i.e., rm = b ro, vem:

e, assim
Concluimos, portanto, que em circuitos de elevado ganho, o valor elevado da carga faz diminuir a resistncia
de entrada, por efeito da realimentao interna do transstor, realizada pela resistncia rm.
Deve notar-se, entretanto, que este efeito que acabmos de verificar no emissor comum no pode ser
generalizado para outras montagens, como, por exemplo, as montagens cascode.
Assim, para o cascode cannico, o efeito da carga sobre a resistncia de entrada desprezvel e, portanto,
esta continua a ser Ri @ rp. um resultado que se pode derivar facilmente por via qualitativa. Como o
segundo andar um base comum e, logo, tem resistncia de entrada baixa, o primeiro andar, um emissor
comum, v uma resistncia de carga baixa, logo Ri @ rp.
J para o cascode complementar CC-BC, que nos interessa especialmente uma vez que muito usado no par

diferencial de entrada, a carga influencia a resistncia de entrada, mas ... em sentido contrrio!
De facto, se a carga moderada, em particular, se RL << ro, como sabemos Ri @ 2 rp. Com carga elevada,
por exemplo, para o caso particular de RL = ro, encontra-se Ri @ 3 rp (verificar como exerccio), i.e., aumenta
a resistncia de entrada.
Tambm qualitativamente se chega facilmente a esta concluso. Na verdade, o primeiro andar um colector
comum cuja resistncia de entrada ( rp + (b + 1) RE ) fortemente dependente da carga. Assim, qualquer
pequeno aumento da resistncia de carga traduz-se num aumento significativo da resistncia de entrada.

8.2. Diminuio da resistncia de entrada do seguidor de emissor devida s resistncias de

polarizao
A questo que vamos levantar seguidamente no muito relevante
nos AmpOps integrados, cujos andares so polarizados com fontes
de corrente, geralmente atravs dum sistema de espelhos. Todavia,
um problema que se pe, em geral, nos circuitos discretos com
polarizao por divisores de tenso.
Seja, ento, o circuito da fig. 56, em que o transstor T representa
um transstor simples, mas que podia tambm ser um transstor
Darlington.

fig. 56 - Resistncia de entrada do seguidor

de emissor

A resistncia de entrada do transstor, RiT , sendo

pode, realmente, ser muito elevada. Por exemplo, se b = 100, IC = 1 mA e RE = 10 kW, resulta:

Todavia, a verdadeira resistncia de entrada do circuito :

pelo que se quisermos que seja Ri @ RiT , ter de ser RB >> RiT . Por exemplo, se escolhermos RB = 10 MW,
no s as resistncias R1 e R2 teriam de ser exageradamente grandes, como tambm

teria um valor inconvenientemente grande!

Com vista a ultrapassar esta dificuldade, consideremos o circuito da fig. 57(a) e o seu equivalente para sinais
na fig. 57(b), onde RB = R1 // R2.

fig. 57 - Seguidor de emissor com efeito bootstrap; (a) esquema de ligaes;

(b) esquema para sinais

Aplicando o teorema de Miller resistncia

R3 resulta o esquema da fig. 58, em que Av
corresponde justamente ao ganho da
montagem, ligeiramente inferior unidade,
i.e.,
.
Desta forma, a resistncia
ser uma resistncia
muito elevada, pelo que Ri @ RiT.

fig. 58 - Aplicao do teorema de Miller ao esquema da fig. 57 (b)

Este efeito, quando Av +1, conhecido por efeito bootstrap ou de bootstrapping.

A expresso aplicada a este efeito tendo em conta que quando a tenso num dos terminais de R3 sobe, a
tenso no outro terminal sobe exactamente da mesma quantidade.
Deve notar-se que o clculo do ganho e da resistncia de entrada deve ter em conta que a carga efectiva do
emissor no s RE, mas tambm RB e
. Esta ltima resistncia tambm muito
elevada e ... negativa!
Recordemos que o paralelo de uma resistncia R, positiva e finita, com uma resistncia R, que pode assumir
qualquer valor de a +, obedece ao grfico da fig. 59.

fig. 59 - Variao do paralelo de uma resistncia positiva e finita com outra de qualquer valor

Assim, como RE // RB tem, certamente, um valor moderado, o seu paralelo com aquela resistncia muito
elevada e negativa , simplesmente, muito aproximadamente igual a RE // RB .
Deve notar-se que valores de resistncias positivos e negativos no so to estranhos desde que estejamos a
falar de resistncias dinmicas ou se o conceito for de impedncia em vez de resistncia. O valor infinito
obtm-se, por exemplo, quando num paralelo de duas impedncias, uma igual ao simtrico da outra, como
acontece com L e C no circuito ressonante paralelo.
A aplicao de bootstrapping permite, pois, repor o valor da resistncia de entrada do circuito no valor
possvel para a resistncia vista na base do transstor.
Interessa investigar at que ponto possvel
elevar o valor dessa resistncia. Designando
simplesmente por RE a carga do emissor,
teremos o esquema equivalente da fig. 60.
Daqui concluimos facilmente:

onde se v que a resistncia rm coloca um limite

ao mximo valor de resistncia de entrada.

fig. 60 Resistncia de entrada do colector comum

com efeito bootstrap

Da anlise que fizemos, podemos retirar as seguintes concluses quanto aos procedimentos a adoptar para
conseguir elevada resistncia de entrada diferencial para o amplificador global com estrutura do tipo do
AmpOp:
Sendo a resistncia de entrada do amplificador global afinal a resistncia de entrada do 1 andar, tratase de conseguir realizar um par diferencial com elevada resistncia de entrada diferencial.
Usando BJTs, a forma mais bvia de o conseguir adoptar pontos de funcionamento baixos. Esta , de
facto, uma prtica comum. No 741, o ponto de funcionamento esttico dos transstores de entrada
cerca de 10 mA.

O uso de um par diferencial cascode permite no s melhorar a largura de banda, como tambm
aumentar a resistncia de entrada diferencial.
O recurso a resistncias de emissor tambm permite aumentar a resistncia de entrada, alm de
aumentar a gama dinmica linear. Todavia, o facto de reduzir o ganho no aconselha a sua utilizao no
par de entrada. Refira-se, contudo, que nos AmpOps de preciso que, alm dos andares atrs
referidos, utilizam um segundo andar diferencial, comum usar pequenas resistncias de emissor. Uma
outra alternativa seria utilizar transstores Darlington em vez de transstores simples. Contudo, a menor
resistncia de sada e a menor largura de banda prejudicam a sua utilizao.
Uma soluo parecida e utilizada no
segundo andar diferencial dos AmpOps
de preciso consiste em atac-lo com
seguidores de emissor com carga activa
(fig. 61).
Obtm-se, assim, elevada resistncia de
entrada e boa largura de banda.
Finalmente, usando FETs em vez de
BJTs obtm-se valores muito mais
elevados para a resistncia de entrada e
comum, mesmo na tecnologia bipolar, ter
o primeiro andar realizado com JFETs ou
MOSFETs.

fig. 61 - Exemplo dum 2 andar diferencial usado em

AmpOps de preciso

9. Anlise de um AmpOp bipolar tpico de trs andares (mA741)

O mais tpico de todos os AmpOps de trs andares, usando tecnologia bipolar, sem dvida o mA741,
criado pela Fairchild mas hoje produzido por vrios outros fabricantes. um AmpOp de uso geral, de
elevado ganho, adequado para aplicaes de baixa frequncia.
O seu esquema interno usa extensivamente as configuraes caractersticas da tecnologia integrada como se
pode apreciar na fig. 62.
O primeiro andar constitudo por um par diferencial composto de pares cascode complementares (T1 a T4)
com carga activa consistindo num espelho de corrente com compensao de corrente de base (T5 a T7).

fig. 62 Esquema interno do AmpOp mA741

A utilizao da configurao cascode permite uma maior largura de banda e, a escolha da verso
complementar (CC-BC), confere ao par diferencial e, portanto, ao AmpOp, menor capacidade de entrada.
Tambm a resistncia de entrada resulta maior - cerca do dobro da que se obteria com um par diferencial
simples, polarizado no mesmo ponto de funcionamento. Todavia, em contrapartida, a transcondutncia
diferencial apenas metade. Por outro lado, a utilizao de carga activa com espelho de corrente, compensa
esse inconveniente.
O andar intermdio utiliza a montagem CC-EC (T16 e T17), com elevado ganho, elevada resistncia de
entrada e boa largura de banda. De notar, o condensador de 30 pF, ligado entre a entrada e a sada deste
andar, que, como veremos adiante, realiza uma compensao de Miller, garantindo um plo de frequncia
muito baixa e, portanto, estabilidade incondicional.
O andar de sada do mA741 apresenta uma configurao com as caractersticas requeridas para o andar de
sada: elevada resistncia de entrada, baixa resistncia de sada e grande capacidade de fornecimento de
corrente.
Assim, a clula fundamental deste andar o par seguidor de simetria complementar (T14 e T20), com
compensao da distoro de travessia realizada pela montagem T18, T19 e R10. O andar dispe ainda, na
entrada, de um colector comum (T23), que garante um maior isolamento entre o andar intermdio e a carga.
A polarizao do circuito utiliza um sistema de espelhos de corrente, como habitual nos circuitos de
AmpOps integrados. O ramo constitudo por T11, T12 e R5 estabelece uma corrente de referncia que
espelhada para T10. A ligao s bases de T3 e T4 e o espelho T8 e T9, cuja corrente de entrada a corrente
soma do par, garante a polarizao do par diferencial atravs de uma malha de realimentao negativa.
A corrente de referncia tambm espelhada de T12 para o transstor T13 de duplo colector. Este transstor

especial pode ser visto como dois transstores independentes, em que T13A polariza o andar de sada e T13B
polariza o andar intermdio.
O esquema do mA741 dispe de um circuito limitador da corrente de sada com vista a prevenir um eventual
curto-circuito da sada a um dos terminais da fonte de alimentao. Este circuito constitudo pelos
transstores T15, T21, T24 e T22 que, normalmente, esto em corte. Na verdade, T15 e T21 tm as suas junes
de emissor polarizadas pelas quedas de tenso nas resistncias R6 e R7. Assim, no caso de elevao anormal
da corrente de sada, T15 e T21 entram em conduo, fazendo tambm conduzir T24 e, consequentemente, T22
que, desviando corrente da base de T16, limita drasticamente a corrente de sada.
Outra forma de proteco do circuito refere-se utilizao dos transstores T3 e T4 no par diferencial cascode
do andar de entrada. Estes so transstores laterais pnp que, apesar do seu mau comportamento s altas
frequncias, no comprometem a resposta do andar de entrada, por estarem em montagem de base comum.
Por outro lado, como a tenso de rotura da sua juno de emissor elevada (cerca de 50 V), comparada
com a dos transstores npn T1 e T2 (cerca de 7 V), asseguram a proteco destes no caso de, por exemplo, a
tenso de alimentao ser ligada, inadvertidamente, aos terminais de entrada do AmpOp.
Os terminais A e B destinam-se compensao do desvio de tenso entrada. Os fabricantes recomendam a
utilizao de um potencimetro de 10 kW, ligado entre os terminais A e B e com o ponto mdio ligado ao
terminal de
.
Na anlise que se segue, admitiremos que os transstores T13, T14 e T20 so especiais e os restantes normais.
Assim, para os transstores normais, consideraremos para valor da corrente de saturao IS = 10-14A. Os
transstores T14 e T20 tm rea tripla dos normais, pelo que a sua corrente de saturao IS = 3 10-14 A.
O transstor T13 tem rea igual dos transstores normais, mas a rea de um dos colectores tripla da rea do
outro. Assim, teremos:
IS13A = 0,25 10-14 A

IS13B = 0,75 10-14 A.

Para todos os transstores npn, consideraremos:

b = 200

VA = 125 V

e para ps pnp
b = 50

VA = 50 V

Finalmente, quer na anlise de corrente contnua, quer na anlise para sinais, embora nos cinjamos anlise do
circuito interno, admitiremos que o AmpOp est realimentado negativamente. Desta forma, na anlise de
corrente contnua, poderemos admitir que a sada est estabilizada em 0 V e, na anlise para sinais, que todos
os transstores esto no modo activo. Dado o valor muito elevado do ganho do AmpOp, s assim tm sentido
as anlises que vamos fazer.

9.1. Anlise de corrente contnua

Nesta anlise, suporemos ainda que ambas as entradas esto

ligadas massa e que a tenso de alimentao 15 V.

Assim, na fig. 63, vemos que a corrente de referncia :

e I11 = IREF .
Donde:

Por simetria IC1 = IC2 = I e, como b N >> 1, resulta:

fig. 63 - Corrente de referncia

Agora, da fig. 64, conclumos I9 @ I8 @ 2I

e
logo I1 = I2 @ I3 = I4 = 9.5 mA.
Os transstores T1 a T4, T8 e T9 formam uma malha de realimentao
negativa que estabiliza a corrente I num valor aproximadamente igual
a I10 / 2. De facto, se admitirmos que, por qualquer razo, o valor de
I tende a aumentar, ento, sucessivamente, verifica-se:
I8

I9
e como I10 constante, vem
IB3 = IB4

fig. 64 - Corrente soma do par

I3 = I4 = I1 = I2 = I

Passando s correntes do espelho que constitui a carga do

par diferencial, vemos na fig. 65 que, desprezando IB16,
I6 @ I e, desprezando IB7, I5 @ I.
Por outro lado:

onde

Este valor mostra que IB7 , realmente, desprezvel.

Vejamos agora o segundo andar (fig. 66).

fig. 65 - Correntes na carga do par

Vejamos agora o segundo andar (fig. 66).

Desprezando IB23,
temos

I17 @ I13B

e como

I13A + I13B = IREF

e ISB = 3 ISA, vem

I13B @ 0.75 IREF = 550 mA = I17

donde

e
Notemos que IB16 << I, como admitramos.

fig. 66 - Correntes do segundo andar

Finalmente, calculemos as correntes do andar de sada (fig. 67,

onde ignormos as resistncias R6 e R7, dado o seu pequeno
valor).
Desprezando IB14 e IB20, resulta I23 @ 0,25 IREF = 180 mA,
donde IB23 = 3,6 mA, que muito menor do que I17 = 550 mA,
como admitramos.
De

resulta

donde

VBE18 = 588 mV, I18 = 165 mA, IR10 = 14,7 mA e

fig. 67 - Correntes do andar de sada

I19 = 15,5 mA.

Ento
pelo que a tenso entre as bases de T14 e T20

VBB = 0,588 + 0,529 = 1,117 V

Como
resulta finalmente

I14 = I20 = 152 mA.

9.2. Anlise para pequenos sinais

Na anlise para pequenos sinais, calcularemos o ganho diferencial, a resistncia diferencial e a resistncia de

Na anlise para pequenos sinais, calcularemos o ganho diferencial, a resistncia diferencial e a resistncia de
sada. Para o clculo do ganho, admitiremos que o AmpOp est carregado com RL = 2 kW, pois nessas
condies que, normalmente, especificado o ganho pelos fabricantes.
A fig. 68 mostra o esquema equivalente para sinais onde o efeito da carga activa de espelho de corrente do
par diferencial de entrada est traduzido pela fonte controlada v d / 4 re.

fig. 68 Esquema equivalente para sinais do AmpOp mA741

Notemos ainda que o par seguidor est representado por uma montagem CC em que o transstor T14,20
corresponde ao transstor simples supostamente equivalente. Na verdade, esta equivalncia apenas
aproximada. Nesta equivalncia, est tambm subentendido que a pequena resistncia do circuito de
compensao da distoro de travessia, bem como as resistncias R6 e R7, podem ser ignoradas.
Realmente, o par seguidor funciona em regime de grandes sinais, pelo que o seu ganho muito dependente do
ponto de funcionamento dinmico. Alm disso, um dos transstores npn e o outro pnp, o que acarreta
assimetrias. Analisemos as variaes que o ganho do par seguidor pode sofrer. Temos:

Assim, por exemplo, para IC = 5 mA, ser ro14 = 25 kW, ro20 = 10 kW e re = 5 W, para ambos os
transstores, donde:
A14 = 0,997

A20 = 0,997

Enquanto, para IC = 150 mA, com ro14 = 833 kW, ro20 = 333 kW e re = 167 W, para ambos os transstores,
resulta:
A14 = 0,923

A20 = 0,923

Uma vez que a variao no muito grande, admitiremos que A14,20 @ 1.

O seguidor de emissor T23 funciona com pequenos sinais, mas com carga varivel. Esta, para os casos
extremos atrs considerados, poder variar entre:

Ri20 = 85 kW - T20 a conduzir com IC = 5 mA

e
Ri14 = 435 kW - T14 a conduzir com IC = 150 mA.
Tendo em conta que Ro13A = ro13A = 278 kW, ro23 = 278 kW e re23 = 139 W, vem

logo para
Ri14,20 = 85 kW

obtemos

A23 = 0,997

e para
Ri14,20 = 435 kW

obtemos

A23 = 0,999.

Podemos pois considerar, com boa aproximao, A23 @ 1.

Notemos que, para os mesmos casos limite:
Ri23 = 51 (139+139k//85k) = 2,70 MW
e
Ri23 = 51 (139+139k//435k) = 5,40 MW
Vamos tomar o menor destes valores, o que nos dar alguma compensao para a aproximao de ganho
unitrio que assumimos para o par seguidor.
Para o T17, que est em montagem EC com resistncia de emissor, o ganho

onde

Ro13B = ro13B = 90,9 kW

re17 = 45 W.

Para o clculo da resistncia Ro17, necessitamos da resistncia Ro16 e, para o clculo desta, de Ro4 e de Ro6
.
Para o clculo de Ro4, admitiremos que o n correspondente s bases de T3 e T4 uma massa virtual para
sinais. Esta suposio s vlida para modo diferencial, mas uma vez que estamos a calcular o ganho
diferencial, justamente esse o caso.
Assim, tendo em conta que

gm4 = 380 mA/V,

rp4 = 132 kW

ro4 = 5,26 MW,

a fig. 69 mostra como, utilizando o mtodo das transformaes de circuito, se obtm facilmente o valor:
Ro4 = 5M26+5M13+2k57 @ 10,4 MW

fig. 69 - Clculo da resistncia de sada Ro4

O clculo de Ro6 semelhante. Na verdade, a resistncia do circuito de base de T6 , i.e., a resistncia vista
para o circuito exterior muito pequena (cerca de 19 W - verificar como exerccio), comparada com rp6 .
Desta forma, uma vez que
gm6 = 380 mA/V,
rp6 = 526 kW
e
ro6 = 13,2 MW,
obtm-se
Ro6 = 18,2 MW.
Podemos agora calcular Ro16 , que a resistncia de sada dum CC, cuja resistncia do circuito de base
Ro4 // Ro6 e rp16 = 309 kW:

Finalmente, para o clculo de Ro17, tendo em conta que

gm17 = 22 mA/V,

rp17 = 9,09 kW

ro17 = 227 kW,

e que a resistncia do circuito de base Ro16 // 50k = 19,9 kW, a fig. 70 mostra como obter o seu valor por
transformaes sucessivas:
Ro17 = 100+157k+227k = 384 kW

fig. 70 - Clculo da resistncia de sada Ro17

Obtemos assim

A17 = -493 V/V.

Interessa tambm o valor:

Ri17 = 9k09+201100 = 29,2 kW
O transstor T16 est em montagem CC, mas como a sua corrente muito baixa, tem re elevado. Assim,
convm verificar se o seu ganho se afasta da unidade.

onde

ro16 = 7,72 MW

pelo que

A16 = 0,923.

re16 = 1,54 kW,

A sua resistncia de entrada :

Ri16 = 201 [1k54+(7M72//50k//29k2)] = 4,00 MW
Finalmente, para o par diferencial, temos:

onde

re = 2,63 kW

Ento

(aproximadamente comum aos transstores T1 - T4).

A1 = -474 V/V

e, finalmente, resulta
Ad = -474 0,923 (-493) = -216 000 V/V.
O clculo de Rid trivial. Reportando-nos fig. 68, vemos que
Rid = 4 (b N + 1) re = 2,1 MW.
Por outro lado, o clculo de Ro, i.e., a resistncia de sada do par seguidor de simetria complementar no
pode ser feito seno de forma aproximada. De facto, no s o par seguidor constitudo por dois transstores
complementares, como funciona em grandes sinais. Assim, a resistncia de sada depender de qual dos
transstores estiver a conduzir, como do valor da corrente. Vamos, pois, simplesmente, fazer uma estimativa.
Assim, admitindo que T20 est a conduzir, teremos

com
Como ro18 desprezvel face a ro13A (278 kW), resulta

Ro = re20 + 34 + 27
A resistncia re20 depende criticamente do valor da corrente.
Para

IC = 150 mA

re = 167 W

e para

IC = 5 mA

re = 5 W, como vimos atrs.

Assim, teremos um valor compreendido entre 66 e 228 W. Os fabricantes especificam um valor de 75 W.

html hit counter

code download
f ree hit counters