Universidad Autnoma de Quertaro

Facultad de Ingeniera

Laboratorio de Sistemas Digitales con Lgica Reconfigurable I

Velzquez Arteaga Edwin Alejandro

Reporte de la Prctica 4: Arreglo sumador a 3 bits

Fecha de inicio: lunes 24 de agosto del 2015

Fecha de entrega: lunes 31 agosto del 2015

Profesor: Dr. Rodrguez Resndiz Juvenal

Duracin: 1 mdulo

INTRODUCCIN
Hasta el momento se ha realizado un anlisis de las compuertas lgicas bsicas (AND, OR,
NOT, NOR y manera implcita la XOR a travs del circuito del ejercicio anterior) y
algunos efectos en su respuesta como el retardo de propagacin y el consumo de corriente
dentro las configuraciones en abanico.
Es momento pues, de comenzar a indagar ms all en las posibilidades que se tienen al
aprovechar un uso en conjunto de dichos integrados para realizar tareas ms complejas y
de inters en el clculo dentro de sistemas digitales. El presente ejercicio se enfoca en la
construccin de una red sumadora en la que, dados dos nmeros representados en su forma
binaria, puedan ser sumados indicndose el resultado en una tira de tres leds. Es decir, se
desarrollar un sumador a tres bits, en donde se analizar la manera en que interactan las
compuertas de modo en que se incluyan las etapas bsicas del algoritmo manual de adicin
con el acarreo de cifras.
La principal labor adems de observar que, efectivamente, la configuracin se comporte
para lo que se dise, ser el identificar sus limitaciones y la importancia de tener en mente
el orden de los sumandos y su posicionamiento en la representacin numrica que cifran.
A lo largo del texto se abordar, a manera de repaso, la equivalencia en tablas de verdad de
slo las compuertas lgicas ya estudiadas que se requerirn en el sumador, adems de temas
de inters como el sistema de numeracin binario y el algoritmo de la operacin aditiva; al
mismo tiempo en que, debido a su utilizacin, se anexar una ms conocida por el nombre
de XOR; misma que, como se previamente, se obtuvo de la disposicin de otras ms
elementales, pero no se le trat en forma de integrado individual.
Tambin se hablar de un nuevo tpico, los postulados y teoremas destacados del lgebra
booleana; una herramienta matemtica de relevancia que facilitar la prueba simblica de
sentencias lgicas complejas, sin la necesidad de recurrir a la clsica tcnica exhaustiva de
las tablas de verdad. Evidentemente, como era de esperarse, esta metodologa involucrar
notaciones nunca antes vistas por el principiante del estudio de los sistemas digitales, pero
que es lo suficientemente intuitiva para familiarizarse con ella rpidamente.
Se finalizar el documento con la muestra de los resultados, algunas observaciones
destacables y conclusiones derivadas de la puesta en marcha del arreglo sumador; que es el
objeto central nuestra atencin.

OBJETIVOS

Implementar un arreglo sumador a tres bits cuya salida sea mostrada con
indicadores led.

Caracterizar el circuito utilizado en la prctica a travs de la representacin tanto en

tablas de verdad come en la notacin booleana. Esto para distinguir las ventajas de
ambos mtodos entre s.

Observar las salidas y relacionarlas con los niveles de entrada como funcin su
posicionamiento dentro de la cantidad que codifican.

Denotar la tarea que llevan a cavo cada uno de los elementos incluidos dentro de la
configuracin, adems de efectuar una analoga con la tcnica de adicin en forma
abstracta; es decir a como se realizara en papel.

Validar la solucin dada por el circuito al planteamiento de varias operaciones de

resultado prctico, de manera fsica y con la ayuda de una simulacin.

Identificar la importancia del lgebra booleana como herramienta dentro del

estudio de los sistemas digitales.

MARCO TERICO
El sistema binario
La numeracin binaria es un tipo de sistema posicional ms utilizado en la computacin,
debido a la simplicidad de su representacin a nivel elctrico mediante voltajes.
Su domino de caracteres consta de slo dos cifras (0 y 1) y la construccin de cantidades
enteras positivas, negativas o racionales fraccionarias, dependen de la ubicacin de cada
una ellas tenindose como referencia al dgito o bit menos significativo (LSB).
La base del sistema binario es el nmero 2; de modo en que cada nmero representado en
este sistema corresponde a una combinacin lineal de la cifra (1 o 0) multiplicada por una
potencia de dos cuyo exponente entero es la posicin de dicho bit. Para comprender mejor
este concepto prosigamos a la obtencin de la equivalencia de una cantidad binaria a una
forma decimal utilizando el siguiente ejemplo:

Ejemplo 1. Suponiendo la cantidad binaria 10110101 obtener su equivalencia en el sistema

decimal.
El peso de cada cifra se toma el producto de ella multiplicada por una potencia de dos cuyo
exponente es la posicin relativa a partir del dgito menos significativo (LSB) como sigue:

Figura 1. Equivalencia de una cantidad binaria a una forma decimal.

Conversin de una cantidad decimal a su representacin en binario

El proceso a seguir para la construccin del nmero en base binaria dada una cantidad
decimal, se conoce como divisin sucesiva. En ella se utiliza como primer dividendo la
cantidad a convertir, el divisor ser la base del sistema al cul se quiere transformar (en este
caso un 2 por tratarse del sistema binario) y el cociente ser reutilizado como dividendo en
las divisiones siguientes.
Durante cada divisin se conserva slo la parte entera del cociente, y el residuo en cada una
de ellas ser el carcter que deber posicionarse dentro de la cantidad final que representa
el nmero original pero en la nueva base. Para la primera divisin el residuo ser el LSB de
la cantidad ya convertida.
Se prosigue haciendo las divisiones sucesivas hasta que el cociente de la ltima divisin sea
cero y su respectivo residuo ser el MSB del valor convertido.
A continuacin se presenta un ejemplo de conversin de un nmero decimal a uno binario:
Ejemplo 2. Dado el nmero decimal 25 obtener su representacin en forma binaria por el
mtodo de divisin sucesiva.

Figura 2. Conversin del nmero decimal 25 a su forma binaria por el mtodo de divisiones sucesivas.

De la figura 2 se observa claramente como se realiza la construccin de la forma binaria,

identificando la posicin de cada residuo (remainder) desde l bit menos significativo en la
primera divisin hasta el ms significativo en la ltima cuando el cociente es cero.

Regla de adicin en la representacin binaria

Se procede de forma similar a como se conoce en la base decimal, salvo que ahora la
representacin mxima por localidad ser un nmero 1 en vez de 9. Es decir, los pasos a
seguir en el cmputo de valores enteros sern:
1. Ordenar los sumandos correctamente dejando los bits menos significativos empatados
(uno sobre de otro); por ende, los del resto quedarn alineados en columnas.
2. Aadir bit a bit verticalmente, iniciando por el LSB en forma sucesiva y considerando,
en caso de que sea necesario, el acarreo debido al desbordamiento de la cifra conjunta
1+1 a quien llamaremos cifra de acarreo. Esta, afectar a la suma del bit inmediato
siguiente ms representativo.
3. Es importante tener en cuenta la mxima capacidad representable segn la cantidad de
bits dados, ya que, en muchos casos el desbordamiento de la suma de los MSB puede
llegar a sobrepasarle y, en consecuencia, no deber tomarse en cuenta siendo rigurosos.
4. A manera de comprobacin, se puede efectuar el mismo clculo pero ahora en notacin
decimal y atendiendo a las conversiones de sumandos y resultado pertinentes.
Quiz aparente ser un poco complicado por la falta de experiencia; sin embargo como se
podr ver en el siguiente ejemplo que no es as:

Ejemplo 3. Encuentre el resultado de los valores decimales 6 y 3 a partir de su

representacin binaria a 3 bits.
Evidentemente la respuesta en notacin decimal es 9; sin embargo, al convertir ambos
sumandos a su forma binaria (610=1102 y 310=0112) se tiene:

Figura 3. Regla de adicin de los nmeros binarios.

Explicando a ms detalle:
En la primera columna: 1+0=1.
En la segunda columna: 1+1=0 y se acarrea un 1 a la siguiente columna.
Tercera columna: 0+1=1 pero al haber un acarreo de la suma anterior 0+1+1 (1: del
acarreo)=0 y se lleva otra cifra de acarreo pero ahora para la siguiente columna (la 4).
Cuarta columna (no representable a 3 bits): 0+1 =1.
Atendiendo al paso 3 del procedimiento dado, la cuarta columna no debera tomarse en
consideracin si se tratase de una suma a 3 bits; por lo que el resultado correcto deber ser:
001.
La compuerta AND
Dependiendo el tipo de compuerta se tiene un comportamiento lgico bien definido y
distinto; en consecuencia, existe una tabla de verdad que las caracteriza perfectamente.
La compuerta AND o y, realiza la funcin booleana de producto lgico () o
conjuncin; por lo cual, se tiene una salida lgica alta slo s ambas entradas tambin lo
son.
Tanto los smbolos como la tabla de verdad propios de una compuerta and se dan de la
siguiente manera:

Figura 4. Representacin mecnica, smbolo ANSI y tabla de verdad caractersticos de una compuerta
AND.

En lo que respecta a la representacin mecnica resulta evidente identificar el

comportamiento de la conjuncin si se piensa en la continuidad de la rama que pasa por A y
B.
Vale la pena destacar que, a pesar de haberse dado una explicacin de su operacin como
funcin de dos entradas, las compuertas AND pueden llegar a tener ms de estas; no
obstante, por definicin, la salida independientemente de cuantas fueren sera 1 solamente
cuando todas sean 1.

La compuerta OR
La compuerta OR u o, realiza la funcin booleana de disyuncin no exclusiva o suma
sin acarreo (+); o sea, se tendr una salida lgica baja slo s ambas entradas tambin lo
son. Esto para versin de dos entradas.
Al hablarse de una compuerta OR de ms operandos, su definicin puede ser fcilmente
extendida a partir de la dada en el prrafo superior.
Tanto los smbolos como la tabla de verdad propios de una compuerta OR se dan de la
siguiente forma:

Figura 5. Representacin mecnica, smbolo ANSI y tabla de verdad caractersticos de una compuerta
OR.

En analoga mecnica con interruptores el comportamiento disyuntivo de la OR se ve como

la capacidad del arreglo para propagar continuidad elctrica entre sus extremos.

La compuerta XOR
La compuerta XOR realiza la funcin de disyuncin exclusiva aplicable a al menos dos
seales de entrada; en donde, segn sus condiciones de verdad, la salida emitir un estado
alto s y slo s un nmero impar de altos es dado. Esto obliga a que, en contraposicin de
la compuerta OR convencional, a que su salida sea falsa cuando en ambas terminales se
introducen unos.
La definicin se extiende fcilmente a versiones del integrado en donde set tienen ms de
dos operandos. Adems, vale la pena remarcar que, este circuito realiza la accin de suma
con acarreo.
Su smbolo y tabla de verdad son los de la figura 6 de en seguida:

Figura 6. Smbolo ANSI y tabla de verdad caractersticos de una compuerta XOR.

Recordemos, del ejercicio de laboratorio pasado, que la compuerta XOR, se puede construir
a partir de una configuracin en donde se incluyen elementos como la NOT, la OR y AND.
O sea:

Figura 7. Construccin de una compuerta XOR a partir de otras ms bsicas.

Axiomas y teoremas bsicos del lgebra booleana

Esta poderosa herramienta hace honor en su nombre al ingls George Bool, matemtico
quien asent los principios de lo que sera un compendio bien argumentado de expresiones,
reglas y notaciones propias del lgebra, acopladas para la solucin de proposiciones lgicas
complejas.
Debido a que existe todo un estudio propio del tema, en este texto slo se dar la pauta para
introducir sus axiomas y teoremas ms elementales para el anlisis bsico para la reduccin
e inferencia de enunciados de lgica que incluyan operaciones como la conjuncin,
negacin, exclusin, disyuncin, entre otras. A continuacin, estas se presentan en forma
tabular; en adicin a la notacin caracterstica del lenguaje y su equivalencia con
compuertas estudiadas hasta el momento:
En lo sucesivo, sean A y B seales cuyo estado lgico es variable, sea Y la respuesta a la
aplicacin de una determinada proposicin lgica y sean 1 o 0 un estado alto o bajo
invariante, respectivamente; as pues:

Tabla 1. Equivalencias de las compuertas lgicas con notacin en lgebra booleana.

Algunas operaciones muy tiles con las compuertas elementales AND, OR y NOT son:

Tabla 2. Resultados a la aplicacin de operadores a expresiones constantes y variables.

Algunas leyes, precedencia de operadores y teoremas son:

Leyes

Precedencia

Teoremas de Morgan

Distributiva

Asociativa

Conmutativa

Tabla 3. Leyes, reglas de procedencia y teoremas fundamentales del lgebra booleana.

MATERIALES Y EQUIPO

Dos circuitos HD74LS08P (AND).

Dos circuitos HD74LS86P (XOR).

Dos circuitos HD74LS32P (OR).

Una fuente dual de voltaje de corriente directa.

Un protoboard y cable para protoboard.

6 interruptores sencillos o 6 pushbutton.

4 Leds.

4 resistores de 330.

Caimanes.

Figura 8. Conjunto de materiales y equipo usado en la prctica.

METODOLOGA
Se procedi a ensamblar el circuito sumador proporcionado por el profesor compuesto por
un conjunto de tres etapas en cascada iguales al de la figura 9, mientras este presentaba
algunas notas importantes, como lo fue la tabla de verdad correspondiente y la deduccin
del arreglo en notacin booleana. Cualquier duda o inquietud acerca de su funcionamiento
pudo ser consultada con l en cualquier momento. Al mismo tiempo, mi compaero de
trabajo, reproduca lo que se estaba haciendo pero a travs de la simulacin.

Figura 9. Unidad elemental del arreglo sumador de tres bits.

La tabla de verdad y deducciones dadas por el profesor, atendiendo a las cotas de la figura
9, fueron:
Ax Bx CIx Sx CO
x

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1

0
0
0
1
0
1
1
1

Figura 10. Tabla de verdad de un subsistema de suma parcial como el de la figura 9.

Donde CI es la cifra de acarreo que ingresa a la suma parcial S (suma por locacin del bit x)
y CO es la cifra de acarreo que afectar al conjunto de bits de ponderacin inmediata
siguiente es decir la Sx+1 suma parcial).

Ahora bien, una vez terminadas las conexiones y realizadas algunas pruebas en simulacin,
se sigui con la etapa de experimentacin fsica; en donde, a partir de seales lgicas
incluidas en las entradas Ax y Bx (ver la figura 9), de acuerdo a la suma que se quisiera
efectuar, se obtendra el resultado a partir de un despliegue del dato en leds (respetando la
posicin de cada bit).
Evidentemente, se procur hacer ms de algn tipo de entrada que lograra evidenciar el
efecto de acarreo adems del cumplimento de axiomas del lgebra booleana como el de
conmutatividad. Para la mayora de los casos se ejecut el clculo manualmente y tambin
se tomaron varias fotografas.

RESULTADOS
El arreglo final usado para el experimento fue el mismo que el representado por la figura
11.

Figura 11. Circuito sumador a tres bits.

En l se observan claramente la combinacin de las etapas en cascada mostradas por la

unidad elemental del sumador de la figura 9.
Las pruebas de funcionamiento del circuito se hicieron con algunas sumas selectas de
resultado satisfactorio y cuyo propsito se defini, en cada una, de acuerdo a lo siguiente:
Suma 1: Con ambas entradas totalmente enviadas a tierra. Su objetivo fue el de ver que
existieran anomalas o presencias de ruidos que iluminasen los leds de salida.

Suma 2: Se aadi la cantidad 010 en las entradas Ax a la cantidad 011 en las entradas Bx.
Por tratarse de la primera prueba con bits distintos de cero slo se observ la correcta
operacin del arreglo.
Suma 3: Se aadi la cantidad 011 en las entradas Ax a la cantidad 010 en las entradas Bx.
Se efectu as para comprobar que el resultado fuese idntico al de la suma 2, salvo que
ahora cambiando los operandos; es decir se comprobara la ley conmutativa del lgebra.
Suma 4: La cuenta fue A=100 ms B=100. El resultado evidentemente producira un
acarreo de salida en el MSB y, por ende no se podra representar a 3 bits. No obstante, la
adicin del led en CO3 por conducto de U15 (ver figura 11) permitira ver que dicho
desbordamiento se llevara a cabo.
Suma 5: El clculo fue A=111 ms B=111. La suma ms grande y por ende con
representacin mayor a cuatro bits, se efectu como ltima prueba meramente didctica.
Algunas imgenes que evidencian los resultados para las sumas 2,3 y 4 se muestran a
continuacin:

Figura 12. Resultado en implementacin fsica a la suma 2 (A=010 ms B=011; que es 101).

Figura 13. Resultado a la suma 3 (A=011 ms B=010; que es nuevamente 101). Con ello, se demuestra
la ley conmutativa.

Figura 14. Resultado en implementacin fsica a la suma 2 (A=010 ms B=011; que es 101).

En lo que respecta a la simulacin se tiene que los clculos tambin se dieron

correctamente; veamos una captura que permite el estudio completo de la configuracin:

Figura 15. Simulacin de la suma mxima posible para el arreglo de 3 bits.

Es importante remarcar que, aunque aparente no se debiera mostrar la cifra del resultado
completa (por tratarse de un calculador de 3 bits), la verdad es que es hasta cierto punto es
posible alcanzar a ver el efecto de total gracias a la inclusin del 4 led en la compuerta OR
encargada del acarreo.
CONCLUSIONES U OBSERVACIONES
La integracin de diferentes compuertas lgicas en un mismo arreglo extiende la
posibilidad de construir sistemas de control con funcionalidades cada vez ms complejas,
dando cierto nivel libertad al diseador para conseguirlo de diferentes maneras.
En esta ocasin, la prctica se centr en la construccin de una red sumadora de tres bits de
resolucin, y con no ms de dos operandos en la entrada.
De acuerdo a los apartados de desarrollo y resultados, se observ la deduccin de las tablas
de verdad y las caractersticas de las seales cifradas en nmeros binarios, necesarias para
obtener una respuesta efectiva de la operacin. Quiz haya quedado un poco de duda en un
primer inicio del cmo es que se lleg a inferir la disposicin de los elementos de tal forma
en que se tuviera dicho dispositivo calculador. Es momento pues, ahora que ya se dio la
oportunidad de analizar a detalle, de explicar su funcionamiento as como los fundamentaos
de su construccin.
Primeramente, el corazn del sistema reside en el algoritmo matemtico elemental que se
describi en la seccin de marco terico; en l se explic la tcnica de las sumas parciales y
el efecto del acarreo de unidades ante el desbordamiento dado por una expresin binaria
igual a 1+1. Atendiendo a dicho concepto, se tendr que, para considerar los efectos de la
cifra de acarreo, es necesaria la inclusin de todas las distintas combinaciones que pueden
suscitarse a partir de las entradas de datos en la unidad mnima de suma que se defini por
Sx. Observando la tabla de la figura 10 tenemos en sus columnas las variantes de seal en las que se
describen tanto el resultado parcial de la subsuma los trminos Ax, Bx y CIx como el efecto del bit de
salida del desbordamiento (denotado por COx).

De entre todas las respuestas para Sx se eligen aquellas en las que su valor final fue un alto,
y se desarrollan los mini trminos o suma de productos con la herramienta del lgebra
booleana. Simplificando a su mnima expresin, se ve que el seguimiento de las entradas
S x Ax B x C x
Ax, Bx y CIx debern operarse con compuertas XOR (
acaba de decir:

). Veamos lo que se

Sean A, B y CI cualesquier estado (alto o bajo) que pueden entrar a la unidad mnima del
sumador y S la solucin de la expresin que cifran, de la tabla de la figura 10. Se ve que los
nicos mini trminos derivados de dnde S es 1 son:

ABCI, ABCI, ABCI y ABCI, por tanto:

S A' B ' CI A' BCI ' AB' CI ' ABCI
A' ( B ' CI BCI ' ) A( B ' CI ' BCI )
A' ( B CI ) A( B CI )
A B CI
( A B ) CI

De all que, al dar un barrido horizontal desde el ingreso hasta la salida al flujo de
informacin, las etapas que incluyen a dichas tres variables es a travs de tales compuertas
[ A( XOR ) B ]( XOR )CI
.
En el caso del efecto de la cifra de acarreo (COx), se hace un procedimiento anlogo; o sea,
se escriben los mini trminos donde su valor es 1 y se busca la mnima expresin
equivalente con operaciones y teoremas vlidos booleanos. Despus de haber hecho eso se
visualiza que, el conjunto final describir el flujo de seal en cascada que se desarrolla en
las compuertas AND, XOR y OR verticalmente. Veamos la deduccin:
Sean A, B y CI cualesquier estado (alto o bajo) que pueden entrar a la unidad mnima del
sumador y S la solucin de la expresin que cifran, de la tabla de la figura 10. Se ve que los
nicos mini trminos derivados de dnde CO es 1 son:
ABCI, ABCI, ABCI y ABCI, que al desarrollarlos nos da:
CO A' BCI AB' CI BCI ' ABCI
CI ( A' B AB' ) AB(CI 'CI )
CI ( A B) AB

Que es precisamente lo que ocurre con las compuertas dado el paso de la informacin que
CI ( AND)[ A( XOR ) B ] OR A( AND) B
involucra la seal de CO desde la entrada
.
Tal y como se observa de las explicaciones anteriores, el lgebra booleana, como
herramienta de apoyo al estudio de los sistemas digitales, no slo brinda una forma
compacta de lidiar con las sentencias lgicas sino que tambin favorece a la construccin
de circuitos electrnicos ms simples, obtenidos de la reduccin de las preposiciones a su
mnima forma equivalente. En efecto, el nmero de componentes necesarios para la
implementacin ser a su vez menor, de igual modo habr una disminucin de los costos y,
por ende, se tendr una menor potencia consumida.

Por todo lo anterior se puede decir que los objetivos planteados al inicio del presente
ejercicio se cumplieron satisfactoriamente.

BIBLIOGRAFA Y FUENTES ELECTRNICAS CONSULTADAS

Tocci, Ronald J. (2001). Digital Systems Principles And Applications (10th ed.). USA:
Prentice Hall.

Compuertas lgicas. (s.f.). Recuperado el 21 de agosto de 2015,

http://www.profesormolina.com.ar/electronica/componentes/int/comp_log.htm.

Introduction to logic. (s.f.). Recuperado el 29 de agosto de 2015, de

http://www.ti.com/lit/an/slva700/slva700.pdf.

Logic
guide.
(s.f.).
el
29
de
http://www.ti.com/lit/sg/sdyu001aa/sdyu001aa.pdf.

Boolean algebra. (s.f.). Recuperado el 29 de

https://en.wikipedia.org/wiki/Boolean_algebra_(structure).

agosto

de

agosto

2015,

de

2015,

de

de

de