Beruflich Dokumente
Kultur Dokumente
Estefana Erreyes
REALIMENTACIN NEGATIVA
Estefana Erreyes
I. INTRODUCCION
En donde:
=
En donde:
En donde:
=
En donde:
=
=
=
+ +
=
IV. GANANCIA
En base a cada una de las expresioes presentadas de cada una
de las configuraciones se puede determinar de una forma ms
clara la expresin de la ganancia en realimentacin para cada
caso, de sta forma es posible observar el efecto que tiene la
realimentacin en el circuito inicial, siendo as se tiene que:
A. REALIMENTACIN DE VOLTAJE EN SERIE
=
= = ( )
= = ( )
(1 + ) =
=
=
1 +
1 +
=
=
+ +
=
=
1 +
C. REALIMENTACIN DE CORRIENTE EN SERIE
=
=
=
+ +
=
=
1 +
=
=
=
=
= + = +
= + () = (1 + )
=
=
+ +
=
+
1 +
= = ()
+ =
=
=
1 +
=
=
=
=
VII. CONCLUSIONES
(1 + ) =
=
= (1 + )
Como ejemplos de aplicacin se puede observar circuitos ECEC en configuraciones de realimentacin de corriente en
paralelo y en realimentacin de voltaje en serie, siendo asi se
tiene los siguientes esquemas:
BIOGRAFA
Estefana Erreyes Naci en
Machala-Ecuador el 8 de Septiembre
de 1993. Realiz sus estudios
secundarios en el Colegio Nacional
Nueve de Octubre, de la ciudad de
Machala. Actualmente estudia en la
Escuela Politcnica Nacional la
carrera de Ingeniera en Electrnica y
Telecomunicaciones. Pertenece al
Club de Robtica de la EPN. (rosy_nia8@hotmail.com)