NOMBRE: ITALO DANIEL

APELLIDOS: RIOFRIO URBINA

GRADO:

SECCION: A
PROYECTO: EMULADOR DE
UNIDAD ARITMETICA LOGICA

AO:

2015

Contenido del Informe

La presente experiencia de laboratorio se desarroll

un EMULADOR

DE UNIDAD ARITMETICA LGICA (ALU), Tiene 2 partes, en la

primera parte se simularan e implementarn los mdulos REGISTRO A,
REGISTRO B mas Unidad de Control en el software PROTEUS.
La segunda parte de la experiencia de laboratorio se implementar el
EMULADOR DE UNIDAD ARITMETICA completo. Siendo importante
resaltar que parte del circuito implementado en protoboard en esta
primera parte se puede utilizar para la implementacin del emulador de
microprocesador.

1.1 Identificacin del problema a ser resuelto.

Para identificar los posibles problemas que se puedan presentar en el
siguiente proyecto, primero debemos usar la metodologa de depuracin de
errores, para lo cual debemos separar todo el ALU en sub_bloques y bloques,
para su fcil estudio, despus de esto hacer las pruebas respectivas en
proteus y protoboard. Mediante estos mtodos podemos identificar todas las
fallas posibles y no tener problemas ms adelante con el funcionamiento.

1.2 Justificacin del sistema a desarrollar

Para. Implementar una representacin simblica de los cdigos de
mquina binarios y otras constantes necesarias usaremos software
PROTEUS para programar la arquitectura del ALU que constituye la
representacin ms directa de la Unidad Aritmtica Lgica
Objetivos y requerimientos del sistema y del proyecto
OBJETIVOS:

Practicar tcnicas de deteccin de errores.

Aplicar los conocimientos sobre el

microprocesadores.
Aprender a manejar los circuitos integrados 74LS181, 74LS374, 74LS47

y los Displays numricos.

Analizar el funcionamiento de los microprocesadores.
Elaborar un informe sobre la implementacin del emulador de

funcionamiento

de

los

microprocesador.
Restricciones sobre el sistema y el Proyecto
Se puede disear un ALU para calcular cualquier operacin, sin importar
lo compleja que sea; el problema es que cuanto ms compleja sea la
operacin, tanto ms costosa ser el ALU, ms espacio usar en el
procesador, y ms energa disipar, etc.

Por lo tanto, siempre calculan un compromiso, para proporcionar

al procesador (u otros circuitos) un ALU suficientemente potente para
calcular rpido, pero no de una complejidad de tal calibre que haga un
ALU econmicamente prohibitiva. Por ejemplo se necesita calcular, la raz
cuadrada de un nmero; el ingeniero digital examinar las opciones
siguientes para implementar esta operacin:
Las opciones superiores van de la ms rpida y ms costosa a la ms
lenta y econmica. Por lo tanto, mientras que incluso la computadora

ms simple puede calcular la frmula ms complicada, las computadoras

ms simples generalmente tomarn un tiempo largo porque varios de los
pasos para calcular la frmula.

Definicin de las Funciones de los subsistemas componentes.

1.5.1 Unidad Aritmtica Lgica; ALU (ArithmeticLogicUnit)
ALU-74LS181
Son dispositivos muy verstiles que pueden programarse para llevar
a cabo una gran variedad de operaciones aritmticas y lgicas entre
dos palabras binarias.
Esta unidad es la encargada de realizar las operaciones elementales
de tipo aritmtico y de tipo lgico. Para realizar su funcin, consta
de los siguientes elementos:
Banco de registros (BR): Est constituido por 8, 16 32 registros
de tipo general que sirven para situar dates antes de cada
operacin, para almacenar datos intermedios en las operaciones y
para operaciones internas del procesador.
Circuitos operadores (CIROP): Compuesto de uno o varios
circuitos

electrnicos

que

realizan

operaciones

elementales

aritmticas y lgicas (sumador, complementador, desplazador,

etc.).
Registro de resultado (RR): Se trata de un registro especial, en
el que se depositan los resultados que producen los circuitos
operadores.
Sealizadores de estado (SE): Registro con un conjunto de
biestables en los que se deja constancia de algunas condiciones que
se dieron en la ltima operacin realizada

Funcionamiento De Cada Uno De Los Pines Del 74ls181

Programando adecuadamente las lneas de seleccin, S3,S2,S1,S0 y la
de modo M junto con la de acarreo previo, Cn, la ALU puede ejecutar 16
operaciones lgicas y 32 operaciones aritmticas diferentes con los datos
A=A3,A2,A1,A0 B=B3,B2,B1,B0. Estas operaciones, con sus respectivos
cdigos de seleccin, se relacionan en la tabla. Se asume que tanto las
entradas como las salidas son activas en alto.
Para programar el dispositivo como generador de funciones lgicas, la
entrada selectora de modo, M, debe estar a nivel alto. La operacin
lgica deseada se programa mediante un cdigo de 4 bits de la forma S3,
S2, S1, S0 aplicado a las entradas selectoras de funcin. El estado de la

entrada de acarreo Cn es indiferente por lo cual puede fijarse en

cualquier nivel.
Por ejemplo, para realizar una operacin lgica A XOR B A= 1011 y
B=0001, la lnea M debe estar en 1 lgico y en las lneas S3, S2, S1,
S0 debe aplicarse el cdigo 0110.
Cada bit de la palabra de salida F=F3 F2 F1 F0 es el resultado de la
operacin XOR de cada bit de la palabra A con el correspondiente bit
de la palabra B. Es decir, P3= A3 XOR B3, F2=A2 XOR B2 y as
sucesivamente. Por tanto, F=1010.
Para Programar la ALU como generadora de funciones aritmticas, la
lnea M debe llevarse a nivel bajo con el fin de habilitar los acarreos
internos. La suma de A y B, por ejemplo, se realiza cuando el cdigo de
las entradas de seleccin es 1001. La entrada de acarreo de acarreo Cn
es activa en bajo.
Si la suma produce un acarreo de salida igual a 1, este tambin ser
activo en bajo. La ALU utiliza un sistema interno de generacin de
acarreos conocido como carry look ahead (acarreo en adelanto), que
no requiere que la suma sea calculada en su totalidad antes de
establecer la naturaleza del acarreo resultante.

DIAGRAMA DE BLOQUES DEL ALU 74LS181, DECODIFICADOR Y UN

DISPOSITIVO DE SALIDA

DIAGRAMA LGICO ALU 74LS181