ELECTRNICA ANALOGA DIGITAL

7mo Ingeniera Mecnica

SISTEMAS SECUENCIALES
PROBLEMA 1

Disear un contador mdulo 8. El circuito debe disearse como autmata de Moore.

PROBLEMA 2

Disear completamente un contador de 3 bits con 2 entradas A/D y M tal que:

A/D =1 cuenta ascendente.
M=0 cuenta de uno en uno.

A/D=0 cuenta descendente.

M=1 cuenta de dos en dos.

A/D

clk
3
B2 B1 B0

PROBLEMA (cuestin) 3

Dibujar la forma de Q y /Q en el circuito de la figura. Considerar despreciables los retardos de

propagacin.

PROBLEMA 4
1

ELECTRNICA ANALOGA DIGITAL

7mo Ingeniera Mecnica

En un sistema digital se transmite informacin serie (se supone que el primer bit en transmitirse es el
ms significativo) en el cdigo BCD natural, en sincronismo con una seal de reloj, y se desea disear un
circuito secuencial sncrono que detecte si la palabra recibida pertenece o no al cdigo.
El circuito debe disponer de dos salidas.
- La primera indica fin de deteccin: se activa en el momento en que se sabe con seguridad si la
palabra pertenece o no al cdigo.
- La segunda salida se activa cuando la palabra no pertenezca al cdigo.
Se debe realizar el diseo del circuito describiendo todos los pasos del diseo de un circuito
secuencial sncrono, empleando la codificacin one-hot (uno activo) y biestables J-K como elementos de
memoria.
PROBLEMA 5

1.- Disear un contador sncrono de 3 bits que funcione de la forma siguiente:

Dispone de 2 seales de control: ENABLE y MODE
Si ENABLE=1 el contador funciona segn la seal MODE
Si ENABLE=0 el contador para el contaje y se pone la salida a valor 0.
Si MODE=0 es un contador segn: 1,3,7,6,4,1,....
Si MODE=1 es un contador segn: 1,4,6,7,3,1,....

MODE
ENABLE

B0
B1
B2

CLK

PROBLEMA 6

Se dispone de una seal peridica C de perodo T y ancho de pulso T/10. Disear un circuito
secuencial sncrono que a partir de dicha seal y en sincronismo con sus flancos de subida, genere otra
seal peridica S cuyo periodo y ancho de banda deban ser seleccionables mediante dos seales de control
C1C0 de tal forma que:
C1 C0
0
0
1
1

0
1
0
1

S
Ancho de pulso
Periodo
No se genera Pulso
T
2T
2T
3T
3T1
4T

PROBLEMA 7

Implementar un circuito secuencial sncrono con dos entradas (X 1X0) y una salida Z. Si X1X0=00,
Z=0. Para hacer Z=1 ha de producirse primero el cambio de X0: 0 1 y, mantenindose X0=1,
que cambie X1: 0 1. Z se vuelve a hacer Z=0 cuando X1X0=00, sin importar el orden en el que
se produzcan los cambios.
PROBLEMA 8

Disee totalmente un circuito con dos entradas, X e Y, que d salida Z=1 cuando en los cuatro
ltimos ciclos de reloj, las entradas hayan sido 11, 01, 01, 11. El circuito debe ser implementado mediante
un esquema de Mealy y utilizando biestables tipo D.
PROBLEMA (cuestin) 9

Analice el circuito de la figura y muestre la secuencia de salida para la secuencia de entrada dada.
1

ELECTRNICA ANALOGA DIGITAL

7mo Ingeniera Mecnica

Nota: El componente con la indicacin =1 corresponde a una puerta XOR

PROBLEMA 10

Dado el circuito secuencial sncrono de la figura, obtener su tabla de estados siguientes y de salida y
realizar una implementacin simplificada del mismo.

PROBLEMA 11

Disear un circuito secuencial de Mealy

que compare dos valores de 3 bits, X e Y . Los
valores entran de bit en bit comenzando por el

X, 3 bits

Y, 3 bits

Z
1

ELECTRNICA ANALOGA DIGITAL

7mo Ingeniera Mecnica

MSB si la seal de control T=1. Si dicha seal de control T=0 entonces los valores empiezan a entrar
comenzando por los LSB. EL sistema debe proporcionar una salida Z que informe de lo siguiente :
SI X>Y
SI Y>X
SI X=Y
EN ESPERA

Z=10
Z=01
Z=11
Z=00

Especificar slo la tabla de estados siguientes y salidas para el sistema completo sabiendo que una
vez que empieza a comparar NO puede cambiar la seal T. Adems realizar el diseo completo para el
caso en el cual T=0 siempre.
Nota: utilizando el mtodo del mnimo cambio de bits, obtener para el diseo una codificacin ptima.

PROBLEMA 12

Disese un circuito secuencial por Mealy que realice la suma de dos nmeros de n bits. Dicha
suma se realiza bit a bit comenzando por los bits menos significativos y se inicia cuando la seal externa
M=1 . A su vez el circuito debe generar una seal activa por flanco de subida, D que active un registro
de desplazamiento donde se van almacenando los datos. El circuito deja de sumar cuando la seal M=0 y
entonces proporciona el resultado 0 e inhibe la seal de desplazamiento.
Se debe de indicar el diagrama de flujo, la tabla de estados, el mtodo de codificacin, matrices de
excitacin y de salida, funciones secuenciales y el esquema del circuito.
x
s
y
D
M

clk

PROBLEMA 13

Cisterna automatica La

empresa Roca le ha encargado el diseno del circuito de control

de una cisterna automatica. El circuito detectara cuando alguien se acerque al WC a hacer sus
necesidades y descargara la cisterna cuando este haya terminado y se vaya del servicio. Para ello el WC
contara con un emisor y un receptor de infrarrojos, tal como se muestra en la figura.
El emisor tendra una entrada (Act Emisor) para activarlo y una salida (Rec) que se pondra a 1 logico
cuando reciba la luz infrarroja reflejada en el usuario o a 0 cuando no reciba nada. La cisterna
dispondra de una electrovalvula que se controlara con la senal Cisterna, de forma que cuando dicha
senal este a 1 se abrira la electrovalvula para descargar la cisterna. El funcionamiento del circuito sera el
siguiente: en el estado inicial, para evitar consumir demasiada energa, el emisor de infrarrojos estara
desactivado. De este estado se ira a otro en el que se activara el emisor. Si no se detecta a nadie se volvera al
estado inicial para volver a repetir el ciclo. Si se detecta a alguien, se esperara a que este se marche para
descargar la cisterna y volver al estado inicial. En el diseno ha de incluir el diagrama de estados, la
tabla de transicion, los diagramas de Karnaugh y el circuito final. Para almacenar el estado se usara un
flip-flop JK para el bit mas significativo y flip-flops tipo D para los demas bits.

PROBLEMA 14

Puerta Secreta para la T.I.A.

El profesor Bacterio le ha pedido ayuda para que le disene

1

ELECTRNICA ANALOGA DIGITAL

7mo Ingeniera Mecnica

el circuito de control de la nueva puerta secreta que se va a instalar en el cuartel general de la T.I.A. La
puerta secreta ha sido convenientemente disimulada en un cartel publicitario de un conocido fabricante de
puertas, tal como se muestra en la figura siguiente:
Puertas
E.S.teban
Sm
Sf

La puerta secreta esta disenada para ser usada unica y exclusivamente por la pareja de
superagentes mas famosa de la agencia: Mortadelo y Filemon. Para ello se han colocado dos sensores
a ambos lados de la puerta justo a la altura de la cabeza de cada uno de los dos agentes, representados en la
figura mediante Sm y Sf. El funcionamiento de la puerta secreta es el siguiente: para activar el mecanismo
Mortadelo y Filemon han de colocarse a ambos lados de la puerta, justo delante de su sensor
correspondiente. Cuando el sistema detecte esta situacion se encenderan dos luces que se han disimulado
justo detras de las letras E. y S.
del cartel. A continuacion Filemon tendra que colocarse delante de la puerta para que el sensor Sf deje
de detectarlo. Para confirmar este paso el circuito apagara la letra S. Cuando Mortadelo vea que se ha
apagado la luz se pondra tambien delante de la puerta para que el sensor Sm deje de detectarlo. El circuito
entonces activara una senal para abrir la puerta y otra para avisar al Super de la llegada de sus agentes
favoritos, de forma que pueda encomendarles una nueva y peligrosa mision. Ambas senales solo deben
durar un ciclo de reloj. Una vez iniciada la secuencia, si en algun paso se realiza una accion equivocada,
como por ejemplo que sea Mortadelo en lugar de Filemon el primero en ponerse delante de la puerta, se
activara una alarma para alertar a todos los agentes de la T.I.A. de un posible intento de asalto a su sede.
Dicha alarma seguira activa hasta que se vuelva a inicializar el circuito con la senal de reset.
Notas:
Los sensores Sm y Sf dan un 1 cuando detectan una persona enfrente de ellos y un 0 en caso contrario.
Para implantar el circuito puede usar flip-flops de cualquier tipo, puertas logicas y multiplexores.