Beruflich Dokumente
Kultur Dokumente
Sumadores
Full Adder
S i = ai bi ci
Ci + 1 = ai bi + ai ci + bi ci
Half Adder
Si = ai bi
Ci + 1 = ai bi
Sumador Serial
Se usa en procesamiento de seales. Es
importante que el tiempo de ciclo sea corto. No
importa tanto la latencia.
Formato de los datos (LSB primero):
0
0
LSB
Carry-lookahead adder
Descompone el carry en dos partes: acarreo propagado
y acarreo generado.
Generado: si los dos sumandos son 1 (ai bi=1)
Propagado: si alguno de los dos es 1, propaga el carry de la
suma anterior.
Ci + 1 = ai bi + ai ci + bi ci
Ci + 1 = ai bi + (ai bi )ci
Pi = ai
xor bi
Gi = ai bi
16-bit CLA
CSK-m adder
Y(j)
m
cout(j)
0
cin(j+1)
1
P(j)
S(j)
cin(j)
Carry-select adder
Calcula dos resultados de la suma y el
acarreo de salida en paralelo: uno para
cada valor del carry de entrada (0,1)
Luego, un multiplexor selecciona el
resultado correcto.
Los sumadores operan en paralelo. El
retardo est limitado por el retardo de los
multiplexores, que es menor.
Conditional Adder
Bibliografa
Digital Arithmetic
Syntesis of Aritmetic Circuits
FPGA Based System Design
FPGA Adders
FPGA Adders: Performance evalution and
optimal design. IEEE Design & Test of
Computers. Xing y W.H.Yu
Ripple-carry adder has highest
performance/cost.
Optimized adders are most effective in very
long bit widths (> 48 bits).
400
120
350
350
300
Performance-Cost Ratio
100
200
150
80
60
40
100
250
Rip p le
Co m p let e
200
CL A
Sk ip
RC-select
150
100
20
50
Bits
1998 IEEE
Bits
80
80
56
32
72
40
Bits
56
32
50
Cost (CLBs)
250
300