Universidad Autnoma De Chihuahua

Facultad de ingeniera

Circuitos lgicos I

Practica 9

Mircoles, 27 de abril del 2016

Jess Manuel Torres Torres 281783

Carlos Alejandro Loya Carrillo 286336
Jos Neri Botello 278746
Ing. Jess Manuel Muoz Larguero

Introduccin:
En este reporte se explicara el procedimiento llevado a cabo por nuestro equipo
para llevar la conexin del circuito para mostrar el encendido y apagado y la
configuracin de Un latch (late memory inglet) que es un circuito electrnico
biestable asncrono usado para almacenar informacin en sistemas lgicos
digitales dado el caso de este aqu en esta prctica se detalla cmo funciona y lo
que resulto la prctica, El latch ( cerrojo) es un tipo de dispositivo de
almacenamiento temporal de dos estados (biestables), que se suele agrupar en
una categora diferente a la de los flip-flops. Bsicamente, los latches son
similares a los flip-flops, ya que son tambin dispositivos de dos estados que
pueden permanecer en cualquier de sus dos estados gracias a su capacidad de
realimentacin, lo que consiste en conectar (realimentar) cada una de las salidas a
la entrada opuesta. La diferencia principal entre ambos tipos de dispositivos est
en el mtodo empleado para cambiar de estado:

El material utilizado en esta prctica fue:

Generador de fuente variable a 5 Volts.

2 diodos emisores de luz (LED).
Protoboard.
Cables para puentear.
1 Compuerta NOT.
1 Compuerta OR.
2 resistencias de 220 ohm.
1 Dip switch de 4 segmentos.

Con la data sheet de la compuerta NOT siendo esta la siguiente:

Con la data sheet de la compuerta OR siendo esta la siguiente:

El ms simple latch lgico es el RS, donde R y S permanecen en estado 'reset' y

'set'. El latch es construido mediante la interconexin retroalimentada de puertas
lgicas OR o bien de puertas lgicas NOT (aunque en este caso la tabla de verdad
tiene salida en lgica negativa para evitar la incongruencia de los datos). El bit
almacenado est presente en la salida marcada como Q. Se pueden dar las
siguientes combinaciones de entrada: set a 1 y reset a 0 (estado 'set'), en cuyo
caso la salida Q pasa a valer 1; set a 0 y reset a 0 (estado 'hold'), que mantiene la
salida que tuviera anteriormente el sistema; set a 0 y reset a 1 (estado 'reset'), en
cuyo caso la salida Q pasa a valer 0; y finalmente set a 1 y reset a 1, que es un
estado indeseado en los biestables de tipo RS, pues provoca oscilaciones que
hacen imposible determinar el estado de salida Q.

Este es el circuito armado fsicamente:

Conclusin:
Aprendimos a conectar y configurar un latch en SR ya que se aliment con la
fuente de poder y de hacer el cambio de combinaciones con el switch se mantena
el dato guardado y cuando era 1 1 era indeterminado, Esta situacin indeseada se
soluciona con los biestables tipo JK, donde se aade un nivel ms de
retroalimentacin al circuito, logrando que dicha entrada haga conmutar a las
salidas, denominndose estado de 'toggle'.