UNIVERSIDAD AUTNOMA ESPAA

DE DURANGO

ING. MECNICO ELECTRICISTA

QUINTO CUATRIMESTRE

ELECTRNICA I
MOSFET

DOCENTE: Ing. Norma Gurrola Castillo.

ALUMNO: Dishan Misael Beltrn Morales.

Victoria de Durango, DGO., 27 de mayo de 2016

NDICE
INTRODUCCIN.......................................................................................................3
MOSFET....................................................................................................................4
MOSFET del tipo empobrecimiento...................................................................4
Operacin y caractersticas bsicas...................................................................5
MOSFET tipo empobrecimiento de canal p........................................................8
MOSFET del tipo enriquecimiento......................................................................9
MOSFET tipo enriquecimiento de canal p........................................................11
USOS Y APLICACIONES EN AMPLIFICADORES................................................12
CONCLUSIN.........................................................................................................14
BIBLIOGRAFA.......................................................................................................15

INTRODUCCIN
El transistor de efecto de campo (FET) es un dispositivo de tres terminales
que se utiliza en varias aplicaciones que coinciden, en gran medida, con las del
transistor BJT. Aun cuando existen diferencias importantes entre los dos tipos de
dispositivos, tambin hay muchas semejanzas
Las diferencias principales entre los dos tipos de transistor radican en el
hecho de que: el transistor BJT es un dispositivo controlado por corriente, en tanto
que el transistor JFET es un dispositivo controlado por voltaje.
El trmino efecto de campo requiere alguna explicacin. Todos sabemos de
la capacidad de un imn para atraer las limaduras de metal hacia s mismo sin
requerir un contacto real. El campo magntico del imn envuelve las limaduras y
las atrae hacia el imn porque las lneas de flujo magntico actan hasta donde es
posible como un cortocircuito. Para el FET las cargas presentes establecen un
campo elctrico, el cual controla la ruta de conduccin del circuito de salida sin
que requiera un contacto directo entre las cantidades de control y las controladas.
Cuando se introduce un dispositivo con muchas aplicaciones semejantes al
que se introdujo, hay una tendencia natural a comparar algunas de la
caractersticas generales de uno con las del otro: uno de las caractersticas ms
importantes del FET es su alta impedancia de entrada.
Los MOSFET son un tipo de FET que ha llegado a ser uno de los
dispositivos ms importantes utilizados en el diseo y construccin de circuitos
integrados para computadoras digitales. Su estabilidad trmica y otras
caractersticas generales hacen que sean extremadamente populares en el diseo
de circuitos de computadora. Sin embargo, por ser un elemento discreto confinado
en un contenedor acopado, requiere un manejo cuidadoso.

MOSFET
Existen tres tipos de FET: JFET, MOSFET y MESFET. Los MOSFET se
dividen an ms en dos tipos: empobrecimiento y enriquecimiento. Los trminos
empobrecimiento y enriquecimiento definen su modo bsico de operacin; el
nombre MOSFET significa transistor de efecto de campo semiconductor de xido
metlico. Como hay diferencias en las caractersticas y operacin de los diferentes
tipos de MOSFET se describirn por separado.

MOSFET del tipo empobrecimiento.

La construccin bsica del MOSFET tipo

empobrecimiento de canal n aparece en la figura
1. Se forma una placa de material tipo p a partir de
una base de silicio y se conoce como sustrato. Es
la base sobre la cual se construye el dispositivo.
En

algunos

casos,

el

sustrato

se

conecta

internamente a la terminal de fuente. Sin embargo,

muchos dispositivos individuales cuentan con una
terminal adicional etiquetada SS, lo que produce

Figura 1

un dispositivo de cuatro terminales, como el de la figura 1. La fuente y el drenaje

estn conectados mediante contactos metlicos a regiones tipo n dopadas
vinculadas a un canal n como se muestran en la figura. Tambin la compuerta est
conectada a una superficie de contacto metlica aunque permanece aislada del
canal n por una capa de bixido de silicio (SiO 2) muy delgada. El SiO 2 es un tipo
de aislante conocido como dielctrico, el cual establece campos elctricos
opuestos (como lo indica el prefijo di) dentro del dielctrico cuando se expone a un
campo externamente aplicado. El hecho de que la capa de SiO 2 sea una capa
aislante significa que no hay una conexin elctrica entre la terminal de compuerta
y el canal de un MOSFET.
Adems la capa aislante de SiO2 en la construccin de un MOSFET es la
responsable de la muy deseable alta impedancia de entrada del dispositivo.
En realidad, por lo comn la resistencia de entrada de un MOSFET es ms que la
de un JFET tpico, aun cuando la impedancia de entrada de la mayora de los
JFET es suficientemente alta en la mayora de las aplicaciones. Debido a la muy
alta impedancia de entrada, la corriente de compuerta I G es en esencia de 0 A para
configuraciones polarizadas de cd.
La razn de la etiqueta de FET semiconductor de xido metlico ahora es
bastante obvia: metal por las conexiones del drenaje, fuente, y condiciones de
compuerta a la superficie apropiada; en particular a la terminal de compuerta y al

control que debe ofrecido el rea de la superficie de contacto; xido por la capa
aislante de bixido de silicio, y semiconductor por la estructura bsica sobre la
cual se difunden las regiones tipo n y p. La capa aislante entre la compuerta y el
canal dio origen a otro nombre para el dispositivo FET: compuerta aislada, o
IGFET, aunque esta designacin cada vez se utiliza menos en la literatura.

Operacin y caractersticas bsicas.

En la figura 2 el voltaje de la compuerta a la
fuente se ajusta a 0 V por la conexin directa de
una terminal a la otra y se aplica un voltaje VDS del
drenaje a la fuente. El resultado es la atraccin del
potencial positivo en el drenaje por los electrones
libres del canal n y la corriente semejante a la que
se establece a travs del canal del JFET. De
corriente resultante con VGS 0

hecho,

Figura 2

se

la
sigue

etiquetando IDSS, como se muestra en la figura 3.

Figura 3
Figura 4

En la figura 4, VGS aparece ajustado a un

voltaje negativo de 1 V. El potencial negativo en la compuerta tender a ejercer
presin en los electrones hacia el sustrato tipo p (las cargas semejantes se
repelen) y a atraer los huecos del sustrato tipo p (las cargas opuestas se atraen)

como se muestra en la figura 4. Dependiendo de la magnitud de la polarizacin

negativa establecida por VGS, ocurrir un nivel de recombinacin entre los
electrones y huecos que reducir el nmero de electrones libres en el canal n
disponibles para conduccin. Cuanto ms negativa sea la polarizacin, ms alta
ser la tasa de recombinacin. Por consiguiente, el nivel de la corriente de drenaje
resultante se reduce con la polarizacin cada vez ms negativa de VGS como se
muestra en la figura 3 para VGS 1 V, 2 V, etc., al nivel de estrangulamiento de 6 V.
Los niveles resultantes de la corriente de drenaje y el trazo de la curva de
transferencia prosiguen exactamente como se describi para el JFET.
Para valores positivos de VGS, la compuerta positiva atraer ms electrones
(portadores libres) del sustrato tipo p debido a la corriente de fuga inversa y
establecer nuevos portadores a causa de las colisiones que ocurren entre las
partculas de aceleracin. A medida que el voltaje de la compuerta a la fuente
contina incrementndose en la direccin positiva, la figura 3 revela que la
corriente de drenaje se incrementar con rapidez por las razones anteriormente
ex- puestas. La separacin vertical entre las curvas VGS 0 V y VGS 1 V de la figura 3
es una clara indicacin de cunto se increment la corriente con el cambio de 1 V
de VGS. Debido al rpido incremento, el usuario debe tener en cuenta el valor de la
corriente de drenaje mximo pues- to que podra excederse con un voltaje positivo
en la compuerta. Es decir, para el dispositivo de la figura 3, la aplicacin de un
voltaje VGS 4 V producira una corriente de 22.2 mA, la que posiblemente excedera
el valor mximo (de corriente o potencia) para el dispositivo. Como previamente se
revel, la aplicacin de un voltaje positivo de la compuerta a la fuente mejor el
nivel de portadores libres presentes en el canal en comparacin con el encontrado
con VGS 0 V. Por esta razn, a la regin de voltajes de compuerta positivos en las
caractersticas de drenaje o transferencia a menudo se le conoce como regin de
enriquecimiento, y a la regin entre los niveles de corte y saturacin de IDSS como
regin de empobrecimiento.

Es particularmente interesante y conveniente que la ecuacin de Shockley

contine siendo aplicable en el caso de las caractersticas de los MOSFET tipo
empobrecimiento tanto en la regin de empobrecimiento como en la de
enriquecimiento. Para ambas regiones, slo se requiere incluir el signo apropiado
con VGS en la ecuacin y que el signo se monitoree con cuidado en las
operaciones matemticas.

MOSFET tipo empobrecimiento de canal p.

Figura 5

La construccin de un MOSFET tipo empobrecimiento de canal p es

exactamente a la inversa de la que aparece en la figura 1. Es decir, ahora el
sustrato es tipo n y el canal tipo p, como se muestra en la figura 5a. Las terminales
no cambian, pero las polaridades del voltaje y las direcciones de corriente se
invierten, como se muestra en la misma figura. Las caractersticas de drenaje
apareceran exactamente como en la figura 3, pero VDS con valores negativos, e ID
valores positivos como se indica (puesto que ahora la direccin definida est
invertida), y VGS con las polaridades opuestas como se muestra en la figura 5c. La
inversin en VGS dar una imagen de espejo (con respecto al eje ID) para las
caractersticas de transferencia como se muestra en la figura 5b. En otras
palabras, la corriente de drenaje se incrementar desde el valor de corte con VGS
Vp en la regin positiva de VGS hasta IDSS y luego continuar incrementndose con

los valores negativos crecientes de VGS. La ecuacin de Shockley sigue siendo

aplicable y slo requiere que se coloque el signo correcto tanto para VGS como
para Vp en la ecuacin.

MOSFET del tipo enriquecimiento.

La construccin de un MOSFET tipo enriquecimiento es muy parecida a la
del MOSFET tipo empobrecimiento excepto porque no hay un canal entre el
drenaje y la fuente.
Si VGS se ajusta a 0 V y se aplica un voltaje entre el drenaje y la fuente del
dispositivo de la fi- gura 6.35, la ausencia de un canal n (con su generoso nmero
de portadores libres) producir una corriente de efectivamente 0 A; muy diferente
del MOSFET tipo empobrecimiento y el JFET, donde ID IDSS. No es suficiente contar
con una gran acumulacin de portadores (electrones) en el drenaje y la fuente
(debido a las regiones tipo n dopadas) si una trayectoria deja de existir entre los
dos. Con un cierto voltaje positivo de VDS, VGS de 0 V y la terminal SS directamente
conectada a la fuente, existen en realidad dos uniones p-n polarizadas en inversa
entre las regiones tipo n dopadas el sustrato que se oponen a cualquier flujo
significativo entre el drenaje y la fuente.
En la figura 6 tanto VDS como VGS se ajustaron a un determinado voltaje
positivo de ms de 0 V, para establecer el drenaje y la compuerta a un potencial
positivo con respecto a la fuente. El potencial positivo en la compuerta ejercer
presin en los huecos (puesto que las cargas semejantes se repelen) en el
sustrato p a lo largo del borde de la capa de SiO 3 para que abandonen el rea y
lleguen a regiones ms profundas del sustrato p, como se muestra en la figura. El
resultado es una regin de empobrecimiento cerca de la capa aislante de SiO 2
libre de huecos. Sin embargo, los electrones en el sustrato tipo p (los portadores
minoritarios del material) sern atrados a la compuerta positiva y se acumularn

en la regin cercana a la superficie de la capa de

SiO2. sta y sus propiedades aislantes impedirn
que los portadores negativos sean absorbidos en
la compuerta. Conforme VGS se incrementa, la
concentracin de electrones cerca de la superficie
de SiO3 se incrementa y con el tiempo la regin
tipo

inducida

puede

soportar

un

flujo

mensurable entra el drenaje y la fuente. El nivel

de VGS que pro- duce el incremento significativo de
Figura 6

la corriente de drenaje se llama voltaje de umbral

y est dado por el smbolo VT. En las hojas de

especificaciones se conoce como VGS(Th), aun cuando VT es ms difcil de manejar

se utilizar en el anlisis siguiente. Como el canal no existe con VGS 0 V y est
mejorado por la aplicacin de un voltaje positivo de la compuerta a la fuente, este
tipo de MOSFET se llama MOSFET tipo enriquecimiento. Los MOSFET tipo
empobrecimiento y enriquecimiento tienen regiones tipo enriquecimiento, pero
la etiqueta se aplic al segundo, puesto que es el nico modo de operacin.
Conforme VGS se incrementa ms all del nivel de umbral, la densidad de
los electrones libres en el canal inducido aumentar y el resultado es el nivel
incrementado de la corriente de drenaje. Sin embargo, si mantenemos VGS
constante y aumentamos el nivel de VDS, la corriente de drenaje con el tiempo
alcanzar un nivel de saturacin como ocurri para el JFET y el MOSFET tipo
empobrecimiento. La nivelacin de ID se debe a un proceso de estrangulamiento
ilustrado por el canal ms angosto en el extremo de drenaje del canal inducido
como se muestra en la figura 6.37. Al aplicar la ley de voltajes de Kirchhoff a los
voltajes en las terminales del MOSFET de la figura 6, encontramos que VDG = VDS

- VGS .

MOSFET tipo enriquecimiento de canal p.

La construccin de un MOSFET tipo enriquecimiento de canal p es
exactamente a la inversa de la que aparece en la figura . Es decir, ahora hay un
sustrato tipo n y regiones tipo n dopadas bajo las conexiones del drenaje y la
fuente. Las terminales no cambian, pero todas las polaridades del voltaje y las
direcciones de la corriente se invierten. Las caractersticas de drenaje aparecern
como se muestra en la figura 6.41c, con niveles crecientes de corriente a
consecuencia de los valores cada vez ms negativos de VGS. Las caractersticas
de transferencia sern la imagen de espejo (con respecto al eje ID) de la curva de
transferencia de la figura 7, con ID incrementndose a una con los valores cada
vez ms negativos de VGS ms all de VT.

Figura 7

USOS Y APLICACIONES EN AMPLIFICADORES

Las configuraciones de circuito de los amplificadores
MOSFET son en todo anlogos a las de los FET de unin.
Es particularmente as en el caso de los MOSFET de
empobrecimiento porque la polaridad de la polarizacin de
compuerta es igual, casi siempre, que para los FET. A los
MOSFET de enriquecimiento se pueden aplicar tambin
circuitos anlogos, mientras los parmetros del circuito sean
tales que la polarizacin de la compuerta tenga la misma
polaridad que el sumidero y su magnitud supere a la tensin

Figura 8

umbral de compuerta.
Las propiedades del MOSFET de enriquecimiento permiten montar el
sencillo circuito amplificador representado en la figura 8, el cual resulta ser
adecuado para muchas aplicaciones. La polarizacin de compuerta se obtiene sin
ms que conectar la compuerta al sumidero a travs de una gran resistencia. El
punto de trabajo se determina anotando el punto de la recta de carga para el cual
son iguales la tensin continua de sumidero y la tensin continua de compuerta. El
anlisis de circuito subsiguiente, utilizando un circuito equivalente para c.a., es
inmediato.
La resistencia de polarizacin de compuerta se conecta al sumidero, en vez
de a la tensin de alimentacin del sumidero, a fin de estabilizar el punto de
trabajo frente a cambios exteriores. Por ejemplo, si se debilitara ligeramente a la
corriente de sumidero, se reduce la cada de tensin en la resistencia de carga de
sumidero. Con ello aumenta la polarizacin de la compuerta, lo cual tiende, a su
vez, a volver a la corriente de sumidero su intensidad original. Esta estabilizacin
es anloga a la conseguida con la resistencia de polarizacin de sumidero en la
configuracin convencional de polarizacin.

Las tensiones de seal del circuito de sumidero vuelven tambin a la

entrada a travs de la resistencia de polarizacin de la compuerta. Este aspecto
desfavorable suele poderse ignorar porque la impedancia de los generadores de
seal es pequea frente a la gran resistencia de polarizacin de compuerta, con lo
que se reducen correspondientemente las seales de sumidero que aparecen en
el circuito de entrada.

CONCLUSIN
Los MOSFET estn disponibles en uno de dos tipos: empobrecimiento y
enriquecimiento.

El

MOSFET

tipo

empobrecimiento

tiene

las

mismas

caractersticas que un JFET con corrientes de drenaje hasta el nivel de IDSS. En

este punto las caractersticas de un MOSFET tipo empobrecimiento continan
elevndose a niveles por encima de IDSS, en tanto que las del JFET se
terminarn. Su estabilidad trmica y otras caractersticas generales hacen que
sean extremadamente populares en el diseo de circuitos de computadora. Sin
embargo, por ser un elemento discreto confinado en un contenedor acopado,
requiere un manejo cuidadoso.
Las caractersticas de transferencia de un MOSFET tipo enriquecimiento no
estn definidas por la ecuacin de Shockley sino por una ecuacin no lineal
controlada por el voltaje de la compuerta a la fuente, el voltaje de umbral, y una
constante k definida por el dispositivo empleado. La grfica resultante ID contra VGS
se eleva exponencialmente con los valores crecientes de VGS.
Un MOSFET tipo empobrecimiento incluye una unin metal-semiconductor,
que produce caractersticas que concuerdan con las de un JFET tipo
empobrecimiento de canal n. Los MESFET tipo enriquecimiento tienen las mismas
caractersticas que los MOSFET tipo enriquecimiento. El resultado de esta
semejanza es que se pueden aplicar a los MESFET las mismas tcnicas de
anlisis de cd y ca que se aplicaron a los JFET.
A los MOSFET de enriquecimiento se pueden aplicar tambin circuitos
anlogos, mientras los parmetros del circuito sean tales que la polarizacin de la
compuerta tenga la misma polaridad que el sumidero y su magnitud supere a la
tensin umbral de compuerta. Las propiedades del MOSFET de enriquecimiento
permiten montar el sencillo circuito amplificador, el cual resulta ser adecuado para
muchas aplicaciones.

BIBLIOGRAFA
BROPHY, J. (1974). Electrnica fundamental para cientficos. Editorial Revert.
BOYLESTAD,

R.

(2009).

Electrnica:

electrnicos. Editorial Pearson.

teora

de

circuitos

dispositivos