Ivon Eduardo Esser Rosa

Projeto de Equalizador Paramtrico Avanado

para Aplicaes em MP3

So Jos SC
Fevereiro / 2012

Ivon Eduardo Esser Rosa

Projeto de Equalizador Paramtrico Avanado para

Aplicaes em MP3

Monografia apresentada Coordenao do Curso Superior

de Tecnologia em Sistemas de Telecomunicaes do
Instituto Federal de Santa Catarina para a obteno do
diploma
de
Tecnlogo
em
Sistemas
de
Telecomunicaes.

Orientadores:
Prof. Dr. Marcos Moecke
Msc. Zhang Chi
Dipl. Ing. Erwin Ofner

CURSO SUPERIOR DE TECNOLOGIA EM SISTEMAS DE TELECOMUNICAES

INSTITUTO FEDERAL DE SANTA CATARINA

ii

Monografia sob o ttulo Projeto de Equalizador Paramtrico Avanado para Aplicaes

em MP3, defendida por Ivon Eduardo Esser Rosa e aprovada em 07 de Maro de 2012, em
So Jos, Santa Catarina, pela banca examinadora assim constituda:

___________________________________________________
Prof. Marcos Moecke, Dr. Eng.
Orientador

___________________________________________________
Prof. Eraldo Silveira e Silva, Dr. Eng.
IF-SC

___________________________________________________
Prof. Diego da Silva de Medeiros, Tecg.
IF-SC

iii

Agradecimentos

minha famlia (Ivon, Rosi e Cinthia) e amigos, pelo incentivo na realizao do projeto
final, pelo incentivo adeso ao intercmbio e por todas as dificuldades que tive durante o
curso.
Aos maiores presentes que recebi na reta final do projeto, minha namorada Mayara e
minha filha Isabela. A primeira pelo apoio incondicional e pacincia por aguardar os cinco
meses distante e segunda por dar um novo sentido a minha vida.
Ao IF-SC, por oferecer o programa PROPICIE para intercmbio de estudantes do IF-SC,
onde realizei o projeto do TCC em conjunto com a Carinthia University of Applied Sciences
(Villach ustria).
Aos professores do IF-SC pelo auxlio e incentivo ao longo do curso.

iv

A educao tem razes amargas, mas os seus frutos so doces.

Aristteles

Resumo

Este trabalho apresenta o projeto de um equalizador paramtrico para aplicaes em

MP3. O projeto aborda o sistema o qual tem na entrada um sinal j amostrado por um circuito
anterior. A inteno mostrada atravs do projeto para que este sistema possa ser aplicado
em equipamentos portteis, com o intuito de compensar a resposta no linear oriunda tanto do
microfone quanto da cpsula transmissora do sistema. Por apresentarem um tamanho
reduzido, ambas no possuem resposta linear em todas as frequncias.
Para a criao desse sistema, atualmente, necessrio que o equipamento possua um
considervel espao em hardware. por esse motivo que o projeto visa um novo modelo de
equalizador, pelo qual tenha um tamanho reduzido, e com isso possibilite uma reduo no
custo de produo desse circuito. Como os dispositivos que usaro este circuito sero mveis,
a utilizao do menor espao possvel ser interessante para a execuo do processo. O
projeto foi proposto pela equipe da Carinthia University of Applied Sciences (Villach ustria), constando da criao de um arranjo de filtros totalmente diferente dos j existentes
para a construo do equalizador paramtrico.

Palavras Chave: Equalizao de som, processamento de sinais de udio, filtros de resposta

infinita ao impulso (IIR).

vi

Abstract

This work shows the project of a parametric equalizer for MP3 applications. The
project addresses the system, which has on the input, a signal already sampled by a previous
circuit. The intention showed by the project is to make the system to be applied on portable
systems, with the intent of compensate the non-linear response from systems both
microphone and transmitter capsule. Because of their reduced size, dont have linear response
over all frequencies.
To the creation of this system, nowadays, its necessary the equipment has a
considerable hardware space. Because of this, the project aims a new equalizer model, with a
reduced size, and that allows a circuit product cost reduction. Since the devices that will use
the circuit are mobiles, its interesting to use the less space than possible. The project was
proposed by the team of the Carinthia University of Applied Sciences (Villach - Austria), to
create a new filter arrangement, totally distinguished than the other already created.
Keywords: Sound Equalization, Audio Signal Processing, Infinite Impulse Filters (IIR).

vii

Lista de Figuras

Figura 1 - Arranjo de filtros do equalizador paramtrico. ..........................................................2

Figura 2 - Convoluo grfica de dois sinais. .............................................................................5
Figura 3 - Resposta de amplitude de um filtro ideal a) Filtro Passa Baixa, b) Filtro Passa
Alta, c) Filtro Passa Faixa, d) Filtro Rejeita Faixa. ......................................................6
Figura 4 - Processo de digitalizao e recuperao. ...................................................................7
Figura 5 - Equalizador grfico comercial da DBX. ..................................................................10
Figura 6 - Parmetros dos equalizadores de ganho e corte. ......................................................11
Figura 7 - Equalizador paramtrico comercial. .........................................................................12
Figura 8 Fluxo de Projeto em VHDL.....................................................................................14
Figura 9 Rotinas de Testes em VHDL ...................................................................................15
Figura 10 - Diagrama de blocos do sistema completo do equalizador paramtrico .................18
Figura 11 - Diagrama de blocos do filtro cascateado do equalizador paramtrico ..................20
Figura 12 - Estrutura do filtro IIR de segunda ordem. ..............................................................22
Figura 13 - Resposta em frequncia do filtro passa baixa. .......................................................24
Figura 14 - Resposta em frequncia do filtro passa banda I. ....................................................25
Figura 15 - Resposta em frequncia do filtro passa banda II. ...................................................26
Figura 16 - Resposta em frequncia do filtro passa banda III. .................................................27
Figura 17 - Resposta em frequncia do filtro passa alta. ..........................................................28
Figura 18 - Resposta em frequncia do filtro cascateado. ........................................................31
Figura 19 - Mquina de estados finita do sistema multiplexado...............................................35
Figura 20 - Esquemtico do subsistema de udio do equalizador multiplexado ......................36
Figura 21 - Entrada e sada sem reinicializao Ones Set seguido pelo Normal Set. ............43
Figura 22 - Entrada e sada com reinicializao - Ones Set seguido pelo Normal Set. ............43
Figura 23 - Entrada e sada sem reinicializao - Normal Set seguido pelo Ones Set ..............44
Figura 24 - Entrada e sada com reinicializao - Normal Set seguido pelo Ones Set .............44
Figura 25 - Hierarquia dos Mdulos do Sistema Cascateado ...................................................48

viii

Lista de Tabela

Tabela 1 - Especificao dos filtros do equalizador paramtrico .............................................21

Tabela 2 Coeficientes calculados para o equalizador (ponto flutuante de 64 bits) ................23
Tabela 3 Coeficientes usados no equalizador (ponto fixo de 12 bits)....................................23
Tabela 4 - Nvel de rudo em dB para os filtros de 0,1 kHz a 9,1 kHz .....................................29
Tabela 5 - Nvel de rudo em dB para os filtros de 10,1 kHz a 19,1 kHz .................................29
Tabela 6 - Nvel de rudo em dB os filtros cascateados nas freqncias de 0,1 kHz a
9,1 kHz ........................................................................................................................31
Tabela 7 - Nvel de rudo em dB os filtros cascateados nas freqncias de 10,1 kHz a
19,1 kHz ......................................................................................................................31
Tabela 8 Configurao dos filtros no sistema multiplexado no tempo .................................33
Tabela 9 Coeficientes e contedo da memria FIFO no sistema multiplexado .....................37
Tabela 10 Potncia consumida (em W) pelo sistema cascateado e o sistema
multiplexado ...............................................................................................................49
Tabela 11 rea ocupada (em mm2) e total de registradores pelo sistema cascateado e o
sistema multiplexado ..................................................................................................49

ix

Sumrio

Introduo ................................................................................................... 1

1.1

Objetivos ...........................................................................................................................2

1.2

Principais contribuies ...................................................................................................2

1.3

Organizao do texto ........................................................................................................3

Fundamentao terica .............................................................................. 4

2.1

Filtros ...............................................................................................................................4

2.2

Filtros digitais ..................................................................................................................6

2.2.1 Filtros no recursivos ..............................................................................................7
2.2.2 Filtros recursivos .....................................................................................................8
2.2.3 Filtros muliplexados no tempo ................................................................................9

2.3

Equalizao espectral de som ..........................................................................................9

2.3.1 Equalizadores grficos ............................................................................................9
2.3.2 Equalizadores paramtricos...................................................................................10

2.4

Aritmtica computacional...............................................................................................12
2.4.1 Aritmtica de ponto flutuante................................................................................12
2.4.2 Aritmtica de ponto fixo .......................................................................................13

2.5

Simulao de circuitos descritos em VHDL ...................................................................13

2.6

Bancada de testes (Testbench)........................................................................................15

Projeto do sistema equalizador de audio ................................................ 17

3.1

Subsistemas do sistema equalizador...............................................................................17

3.1.1 Sistema externo .....................................................................................................18
3.1.2 Sistema de controle ...............................................................................................19
3.1.3 Subsistema de udio ..............................................................................................19

3.2

Requisitos para o projeto ...............................................................................................20

3.3

Projeto dos filtros ...........................................................................................................21

3.3.1 Estrutura dos filtros ...............................................................................................21
3.3.2 Resposta em frequncia .........................................................................................22
3.3.3 Nvel de rudo ........................................................................................................28
3.3.4 Limitaes dos filtros ............................................................................................29

3.4

Filtro cascateado ............................................................................................................30

3.4.1 Estrutura ................................................................................................................30
3.4.2 Resposta em frequncia .........................................................................................30
3.4.3 Nvel de rudo ........................................................................................................31
x

3.5

Arquitetura do sistema de udio .....................................................................................32

3.5.1 O filtro multiplexado .............................................................................................34
3.5.2 Sistema de udio....................................................................................................35
3.5.3 Sistema de controle ...............................................................................................38
3.5.4 Nvel superior ........................................................................................................41

Testes realizados e resultados .................................................................. 42

4.1

Sntese do circuito em RTL .............................................................................................42

4.2

Testes com ModelSim .....................................................................................................43

4.3

Processos implementados para o testbench ...................................................................45

4.3.1 Processo de contagem ...........................................................................................45
4.3.2 Processo de gerao de clock (Relgio) ................................................................45
4.3.3 Processo de gerao do sinal de reset (Reinicializao) .......................................46
4.3.4 Processo de gerao do sinal de controle ..............................................................46
4.3.5 Processo de gerao dos sinais de entrada ............................................................46
4.3.6 Processo de armazenamento do sinal de sada ......................................................47

4.4

Sistema para comparao ..............................................................................................47

4.5

Medidas...........................................................................................................................48
4.5.1 Consumo de potncia ............................................................................................49
4.5.2 rea .......................................................................................................................50
4.5.3 Nmero de registradores .......................................................................................50

4.6

Restries do sistema ......................................................................................................50

Concluses ................................................................................................. 52

Referncias bibliogrficas ................................................................................ 54

A

Apndice .................................................................................................... 55

A.1

Cdigos VDHL dos processos do TestBench .................................................................55

(a) Processo de contagem ...........................................................................................55
(b) Processo de gerao de clock (relgio) .................................................................56
(c) Processo de gerao do sinal de reset (reinicializao).........................................56
(d) Processo de gerao do sinal de controle ..............................................................57
(e) Processo de gerao dos sinais de entrada ............................................................57
(f) Processo de armazenamento do sinal de sada ......................................................58

xi

Introduo

1 Introduo

Os equalizadores so circuitos destinados a corrigir a resposta em frequncia de um

determinado sinal, de acordo com as configuraes estabelecidas. Tais configuraes podem
resultar em ganho ou atenuao em certa faixa de frequncia, visando tornar a resposta do
sistema o mais linear possvel (ORFANIDIS, 1996).
Dentre os diversos tipos de equalizadores, o mais utilizado o equalizador grfico, o
qual apresentado em diversos softwares de reproduo de udio, e tambm facilmente
encontrado nos aparelhos reprodutores de udio atuais (OFNER, 2011). Alm do equalizador
grfico, o equalizador paramtrico (ZLZER, 2008) tambm muito utilizado, mas por seu
alto valor se reserva a uso profissional, por possibilitar uma resposta em frequncia mais
prxima da ideal.
Os equalizadores paramtricos so utilizados em sistemas de som devido a sua
possibilidade de configurao direta de trs parmetros (ganho, frequncia central e largura
de banda) do sistema. Com essa configurao os coeficientes do filtro so recalculados e o
sistema apresenta a resposta em frequncia desejada.
Neste projeto, o equalizador paramtrico possui um arranjo de cinco filtros IIR
(resposta infinita ao impulso) de segunda ordem arranjados em srie, ou seja, a sada do
primeiro filtro conectada sada do segundo, e assim por diante. Esse arranjo configurado
de tal forma que, o sinal passe primeiramente por um filtro passa baixa, seguido de trs filtros
passa banda, finalizando em um filtro passa alta, conforme ilustra a Figura 1. Tal estrutura
ocupa muito espao para implementao em um chip, e com isso em uma rea de silcio
possvel construir um nmero limitado de circuitos. O projeto tem como objetivo principal, a
criao de um equalizador paramtrico que tenha o mesmo desempenho de um equalizador
paramtrico comum (cascateado), mas montado de uma maneira que salve rea, ou seja, que
gerasse economia na produo em larga escala do equalizador paramtrico.

IF-SC

Introduo

Figura 1 - Arranjo de filtros do equalizador paramtrico.

1.1 Objetivos
Este projeto foi resultado do programa de intercmbio PROPICIE do IF-SC, pelo qual o
aluno teve a oportunidade de participar de um projeto planejado pela Carinthia University of
Applied Sciences (CUAS) em Villach, na ustria. O presente trabalho trata da criao do
conjunto de cinco filtros do equalizador paramtrico de cinco estgios. O estgio de controle
foi criado adicionalmente para realizar a comunicao com o microprocessador que o sistema
ter futuramente.
O objetivo do projeto a criao de um sistema equalizador que utilize uma menor rea
que um sistema com filtros cascateados. Em teoria na produo de ASICs (Circuito Integrado
de Aplicao Especfica), a utilizao de cinco filtros em srie ocuparia uma maior rea que
em um sistema multiplexado. Neste projeto ser verificada a efetividade dessa
implementao na reduo da rea e seu efeito sobre as caractersticas do filtro e sobre o
consumo de potncia do sistema final. Conseguindo uma reduo de rea, seria possvel
produzir um maior nmero de unidades do sistema em uma mesma rea de silcio.

1.2 Principais contribuies

No projeto, foi desenvolvido um equalizador paramtrico de cinco estgios. As
principais contribuies so:

Projeto de filtros IIR - Projeto de um sistema de filtros com testes individuais para a
formao de um equalizador paramtrico de cinco estgios. Foram realizados testes
com cada um dos filtros no aplicativo Mathworks Matlab r2009b;

Sistema de udio - Desenvolvimento de um novo arranjo de filtros para economia de

rea na elaborao de um equalizador paramtrico. O cdigo foi realizado em VHDL,
para obteno do sistema multiplexado, o qual controla as diversas configuraes do

IF-SC

Introduo

filtro multiplexado;
Sistema de controle - Desenvolvimento de um sistema de controle para a interface

entre o sistema externo e o equalizador paramtrico, com o objetivo de alteraes de

configuraes dos filtros do equalizador. Quando o usurio altera alguma
configurao, est enviada para o sistema externo que recalcula os coeficientes a
partir dos parmetros e os envia para o sistema de controle que atualiza os valores no
sistema de udio.

1.3 Organizao do texto

O texto apresenta no Captulo 2 uma abordagem terica a cerca de conhecimentos que
so necessrios compreenso do projeto realizado, tais como: a teoria de filtros digitais
recursivos e no recursivos; equalizao espectral do som, alm de uma explanao rpida a
cerca da aritmtica de ponto fixo. No Captulo 3 abordado o desenvolvimento do sistema,
tanto o projeto e testes realizados com o software Matlab quanto o desenvolvimento do
sistema em linguagem de especificao VHDL. No Captulo 4 so apresentados os resultados
encontrados atravs dos testes realizados em cada um dos filtros separadamente no Matlab, e
tambm apresentada a criao do circuito em VHDL bem como os testes realizados com o
sistema desenvolvido. No Captulo 5 so apresentadas as concluses e propostas de trabalhos
futuros que possibilitem um aperfeioamento e melhoria em alguns pontos que foram
detectados durante a execuo do presente trabalho.

IF-SC

2 Fundamentao terica

Neste captulo sero apresentados os conceitos necessrios para a compreenso do

projeto realizado. Inicialmente abordaremos o conceito de filtros, com nfase nos filtros
digitais. Aps isso sero apresentados os equalizadores, baseados na distino entre
equalizadores grficos e equalizadores paramtricos. Adicionalmente, sero apresentados a
aritmtica computacional e a simulao de circuitos em VHDL.

2.1 Filtros
Um filtro um sistema linear h(t ) para processamento de sinal, no qual um sinal de
entrada x(t ) processado de acordo com as configuraes do filtro, visando rejeitar certa
banda de frequncias resultando em um sinal na sada y (t ) , no qual as caractersticas de
frequncia foram modificadas de acordo com a necessidade do sistema projetado. Existem
aplicaes de filtros tanto para sinais no tempo como para informaes espaciais.

No

processamento de sinais de udio a amplitude e frequncias variam no tempo, enquanto, em

processamento de imagens a variao na dimenso espao. Neste trabalho utilizaremos
apenas a filtragem de sinais de udio e, portanto, a varivel independente o tempo.
Matematicamente o processo de filtragem pode ser definido no domnio do tempo
como uma convoluo

x1 (t ) * x2 (t ) x1 ( ) x2 (t )d .

(1)

Pela teoria da Transformada de Laplace, a convoluo no tempo pode ser realizada

atravs de uma multiplicao no domnio transformado
Y (s) = H (s) X ( s) .

(2)

Dessa forma o filtro pode ser definido pela sua funo de transferncia H ( s ) , ou seja, a
relao entre o sinal de entrada X ( s ) e o sinal de sada Y ( s ) do sistema no domnio
transformado:

IF-SC

Fundamentao terica
H ( s) =

Y ( s)
X ( s) .

(3)

A convoluo pode ser ilustrada graficamente pela Figura 2 onde possvel verificar o
comportamento da operao.

Figura 2 - Convoluo grfica de dois sinais.

FONTE: Lathi, 2008

IF-SC

Fundamentao terica
Como mencionado anteriormente, os filtros rejeitam alguma faixa de frequncia. Com
determinada faixa rejeitada, o filtro recebe uma denominao. O filtro passa baixa rejeita as
frequncias acima de um limiar definido, o filtro passa alta rejeita as frequncias abaixo de
um limiar definido, o passa faixa rejeita as frequncias fora de uma faixa de frequncias
definida e o filtro rejeita faixa rejeita uma faixa de frequncias definida. Na Figura 3 pode ser
vista a resposta em amplitude H ( w) para cada tipo de filtro.

Figura 3 - Resposta de amplitude de um filtro ideal a) Filtro Passa Baixa, b) Filtro Passa Alta, c)
Filtro Passa Faixa, d) Filtro Rejeita Faixa.

2.2 Filtros digitais

Os filtros digitais nada mais so do que filtros que operam em tempo discreto, ou seja,
operam com sinais que passaram pelo processo de discretizao no tempo (amostragem). De
acordo com Lathi (2007), os filtros digitais podem processar sinais contnuos no tempo
atravs de um sistema em tempo discreto. Para realizar tal operao, se faz necessrio o uso
de interfaces apropriadas na entrada e sada, conforme mostrado na Figura 4.

IF-SC

Fundamentao terica

Figura 4 - Processo de digitalizao e recuperao.

Fonte: Lathi

Para a Figura 4, considera-se x(t ) sinal de entrada em tempo contnuo, que amostrado
e convertido em um sinal de tempo discreto x[n] . Este sinal pode ser processado pelo sistema
discreto para obter um sinal de sada y[n] . Para obter o sinal de sada y (t ) no tempo
contnuo, este sinal y[n] passa pelo sistema conversor. Dessa forma possvel realizar o
processamento de sinais contnuos com filtros digitais. (LATHI, 2007)
Os filtros digitais possuem algumas facilidades a mais que os filtros analgicos, uma
delas que ser explorada neste projeto a possibilidade de alterar suas configuraes atravs
da simples substituio dos valores dos coeficientes armazenados no sistema. No caso de
filtros analgicos a mudana de configurao depende da troca de componentes fsicos. A
alterao de temperatura, que tanto afeta os filtros analgicos, no exerce a mesma fora
sobre a resposta em frequncia dos filtros digitais.
A possibilidade de criao de filtros de ordens altas no existe em filtros analgicos
prticos, por necessitar muito espao para a produo de tal filtro.

Filtros no recursivos

2.2.1

Os filtros digitais mais simples de implementar so os filtros no recursivos, no

possuem realimentao, e possuem uma equao de diferena do tipo

y[n] =

b x[n k ] .
k

(4)

k =

Onde x[n] o sinal de entrada deslocado a cada iterao do somatrio em k unidades, y[n]
o sinal de sada, e bk so os coeficientes do filtro. Essa equao representa o processo de
IF-SC

Fundamentao terica
filtragem atravs da convoluo do sinal de entrada pelos coeficientes do filtro, que so ao
mesmo tempo a resposta ao impulso do sistema.
Como na prtica requerido um tamanho finito de filtro, e tambm no possvel obter
o valor atual de sada usando valores futuros de entrada, pois implicaria em um sistema
antecipativo (no causal), limita-se o parmetro k entre 0 (para ser causal) e N (para tornar a
resposta ao impulso finita)
N

y[n] = bk x[n k ] .
k =0

(5)

Devido a caracterstica de ter uma resposta ao impulso igual aos coeficientes bk , e estes
serem limitados em N+1 coeficientes, esses filtros no recursivos tambm so conhecidos
como filtros de reposta finita ao impulso (FIR). Ou seja, esses filtros apresentam na resposta
ao impulso, o valor zero aps um determinado tempo (N).

Filtros recursivos

2.2.2

Os filtros recursivos possuem a realimentao como diferena em relao aos filtros

no recursivos. Nestes filtros a obteno do valor da sada y[n] , alm de considerar a
convoluo dos coeficientes bk do filtro com o sinal de entrada, tambm levam em conta os
valores anteriores do sinal de sada do filtro y[n k ] , os quais so convolvidos com o vetor
de coeficientes do filtro ak , ou seja, ele um filtro que possui a caracterstica de.
N

k =0

k =1

y[n] = bk x[n k ] + ak y[n k ]

(6)

A realimentao, portanto, nada mais do que a recursividade de um filtro, onde os

valores da sada do sinal dos instantes de tempo anteriores so usados para computar o valor
no instante de tempo atual. A resposta ao impulso destes filtros nunca volta zero, apesar de
tender a diminuir constantemente, caracterstica essa que lhe d a denominao de filtros de
resposta infinita ao impulso (IIR).

IF-SC

Fundamentao terica

Filtros muliplexados no tempo

2.2.3

Os filtros digitais possuem equaes definidas pela ordem do filtro e pelos seus
coeficientes. Assim com um conjunto de coeficientes fica definida a sua resposta em
frequncia e os valores das amostras de sada do sistema podem ser calculados
recursivamente. No caso dos filtros IIR de segunda ordem, existem os coeficientes b0, b1, b2,
a1 e a2, que permanecem com seu valor definido ao longo de toda a operao do filtro.
No caso de filtros multiplexados no tempo necessrio variar seu conjunto de
coeficientes, pois diferentes respostas em frequncia precisam ser obtidas, portanto
necessria a alterao desses valores em determinados instantes de tempo, para que o filtro
assuma diferentes caractersticas. No presente projeto de equalizador necessrio interligar
os diferentes sinais de entrada e sada que sero processados nos diferentes instantes de
tempo.

2.3 Equalizao espectral de som

Segundo Zlzer (2008), os equalizadores so encontrados em todos os processos de
distribuio de sinais de udio, tais como na gravao em estdio de som e na reproduo do
sinal udio.
Os equalizadores mais comuns so conhecidos como equalizadores grficos, e os
equalizadores mais complexos, so os equalizadores paramtricos, os quais so encontrados
em estdios de gravao profissionais. Praticamente todo produto de udio possui algum
conjunto de filtros simples com a funo de equalizar os sinais, como rdios automotivos,
amplificadores de som, e aparelhos reprodutores de mdia.
Nas prximas sees sero abordados os dois tipos principais de equalizadores, sendo
que o presente projeto envolveu o equalizador mais complexo.

Equalizadores grficos

2.3.1

Os equalizadores grficos so os equalizadores de maior uso no mercado, devido sua

menor complexidade e preo. Segundo Orfanidis (1996), o espectro do sinal dividido em
um nmero fixo de bandas de frequncia, e a quantidade de equalizao em cada banda

IF-SC

Fundamentao terica
controlado por um filtro passa banda, cujo ganho mdio pode ser variado para valores
maiores ou menores, assumindo caracterstica de ganho ou atenuao. Nesses equalizadores
as frequncias centrais das bandas e largura de banda de 3dB dos filtros so fixas, com isso, o
usurio apenas pode variar o ganho em cada uma das bandas. Usualmente, os filtros passabanda de segunda ordem so adequados para as aplicaes de udio.
Na Figura 5 pode ser visto um produto comercial, do fabricante DBX, que consiste em
um equalizador grfico de trinta e uma frequncias centrais. A nica opo de interface para
o usurio variar o ganho de cada frequncia. Apesar de serem usados em aplicaes
profissionais, no possuem uma maior flexibilidade na variao de sua resposta em
frequncia.

Figura 5 - Equalizador grfico comercial da DBX.

Fonte: http://www.dbxpro.com/131s/index.php - Acesso em 10/12/2011

Equalizadores paramtricos

2.3.2

Os equalizadores paramtricos possuem como caracterstica principal, a flexibilidade

de configurao que permite obter os sinais de sada desejados. No equalizador paramtrico
(ORFANIDIS, 1996) possvel configurar trs diferentes parmetros da funo de
transferncia: ganho, frequncia central e largura de banda. Com essa flexibilidade, atravs
da associao em cascata (srie) de quatro ou cinco desses filtros parametrizveis possvel
obter praticamente qualquer efeito de equalizao. Uma das vantagens dessa estrutura que
para alterar um dos parmetros no necessrio recalcular todo o conjunto de coeficientes
para a funo transferncia de segunda ordem do filtro
H ( z) =

b0 + b1 z 1 + b2 z 2
.
1 + a1 z 1 + a2 z 2

(7)

Os filtros paramtricos possuem a caracterstica de realimentao, ou seja, necessitam

da sada anterior para o clculo do sinal atual de sada. Essa estrutura necessria para
garantir a independncia do controle do ganho, frequncia central/corte e largura de banda.

IF-SC

10

Fundamentao terica
A funo de transferncia no domnio transformado amostrado (Z) de um equalizador
paramtrico de segunda ordem pode ser representada em termos dos parmetros
configurveis

G0 + G
1+
H ( z) =

G0 cos 0 1 G0 G
2 1+ z + 1+

cos 0 1 1 2
1 2
z + 1+ z
1+

2
z

GB 2 G0 2


=
tan

2
2
G GB
2

(8)

(9)

onde G0 o ganho de referncia, G o ganho do filtro na frequncia central 0 , a

largura de banda do filtro e GB o ganho para esta largura de banda, que por conveno
possui valor de 3 dB acima do valor do ganho (no caso de filtro de corte) ou abaixo do valor
do ganho (no caso de filtro de ganho). Note que o valor de G0 geralmente unitrio para
filtros cascateveis. Os parmetros usados em (8) e (9) so ilustrados na Figura 6 que mostra
um filtro paramtrico inserindo ganho (boost) e atenuando (cut). Note tambm que o valor de
GB deve estar entre G0 e G . Tambm possvel notar que a resposta do filtro seja
considerada como boost ou cut, temos as seguintes consideraes:
G0 2 < GB 2 < G 2 (ganho)

(10)

G0 2 > GB 2 > G 2 (corte)

(11)

Figura 6 - Parmetros dos equalizadores de ganho e corte.

Fonte: Orfanidis 1996

A Figura 7 mostra um equalizador paramtrico comercial, o qual possui custo

monetrio mais elevado do que um equalizador grfico com mesmo nmero de bandas. Nessa
IF-SC

11

Fundamentao terica
figura possvel verificar que o equalizador paramtrico possui como interface de usurio
que permite configurar a frequncia central, largura de banda e ganho, o que permite uma
melhor customizao do sistema para obter a resposta desejada para o equalizador.

Figura 7 - Equalizador paramtrico comercial.

Fonte: http://www.summitaudio.com/eqf100.html - Acesso em 10/12/2011

2.4 Aritmtica computacional

Segundo Mathworks (2009), a aritmtica de ponto fixo apresenta vantagens e
desvantagens quando comparada com a aritmtica de ponto flutuante. Essas vantagens se
refletem no hardware para processamento de sinal que utiliza esta opo de aritmtica. Como
muitas aplicaes de processamento de sinal requerem um baixo consumo de potncia, e
possuem uma orientao na criao de circuito relacionado ao custo do mesmo, a escolha
comum o hardware de ponto fixo. Este hardware tende a ser mais simples, ocupando uma
rea menor, assim o sistema tem menor custo quando comparado com o hardware de ponto
flutuante.

2.4.1

Aritmtica de ponto flutuante

Segundo Oppenheim (2010), na aritmtica de ponto flutuante, um nmero real x

representado pelo nmero binrio 2c xM , onde o expoente c do fator de escala chamado de
caracterstica e xM a parte fracional chamada de mantissa. Tanto a caracterstica e a
mantissa so representadas explicitamente como nmeros binrios de ponto fixo nos sistemas
de aritmtica de ponto flutuante. A representao de ponto flutuante prov uma maneira
conveniente para manter tanto uma faixa dinmica extensa, quanto um baixo rudo de

IF-SC

12

Fundamentao terica
quantizao. No entanto, o erro de quantizao se manifesta de uma maneira um pouco
diferente. A aritmtica de ponto flutuante geralmente mantm sua alta preciso e uma faixa
dinmica extensa pelo ajuste da caracterstica e normalizando a mantissa de modo que
0.5 xM 1 . Quando nmeros em ponto flutuante so multiplicados, suas caractersticas so
somadas e suas mantissas so multiplicadas. Assim, a mantissa precisa ser quantizada.
Quando dois nmeros em ponto flutuante so somados, suas caractersticas tem que ser
ajustada para ser a mesma, movendo o ponto binrio da mantissa do menor nmero. Portanto,
a adio resulta tambm em quantizao.

Aritmtica de ponto fixo

2.4.2

Para a aritmtica de ponto fixo, estabelecido previamente o nmero de bits que sero
usados para as caractersticas e o nmero de bits que sero usados na mantissa. Com isso,
todas as operaes que solicitarem maior nmero de bits, apresentando assim o overflow, se
distanciaro de seus valores originais por m definio da preciso do valor em ponto fixo.
Em Mathworks (2009), podem ser verificadas algumas aplicaes de hardwares que
utilizam a aritmtica de ponto fixo. Seguem alguns exemplos: comunicao em banda-larga e
sem fio (telefone celular, rdio, comunicaes via satlite), processamento de sinais
(processamento de voz e udio profissional), telefonia (codificao da fala, DTMF (Dual
Tone MultiFrequency) e cancelamento de eco).

2.5 Simulao de circuitos descritos em VHDL

Aps a realizao de todo o cdigo VHDL necessria a simulao do mesmo para
verificar se o cdigo est atingindo a resposta planejada. E a utilizada para anlise nesse
estudo a Simulao Manual, tanto a funcional quanto a temporal.
Segundo Pedroni (2010), sobre a Figura 8, mostra uma vista simplificada do fluxo
de projeto com VHDL. Os passos de sntese so mostrados na esquerda, enquanto as opes
de simulao so apresentadas na direita.

IF-SC

13

Fundamentao terica

Figura 8 Fluxo de Projeto em VHDL

FONTE: Pedroni (2010) adaptado,

Analisando a Figura 8 possvel verificar portanto as simulaes envolvidas em todo o

processo de criao de um circuito em VHDL. Segundo Pedroni (2010), A simulao RTL
(register transfer level) baseada no cdigo VHDL, no contendo informao de tempo ou
outra informao sobre o dispositivo; seu propsito para checar as funcionalidades do
projeto, ento chamada de simulao funcional. A prxima simulao tambm funcional
(sem informao temporal ainda) e executada aps a sntese; seu propsito de verificar se
as funcionalidades se mantiveram aps o processo de sntese. A simulao final ocorre aps
apropriar e incluir as clulas internas e atrasos de rota, assim representando o dispositivo
fsico atual; porque a informao temporal agora includa, uma simulao temporal.
No projeto, aps a realizao do procedimento de criao do cdigo VHDL, foram
realizadas bateria de simulaes RTL. E no mesmo tempo em que foi realizada a sntese,
tambm j foram empregados os atrasos e informaes sobre as clulas internas
(componentes do sistema), e com isso a simulao ps-sntese e a simulao temporal foram
empregadas em somente uma simulao. Obviamente, essa simulao estando correta,
contempla que tanto aps o processo de sntese quanto aps o processo de temporizao do
circuito, a resposta continua a mesma.

IF-SC

14

Fundamentao terica

2.6 Bancada de testes (Testbench)

A bancada de testes uma tcnica para a criao de testes automatizados para os
sistemas gerados em VHDL. Sabendo-se que a rotina de testes para um sistema realizada
por diversas vezes at se verificar a resposta desejada do mesmo, seria muito trabalhoso
realizar todo o processo manualmente.
A base da rotina de teste consiste em enviar um sinal conhecido na entrada do sistema,
realizar o processamento do mesmo, e receber o sinal de sada para anlise. As rotinas de
testes podem ser separadas em 6 tipos diferentes, que pode ser observado na Figura 9.

Figura 9 Rotinas de Testes em VHDL

FONTE: Pedroni (2010) - adaptado

Como pode ser verificado na Figura 9 (a)-(b) tanto o sinal de entrada quanto o sinal de
sada so grficos, ou seja, usada uma ferramenta grfica para realizar o sinal de entrada,
computado e desenhado pelo simulador, os quais so verificados visualmente pelo usurio.
Em tal figura, DUT significa Design Under Test, ou seja, Projeto Sob Teste. O sinal de sada
recebido em forma grfica e tambm verificado visualmente. Portanto, essas simulaes so
denominadas Simulaes Grficas. Na simulao temporal grfica (b) o tempo de atraso de
propagao do circuito levado em conta, mas na simulao funcional grfica (a) o tempo
no considerado.
Na Figura 9 c-d o sinal de entrada foi gerado por cdigo VHDL e a sada ainda
analisada visualmente. Portanto so chamadas de Simulao Manual. Na simulao temporal
IF-SC

15

Fundamentao terica
manual (d), o atraso de propagao do circuito levado em conta, mas na simulao manual
funcional (c) o tempo no considerado.
Na Figura 9 e-f tanto a entrada e a sada so realizadas por um cdigo VHDL. Na sada
o cdigo prov meios para comparar os resultados com resultados esperados, ou seja,
previamente calculados. Como tanto o sinal de entrada quanto o sinal de sada so
automatizados por cdigo VHDL, chamada de Simulao Automatizada. Na simulao
temporal automatizada (f) o atraso de propagao do circuito levado em conta, mas na
simulao funcional automatizada, tal fator no levado em considerao.
Para os testes realizados no estudo foi utilizada a simulao manual (funcional e
temporal), na qual feita a gerao automtica do sinal de entrada e verificao grfica do
sinal de sada.
Como a bancada de testes um passo muito importante para qualquer simulao, ser
explanado o cdigo em seus processos, para demonstrar alguns passos para a criao de uma
bancada de testes bsica.

IF-SC

16

3 Projeto do sistema equalizador de audio

Os equalizadores paramtricos para sinais de udio usualmente so constitudos de

cinco filtros paramtricos, ou seja, cinco filtros que possuem a possibilidade de configurao
direta de seus parmetros. Tais filtros so arranjados em srie, que tambm denominada
estrutura em cascata. Normalmente cada filtro implementado com uma ordem N, que pode
ser fatorado em vrios subsistemas de ordem 2, que consiste na implementao em sees de
segunda ordem (SOS second order sections). No caso do presente projeto optou-se pela
implementao de cada filtro com ordem 2, no sendo assim o filtro fatorado em sees
menores.

3.1 Subsistemas do sistema equalizador

A Figura 10 apresenta o sistema completo do equalizador paramtrico. O sistema
apresentado consta de blocos que ainda sero implementados (bordas tracejadas) e blocos que
foram criados no projeto (bordas slidas). As funes de cada bloco so apresentadas a
seguir. Os pinos mais importantes tambm so mostrados como os c0 a c11, os quais ligam
o bloco Computo dos Coeficientes ao Carregados de Coeficientes, que
na verdade so os bits de cada coeficiente que sero enviados ao sistema, ou seja, um
coeficiente enviado por vez, com um bit em cada pino. J na ligao entre o Sistema de

Controle e o Sistema de udio, so mostrados de forma sucinta os pinos que

enviaram todos os coeficientes ao mesmo tempo. Ou seja, na verdade os pinos b0, b1, b2,

a1 e a2 so constitudo de pinos semelhantes ao c00 a c11, ou seja, o nmero de pinos de

60 pinos, considerando os 12 bits para cada um dos coeficientes.

IF-SC

17

Projeto do sistema

Figura 10 - Diagrama de blocos do sistema completo do equalizador paramtrico

3.1.1

Sistema externo
Os blocos externos sero implementados em um segundo projeto pela equipe da

CUAS (Carinthia University of Applied Sciences). Eles so essenciais para o funcionamento

do sistema. Para a realizao do presente projeto estes blocos foram simulados atravs de
blocos de Testbench. O mdulo gerador de clock e sincronismo responsvel
pela gerao do clock de 44,1 kHz (clk) necessrio para a amostragem e controle dos sinais
de entrada e sada do sistema. Alm desse, tambm gerado um clock de 220,5 kHz (clk5),
que controla as memrias do filtro multiplexado. O mdulo de computo dos coeficientes
responsvel por fornecer os coeficientes dos filtros IIR ao sistema. Ele computa os
coeficientes de acordo com as configuraes recebidas pelo usurio do sistema. Por exemplo,
quando o ganho de uma das bandas alterado, este bloco recalcula todo o conjunto de
coeficientes e entrega os mesmos ao sistema de controle.

IF-SC

18

Projeto do sistema

Sistema de controle

3.1.2

O sistema de controle possui somente um bloco, o carregador

de

coeficientes (tambm chamado de SP Serial Paralelo), devido a sua caracterstica de

operao ser serial e paralela. Tal bloco responsvel por armazenar em registros os
coeficientes que so recebidos pelo mdulo de computo dos coeficientes, e fornec-los
constantemente para o sistema de udio.
Tal bloco recebe os bits dos coeficientes que esto sendo alterados do bloco

Computo dos Coeficientes e ento os salva em registradores. Como so enviados de

12 em 12 bits, foi considerado o envio dos coeficientes de forma serial. Ao receber o sinal de
controle, ele altera os coeficientes dos registradores que esto sendo lidos a todo o momento
para envio dos coeficientes ao sistema de udio. Como a segunda alterao realizada com
todos os coeficientes ao mesmo tempo, considerada como comunicao paralela.

Subsistema de udio

3.1.3

Este subsistema composto pelo mdulo de controle dos sinais e pelo filtro IIR. O
mdulo de controle dos sinais responsvel por realizar o gerenciamento dos sinais de
entrada e sada do bloco filtro IIR. Este controle necessrio, pois o filtro multiplexado
processa vrias iteraes, sendo necessrio definir em qual momento o sinal de entrada do
filtro deve corresponder ao sinal de entrada externa do sistema, e em qual momento deve ser
conectada a sada do filtro. O mdulo de controle dos sinais tambm define quando o sinal de
sada do filtro amostrado deve ser fornecido a sada do equalizador.

Para o seu

funcionamento utilizado o clk5 o qual cinco vezes mais rpido que o clock usado na
amostragem dos sinais de entrada e sada do equalizador. O filtro multiplexado constitudo
por um filtro IIR que realizar o processamento de um sinal de entrada e entregar ao sistema
um sinal de sada. Para testes comparativos esse filtro foi substitudo pela verso cascateada,
mostrada na Figura 11, sendo cada bloco composto pela estrutura de hardware mostrado na
Figura 12. No caso do filtro multiplexado, o bloco filtro IIR possui em seu interior um
sistema como mostrado na Figura 20.
A estrutura em cascata consiste na conexo da entrada de cada filtro sada do anterior,
de modo ao sinal passar por todos os filtros em srie, conforme mostra a Figura 11. Esses
IF-SC

19

Projeto do sistema
filtros so arranjados geralmente com um filtro passa baixa (Estgio 1), filtro passa banda 1
(Estgio 2), filtro passa banda 2 (Estgio 3), filtro passa banda 3 (Estgio 4), e filtro passa
alta (Estgio 5). Alterando os parmetros ganho, frequncia central e largura de banda de
cada filtro. Os coeficientes do filtro so recalculados por um sistema externo para reproduzir
a resposta requerida do sistema.

Figura 11 - Diagrama de blocos do filtro cascateado do equalizador paramtrico

3.2 Requisitos para o projeto

Como requisitos do projeto, foram definidos que, a estrutura seria realizada por filtros
IIR com na forma direta I, pois de acordo com o estudo apresentado por Ofner (2011) o filtro
realizado na forma direta I tem melhor SNR e nvel de rudo mais estvel em toda a faixa de
frequncia em comparao com os arranjos de filtros IIR (ou seja, forma direta I transposta,
forma direta II e forma direta II transposta). O estudo realizado anteriormente por Ofner
(2011) tambm definiu como requisitos que os coeficientes dos filtros deveriam ter 12 bits de
tamanho de palavra, o tamanho da palavra do sinal de entrada do sistema deve ser de 16 bits,
e que o sinal de sada do sistema deve ser de 20 bits, devido ao possvel ganho de 12dB a
cada interao do filtro. Note que essa resoluo de bits se aplica a entrada e sada do sistema
cascateado e no aos estgios intermedirios do equalizador. Como no sistema multiplexado
o mesmo filtro ser sempre utilizado, tanto a entrada quanto a sada ter tamanho de palavra
de 20 bits.
A Tabela 1 resume as especificaes de cada um dos filtros que compe o sistema
equalizador projetado. Note que o filtro passa baixa tem frequncia central em 0 Hz, e o filtro
passa alta opera com frequncia central de 22.050 Hz (metade da frequncia de amostragem).
Os trs filtros intermedirios so do tipo passa banda e tem sua frequncia central em 340 Hz,
1100 Hz e 3375 Hz, respectivamente. Alm dos valores indicados na tabela, todos os cinco
filtros tambm foram projetados como filtros IIR de segunda ordem com ganho de referncia
de 0 dB e com freqncia de amostragem de 44.100 Hz, que a freqncia usada tanto para o
sinal de entrada e como para o sinal de sada do sistema.

IF-SC

20

Projeto do sistema
Tabela 1 - Especificao dos filtros do equalizador paramtrico
freqncia
central
Filtros

f0

fator de
qualidade
Q

(Hz)
passa baixa (LP)

ganho na
frequncia
central

freqncia de
corte

largura de
banda

G0

fc

(dB)

(Hz)

(Hz)

12

200

passa banda I (BP1)

340

340

passa banda II (BP1)

1.100

0,7

1571

passa banda III (BP1)

3.375

3375

passa alta (HP)

22.050

5.940

3.3 Projeto dos filtros

Para o projeto foram utilizados o software Matlab da Mathworks (verso 2009b) com o
toolbox DSP System. Neste projeto cada filtro foi projetado com o Matlab, usando para tal a
funo fdesign.parameq e depois esses filtros foram avaliados quanto s suas limitaes
e caractersticas.

Estrutura dos filtros

3.3.1

Os filtros projetados para o equalizador so do tipo IIR implementado na forma direta I,

e por isso possuem uma parte da estrutura que realiza a realimentao do sistema (feedback),
tambm conhecida como poro recursiva. Essa estrutura possui dois registradores (delays) e
2 coeficientes configurveis a1 e a2 . Alm disso, os filtros tambm possuem uma parte da
estrutura no recursiva (feed forward), que representa os trs coeficientes b0 , b1 e b2 do
numerador de (7). Nessa parte so usados dois registradores e trs multiplicadores com os
coeficientes configurveis b0 , b1 e b2 .

IF-SC

21

Projeto do sistema

Figura 12 - Estrutura do filtro IIR de segunda ordem.

Cada um dos cinco filtros que compe o equalizador tem a mesma estrutura, recebendo
apenas configuraes diferentes que fazem com que a resposta em frequncia de cada um dos
filtros apresente a caracterstica desejada. A largura de banda ( w ) de cada filtro obtida a
partir do fator de qualidade definido na Tabela 1.
Qa =

0
f
= 0
f

(12)

Os filtros foram projetados no Matlab de tal modo que fosse possvel definir as suas
respostas em frequncia alterando somente alguns parmetros do filtro.

Resposta em frequncia

3.3.2

Para compreender melhor o funcionamento do equalizador, a seguir so discutidas as

respostas em frequncia para cada um dos filtros que o compe. Tambm discutido o
tratamento da quantidade de bits de entrada e sada de cada estgio. Essa definio foi
determinada pela CUAS (OFFNER 2011), que fixou para um filtro cascateado a entrada do
filtro passa baixa em 16 bits, 18 bits para a entrada do filtro passa banda I e 20 bits para a
entrada dos demais filtros. Com isso as amostras de entrada do subsistema de udio so de 16
bits e sada de 20 bits. Por outro lado, no caso do filtro multiplexado, com no possvel
IF-SC

22

Projeto do sistema
configurar valores diferentes a cada iterao necessrio manter o tamanho da palavra do
sinal de entrada e do sinal de sada em 20 bits, pois todos os registradores, somadores e
multiplicadores do filtro multiplexado operam com palavras de 20 bits. Para tal, as amostras
de entrada do sistema de udio so preenchidas com zeros para uniformizar a quantidade de
bits em 20 condicionando corretamente o sinal.
No projeto a quantidade de bits usada para representar os coeficientes do filtro tambm
deve ser levada em conta, uma vez que a aritmtica de ponto fixo ser empregada no circuito
produzido em ASIC. A Tabela 2 mostra os valores dos coeficientes obtidos em ponto
flutuante com 64 bits de tamanho de palavra, quando os filtros estavam configurados para
apresentar as respostas em frequncias mostradas nas figuras das prximas sesses. J a
Tabela 3 apresenta os mesmos valores aps passarem por uma mudana de aritmtica de
ponto flutuante para ponto fixo com 12 bits de tamanho de palavra. Nesta aritmtica de ponto
fixo foi definido que a preciso seria de 2 bits para a caracterstica e 10 bits para a mantissa.

Tabela 2 Coeficientes calculados para o equalizador (ponto flutuante de 64 bits)

Filtro

Coeficientes do filtro
Ganho (dB)

a1

a2

b0

b1

b2

Passa Baixa

12

-1,9747

0,9751

1,0127

-1,9741

0,9630

Passa Banda I

12

-1,9676

0,9699

1,0227

-1,9676

0,9472

Passa Banda II

12

-1,8457

0,8686

1,0994

-1,8457

0,7692

Passa Banda III

12

-1,5474

0,7453

1,1925

-1,5474

0,5528

Passa Alta

-0,4955

-0,0350

1,8547

-1,5995

0,2143

Tabela 3 Coeficientes usados no equalizador (ponto fixo de 12 bits)

Filtro

Coeficientes do filtro
Ganho (dB)

a1

a2

b0

b1

b2

Passa Baixa

12

-1,9746

0,9751

1,0127

-1,9741

0,9629

Passa Banda I

12

-1,9675

0,9700

1,0227

-1,9675

0,9473

Passa Banda II

12

-1,8457

0,8687

1,0994

-1,8457

0,7693

Passa Banda III

12

-1,5474

0,7454

1,1926

-1,5474

0,5527

Passa Alta

-0,4956

-0,0352

1,8547

-1,5996

0,2144

IF-SC

23

Projeto do sistema
a)

Filtro passa baixa

O filtro passa baixa configurado para um ganho de 12 dB na frequncia central, mas

somente 8 dB so alcanados na prtica. O filtro possui 16 bits de tamanho de palavra no

sinal de entrada e 18 bits na sada. O ganho mximo no fica localizado exatamente na
frequncia central. A Figura 13 mostra a resposta em freqncia projetada (Reference) e a
obtida (Quantized) para este filtro.

Figura 13 - Resposta em frequncia do filtro passa baixa.

b)

Filtro passa banda I

Assim como o filtro passa baixa, este filtro tambm sensvel preciso dos

coeficientes, portanto, na resposta em frequncia possvel distinguir os valores do filtro de

referncia (com aritmtica de ponto flutuante) e o filtro prtico (com aritmtica de ponto
fixo). O filtro possui 18 bits de tamanho de palavra do sinal de entrada e 20 bits de tamanho
de palavra do sinal de sada. Mas quando em comparao com o filtro passa baixa, pode se
notar que o filtro passa banda I menos sensvel preciso dos coeficientes. A Figura 14
mostra a resposta em freqncia projetada (Reference) e a obtida para este filtro.

IF-SC

24

Projeto do sistema

Figura 14 - Resposta em frequncia do filtro passa banda I.

c)

Filtro passa banda II

O filtro passa banda II, nas condies determinadas de preciso dos coeficientes, obtm

ganho na frequncia central desejado. necessrio enfatizar que agora o filtro possui 20 bits
tanto de tamanho da palavra de entrada quando de sada, portanto, deve ser prestada a devida
ateno entrada do sistema quanto ao overflow na sada. A Figura 15 mostra a resposta em
freqncia projetada e a obtida para este filtro.

IF-SC

25

Projeto do sistema

Figura 15 - Resposta em frequncia do filtro passa banda II.

d)

Filtro passa banda III

Neste filtro, com 12 bits de tamanho de palavra dos coeficientes obtida a resposta em

frequncia adequada. Novamente necessrio enfatizar a ateno quanto ao nvel do sinal de

entrada, haja visto que tanto na entrada quanto na sada o tamanho da palavra de 20 bits. A
Figura 16 mostra a resposta em freqncia projetada e a obtida para este filtro.

IF-SC

26

Projeto do sistema

Figura 16 - Resposta em frequncia do filtro passa banda III.

e)

Filtro passa alta

O filtro passa alta, neste caso, possui limitaes devido restrio do valor dos

coeficientes compreendidos entre -2 e +2. Se o filtro configurado com ganho de 12 dB, os

coeficientes atingem valores maiores do que os permitidos pelos requisitos do sistema. A
Figura 17 mostra a resposta em freqncia projetada e a obtida para este filtro. Quando
utilizado fator qualidade de 0,4 e ganho na frequncia central de 12 dB, o filtro apresenta
como coeficientes os seguintes valores:
a1 = 0, 3975 a2 = 0, 0620 b0 = 2, 5238 b1 = 2, 3882 b2 = 0, 4048

IF-SC

27

Projeto do sistema

Figura 17 - Resposta em frequncia do filtro passa alta.

Logo, como a limitao dos coeficientes necessria, o ganho do filtro foi restrito ao
mximo de 8 dB. Como o fator qualidade tambm interfere no valor dos coeficientes, depois
de diversos testes com diferentes valores foi alcanada a configurao de 8 dB de ganho e 0,4
de fator qualidade para uma melhor configurao que alcance os coeficientes mais altos
dentro do limiar de valores entre -2 a +2. Os valores representados em ponto flutuante dos
coeficientes obtidos so mostrados na Tabela 2. No entanto, por necessidade da
implementao de hardware, so usados os valores mostrados na Tabela 3, na qual
considerada uma representao em ponto fixo.

Nvel de rudo

3.3.3

Para analisar o nvel de rudo de cada filtro foi utilizada a funo noise_kaiser, a
qual foi implementada pela CUAS (Carinthia University of Applied Sciences), os valores
encontrados nas tabelas Tabela 4 e Tabela 5, refletem o nvel de rudo para cada uma das
frequncias especificadas.

IF-SC

28

Projeto do sistema
Tabela 4 - Nvel de rudo em dB para os filtros de 0,1 kHz a 9,1 kHz
Filtro

Frequncia (Hz)
0,1

1,1

2,1

3,1

4,1

5,1

6,1

7,1

8,1

9,1

Passa Baixa

-57

-55

-55

-54

-55

-56

-55

-53

-54

-54

Passa Banda I

-70

-69

-70

-70

-69

-70

-70

-69

-68

-72

Passa Banda II

-91

-87

-88

-88

-86

-87

-87

-87

-87

-88

Passa Banda III

-100

-100

-99

-99

-99

-99

-99

-99

-99

-98

Passa Alta

-108

-108

-108

-108

-109

-110

-108

-108

-108

-108

Tabela 5 - Nvel de rudo em dB para os filtros de 10,1 kHz a 19,1 kHz

Filtro

Frequncia (kHz)
10,1

11,1

12,1

13,1

14,1

15,1

16,1

17,1

18,1

19,1

Passa Baixa

-51

-55

-57

-54

-54

-54

-54

-54

-54

-54

Passa Banda I

-70

-70

-70

-70

-70

-70

-71

-70

-70

-71

Passa Banda II

-87

-87

-87

-87

-87

-87

-87

-88

-87

-88

Passa Banda III

-99

-99

-99

-99

-99

-99

-99

-99

-99

-99

Passa Alta

-108

-108

-108

-108

-108

-108

-108

-108

-108

-108

Limitaes dos filtros

3.3.4

Como para a realizao do projeto, foram solicitados alguns pr-requisitos, como

mencionado anteriormente, possvel verificar que algumas caractersticas do filtro (resposta
em frequncia) no foram alcanadas em sua plenitude, devido a, principalmente, o tamanho
de palavra dos coeficientes. O valor de 12 bits para tal parmetro afetou alguns filtros,
gerando assim algumas limitaes, como pode ser visto abaixo.
possvel verificar que a resposta em frequncia do filtro passa baixa e do filtro passa
banda I no ideal, pois o pr-requisito do projeto de 12 bits de tamanho de palavra para os
coeficientes faz com que o filtro com tamanho de palavra de 12 bits e aritmtica de ponto
fixo (linha contnua) fique um pouco distante do filtro de 64 bits de tamanho de palavra e
aritmtica de ponto flutuante (linha segmentada). Isso quer dizer, que, para atingir os valores

IF-SC

29

Projeto do sistema
configurados no filtro, necessrio um coeficiente com mais de 12 bits, no caso do filtro
passa alta foram necessrios 15 bits para atingir uma boa resposta.

3.4 Filtro cascateado

O equalizador paramtrico consiste em um arranjo de cinco filtros para equalizar um
sinal de entrada em diferentes frequncias. Para avaliar o desempenho do equalizador, os
cinco filtros foram ligados em cascata e novas medidas de resposta em freqncia e nvel de
rudo foram realizadas com o equalizador.

Estrutura

3.4.1

A estrutura utilizada nos testes foi filtro passa baixa filtro passa banda 1 filtro passa
banda 2 filtro passa banda 3 filtro passa alta, conforme mostrado na Figura 11. Em cada
estgio foi mantida a configurao anteriormente projetada. Neste teste o nico parmetro
que foi permitida mudana foi o ganho na frequncia central. O arranjo escolhido ficou
configurado com ganhos de 12 dB para o filtro passa baixa, e 8 dB para os demais filtros do
arranjo. O motivo da definio do ganho de 12 dB para o primeiro filtro a perda de ganho
neste filtro com o processo de quantizao dos coeficientes. O tamanho da palavra da entrada
desse sistema de 16 bits e a sada do sistema possui tamanho de palavra de 20 bits.

Resposta em frequncia

3.4.2

Devido sobreposio das respostas em frequncia dos filtros individuais, o sistema

cascateado resulta em ganhos maiores que os nominais definidos para os estgios individuais.
Esses ganhos podem ser ajustados modificando os parmetros de cada filtro de modo a obter
um ganho nominal de 0 dB em toda a faixa. Na Figura 18 pode ser visto o ganho de cada
filtro comparado e o ganho total do sistema cascateado.

IF-SC

30

Projeto do sistema

Figura 18 - Resposta em frequncia do filtro cascateado.

3.4.3

Nvel de rudo

Os valores do nvel de rudo do sistema cascateado so apresentados nas tabelas Tabela 6 e

Tabela 7. Os valores foram medidos para testar a linearidade do nvel de rudo em todas as

frequncias, com isso conferimos que os valores esperados por Ofner (2011) foram obtidos.
Pode ser visto em Ofner (2011) que o filtro IIR forma direta I possui a resposta mais linear
em todas as frequncias quando comparado com as outras formas de filtro IIR.
Tabela 6 - Nvel de rudo em dB os filtros cascateados nas freqncias de 0,1 kHz a 9,1 kHz
Frequncia (kHz)

5 filtros
cascatedos

0,1
-62,8

1,1
-62,77

2,1
-60,4

3,1

4,1

5,1

6,1

7,1

8,1

9,1

-60,69

-62,14

-62,49

-60,64

-60,36

-61,16

-60,19

Tabela 7 - Nvel de rudo em dB os filtros cascateados nas freqncias de 10,1 kHz a 19,1 kHz
Frequncia (kHz)

5 filtros
cascatedos

IF-SC

10,1

11,1

12,1

13,1

14,1

15,1

16,1

17,1

18,1

19,1

-59,09

-61,64

-63,13

-61,87

-60,67

-60,03

-61,34

-61,53

-59,94

-61,28

31

Projeto do sistema

3.5 Arquitetura do sistema de udio

Para o projeto do equalizador utilizou-se como estgio bsico a realizao do filtro IIR
na forma direta I, a qual contm cinco multiplicadores (coeficientes), quatro somadores e
quatro registradores (atrasos) para cada filtro. A quantidade de bits de cada um desses
circuitos foi definida como 12 bits. Como o equalizador paramtrico projetado composto
por cinco filtros IIR de segunda ordem, se o mesmo fosse implementado em uma arquitetura
comum, seriam necessrios cinco vezes a quantidade de circuitos do filtro bsico. Com o
objetivo de economizar recursos de hardware foi proposto o uso de uma arquitetura
multiplexada no tempo, na qual os mesmos circuitos (multiplicadores, somadores) podem ser
utilizados para realizar cinco diferentes filtros.
A implementao do sistema cascateado na forma multiplexada no tempo, consiste na
construo de um sistema que possui apenas um filtro que pode ter seus coeficientes
alterados, de modo a efetuar a funo dos cinco filtros necessrios ao equalizador. Ou seja, o
sistema tem apenas um filtro que opera com um clock cinco vezes mais rpido do que a taxa
de amostragem usada para o sinal de udio (entrada e sada). O funcionamento do sistema
controlado de tal modo que a cada cinco ciclos de clock (5 iteraes), os parmetros se
repitam.
Para controlar as diferentes configuraes do filtro, foi desenvolvido um subsistema
que realiza a troca dos coeficientes e escolha do valor a ser usado como entrada na prxima
iterao. No equalizador paramtrico apenas a sada do quinto filtro entregue como sinal de
sada do sistema, todas as demais sadas dos filtros anteriores so apenas sinais internos a
serem atribudos como entrada do prximo estgio. Portanto, o sistema deve ser
implementado de modo que aps cada ciclo de 5 iteraes as amostras computados no filtro
passa alta (sinal de sada) sejam enviadas para a sada do equalizador.
Para realizar os cinco filtros, necessrio que os coeficientes ( a1 , a2 , b0 , b1 e b2 ) do
filtro IIR de segunda ordem sejam modificados a cada iterao fazendo com que a
configurao do filtro seja constantemente alterada. Este ciclo deve se repetir a cada 5
iteraes de modo a repetir ciclicamente os 5 filtros que compe o equalizador. Os
coeficientes so fornecidos por um subsistema externo que computa os seus valores a partir
dos ganhos e freqncias estabelecidos para o equalizador paramtrico, e os salva no mdulo

Carregador de Coeficientes. O subsistema de Computo dos Coeficientes

ser fornecido posteriormente pelo sistema completo, atualmente as configuraes foram
IF-SC

32

Projeto do sistema
alteradas diretamente nos testes. Como so necessrios cinco coeficientes para cada
multiplicador estes so armazenados em uma memria e o subsistema de controle carrega o
valor correto a cada iterao.
Assim como o sinal de sada, outra questo pensada foi o sinal de entrada do sistema.
Pois como no equalizador paramtrico cascateado apenas recebido um sinal de entrada que
computado pelo filtro passa baixa e, aps isso, todos os outros filtros recebem sinal interno
como seus sinais de entrada (Figura 11). O sistema precisa armazenar tambm os valores
intermedirios de cada sada e envi-los para a entrada do filtro para uso na prxima iterao.
A Tabela 8 visa facilitar o entendimento desse processo de controle indicando a
configurao do filtro IIR, as amostras presentes na entrada e sada do filtro IIR e as amostras
da entrada e sada do sistema equalizador a cada iterao. Note por exemplo que na 1
iterao os valores dos coeficientes esto configurados como passa baixa (LP Low Pass),
onde o filtro recebe o sinal de entrada externo, e vo sendo configurados at que na 5
iterao eles assumem os valores do filtro passa baixa e ento o sinal de sada do filtro IIR
enviado para a porta de sada do equalizador. Este ciclo se repete indefinidamente com novas
amostras de entrada no sistema e uma nova amostra de sada a cada cinco iteraes. Na tabela
as denominaes LP, BP1, BP2, BP3 e HP representam Passa Baixa, Passa Banda I, Passa
Banda II, Passa Banda III e Passa Alta respectivamente.
Tabela 8 Configurao dos filtros no sistema multiplexado no tempo

configurao

entrada do

entrada do

sada do

do IIR

IIR

equalizador

equalizador

LP

yLP

BP1

yLP

yBP1

BP2

yBP1

yBP2

BP3

yBP2

yBP3

HP

yBP3

yHP

yHP

Iterao

sada do IIR

* a sada mantm armazenado o valor anterior de yHP

Finalmente, a ltima caracterstica pensada foi como salvar os valores de delay (atraso),
tendo em vista que o sistema como um simples filtro de segunda ordem, possui apenas 4
registradores de atraso, ou seja, a primeira amostra salva em um registrador para ser usada
na prxima iterao e depois disso passada para um outro registrador ser usado na iterao
subseqente e aps isso, tal amostra descartada (Figura 12). A questo principal que como
IF-SC

33

Projeto do sistema
o filtro ir operar com cinco configuraes diferentes, o sistema deve salvar os valores dos
seus atrasos e tais valores devem ser usados somente quando tal filtro estiver atuando no
sistema. Exemplo, o filtro IIR operou como filtro passa baixa e, portanto, o sistema tem
armazenado para a segunda iterao do mesmo filtro um valor para ser considerado como
primeira amostra, e portanto est salvo no primeiro registrador de atraso. Em um segundo
momento, o filtro agora assume a configurao de passa banda I e precisa computar uma
amostra de entrada com todos os registradores de atraso em branco, mas o sistema tem
armazenado um valor no primeiro registrador, portanto, o valor calculado ser incorreto. Para
isso, tambm foi pensado em uma adaptao coerente para o uso do sistema multiplexado.
Nas prximas sees sero vistos detalhes a respeito de cada subsistema.
Pensando no sistema em uma viso geral, alm do projeto do equalizador, onde
realizada a computao do sinal de entrada, tambm foi criado um mdulo para operar como
interface entre o sistema de udio e o sistema de computo de coeficientes, que a partir de
agora vai ser chamado de sistema de controle. Portanto o sistema pode ser separado em duas
partes, o sistema de udio e o sistema de controle.

O filtro multiplexado

3.5.1

Como apresentado anteriormente, a ideia principal realizar um equalizador

paramtrico que utilize menos rea do que o equalizador paramtrico cascateado. Para tal
realizao foi escolhida a construo de um filtro que opera cinco vezes mais rpido do que a
frequncia do clock comum (clock de entrada e sada do sistema). Esse filtro precisa de um
sistema para controlar a amostra que ser processada pelo filtro IIR a cada iterao.
Considerando o clock usado na amostragem do sinal de udio (44,1 kHz), o sistema deve
operar cinco vezes mais rpido, com 220,5 kHz (clk5). A cada clk5 o filtro recebe um
conjunto diferente de coeficientes para simular cada filtro do sistema cascateado. Tendo
incio com o filtro passa baixa, passando para, no segundo perodo, filtro passa banda 1, aps
como filtro passa banda 2, depois como filtro passa banda 3 e finalmente no quinto perodo
como filtro passa alta. Aps cada ciclo de 5 iteraes um novo sinal de entrada enviado ao
sistema e o filtro configurado como LP (filtro passa baixa - conforme indicado na Tabela
8). Para a implementao em VDHL desse sistema optou-se pelo controle atravs de uma
mquina de estados finita (FSM Finite State Machine), mostrada na Figura 19.

IF-SC

34

Projeto do sistema

Figura 19 - Mquina de estados finita do sistema multiplexado

O subsistema denominado filtro IIR foi implementado usando a ferramenta Filter

design toolbox do Matlab para a criao do filtro, e em seguida foi gerado automaticamente o
cdigo VHDL pelo Matlab. Nesta fase foi apenas necessrio definir as resolues de bits de
ponto fixo e tamanho de palavra, para isso tambm foi necessrio o toolbox de aritmtica de
ponto fixo do Matlab.

Sistema de udio

3.5.2

O sistema de udio consiste na parte principal do projeto, ou seja, no equalizador

paramtrico multiplexado. Tal sistema composto pelos mdulos filtro IIR (Core) e Controle
de Sinais (Mux), tal informao pode ser vista no diagrama de blocos da Figura 10. O mdulo
filtro IIR composto pelo filtro IIR de segunda ordem que ir operar em frequncia cinco
vezes superior da amostragem do sistema, e o mdulo Controle de Sinais responsvel por
controlar os sinais de entrada e sada entre as diversas iteraes do filtro no sistema
multiplexado.
Na Figura 10, pode ser observada a diviso do sistema de udio, com os mdulos Filtro
IIR (Core) e Controle de Sinais (Mux), que sero analisados individualmente nos prximos
itens. Logicamente, a operao do sistema de udio pode ser apresentada conforme a Figura
20.

IF-SC

35

Projeto do sistema

Figura 20 - Esquemtico do subsistema de udio do equalizador multiplexado

a)

Mdulo filtro IIR (Core)

O subsistema consiste em um filtro IIR forma direta I de segunda ordem, com algumas

adaptaes para operar com cinco diferentes configuraes de filtros. Depois de carregados
os coeficientes correspondentes a configurao da iterao, a entrada e valores da memria
correspondentes, so realizadas as multiplicaes e somas e uma nova amostra (valor)
enviado para a sada do mdulo. Como mencionado anteriormente, esse filtro sofreu algumas
modificaes para operar com diferentes respostas em frequncia. Primeiramente o filtro ao
invs de ter o valor de coeficiente fixo, na verdade os valores tm os mesmos recebidos por
diversas vezes pelos pinos destinados a tal operao.
b)

Memrias FIFO para amostras internas

A informao desses registradores foi trabalhada tratando tais registradores como uma

memria First In First Out (FIFO) de 10 posies. Tais registradores so integrantes do

mdulo Filtro IIR. Ao invs de, na parte alimentada frente, possuir somente os dois
registradores, usando a tcnica FIFO o conjunto de registradores foi aumentado para 10
posies. Tal sistema similar na parte retro alimentada. O comportamento destes,
equivalente a dois registradores de 10 posies, como pode ser notado na Figura 20.
A seguir ser apresentado passo-a-passo o sistema de registradores de atraso nos
primeiros ciclos de funcionamento do sistema. A Tabela 9 apresenta a variao dos sinais ao
decorrer do tempo no sistema de udio. Tal tabela serve como base para a apresentao da
operao do sistema de udio passo-a-passo.

IF-SC

36

Projeto do sistema
Tabela 9 Coeficientes e contedo da memria FIFO no sistema multiplexado

Iterao
3

Iterao
3

Iterao
3

Iterao
3

Clk5

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

1/0

Clock

Dgt

b0

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

b1

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

b2

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

a1

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

LP

BP1

BP2

BP3

HP

a2

LP

BP1

BP2

BP3

LP

BP1

BP2

BP3

HP

LP

BP1

LP

BP1

BP2

BP3

1
BP1

1
BP 2

1
BP 3

Descrio

Entrada
Fifo0
Fifo1
Fifo2
Fifo3

yLP
x0

0
BP1

yBP 2

HP

yBP 3

1
LP

yBP1

BP3

yBP 2

HP

yBP 3

yLP

3
BP1

yBP 2

HP

yBP 33

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

yLP 2

yBP12

yBP 2 2

yBP 32

x3

yLP 3

yBP13

yBP 2 3

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

yLP 2

yBP12

yBP 2 2

yBP 32

x3

yLP 3

yBP13

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

yLP 2

yBP12

yBP 2 2

yBP 32

x3

yLP 3

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

yLP 2

yBP12

yBP 2 2

yBP 32

x3

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

yLP 2

yBP12

yBP 2 2

yBP 32

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

yLP 2

yBP12

yBP 2 2

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

yLP 2

yBP12

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

yLP 2

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

x2

x0

yLP 0

yBP10

yBP 2 0

yBP 30

x1

yLP1

yBP11

yBP 21

yBP 31

Fifo5
Fifo6
Fifo7
Fifo8
Fifo9

IF-SC

yLP

BP2

yLP 0

Fifo4

Sada

yHP 0

yHP1

yHP 2

yHP 3

37

Projeto do sistema

c)

Mdulo de controle de sinais (Mux)

Esse mdulo responsvel por administrar a entrada/sada que so destinadas ao

mdulo Filtro IIR. Uma importante informao usada: recebido um sinal externo oriundo
do bloco Gerador de Clock e Sincronismo diretamente sincronizado com o clock do sistema
(220.5kHz). O contador que fornece tal sinal (a partir de agora chamado de dgt) ao sistema
conta de 0 a 4. Portanto, com os cinco valores do contador, possvel dividir a informao
em 5 instantes diferentes de tempo, tambm denominados time slots.
Como visto anteriormente, o mdulo Filtro IIR apenas recebe um sinal de entrada e
entrega um sinal de sada ao seu mdulo superior (Controle de Sinais). Mas como o sistema
opera cinco vezes para simular o arranjo em cascata, preciso gerenciar estes instantes de
tempo para decidir quando o sinal de entrada externo e quando o sinal de sada do Filtro IIR
deve ser entregue sada do sistema.
O mdulo Controle de Sinais responsvel por controlar essa tarefa de multiplexao.
Usando o sinal dgt, em cada instante de tempo o mdulo redireciona a entrada e sada a partir
ou para o mdulo Filtro IIR. Quando o sinal dgt est com o valor 0, preciso entregar ao
sistema Filtro IIR um novo sinal de entrada, ou seja, um sinal externo que est na respectiva
porta. Quando o sinal dgt est com o valor 4 necessrio entregar a sada do mdulo Filtro
IIR sada do sistema. Nos outros valores do contador, apenas acontece a interligao entra a
sada e a entrada do sistema Filtro IIR, ou seja, as iteraes somente trabalham com valores
internos. Os coeficientes tambm so controlados por tal contador, que age de forma a definir
qual a configurao o filtro deve receber em determinado instante de tempo. Tais coeficientes
so fornecidos pelo sistema de controle, sobre o qual ser explanado na prxima seo.

Sistema de controle

3.5.3

O sistema de controle composto apenas pelo mdulo Carregador de Coeficientes, que

responsvel por receber os coeficientes do que so computados pelo mdulo Computo de
Coeficientes do sistema externo e realizar o tratamento necessrio para envio ao sistema de
udio.
Esse mdulo responsvel pela realizao de interface entre o Sistema de udio e o
Sistema de Computo dos Coeficientes (Figura 10). Alm disso, tambm j foi mencionado
que qualquer configurao realizada pelo usurio do sistema, reflete internamente na
modificao do valor dos coeficientes. Logo, o mdulo Carregador de Coeficientes
IF-SC

38

Projeto do sistema
responsvel por gerenciar esses coeficientes que vm a partir do sistema de computo dos
coeficientes (que envia os coeficientes ao sistema de controle 1 MHz).
Para construir tal modelo foi pensado em um sistema que faa a comunicao serial e
paralela, por isso a denominao SP para tal mdulo. O Sistema Externo entrega os
coeficientes em comunicao serial com um barramento de 12 bits, ou seja, comunicao
serial de 12 bits por vez. Aps isso o sistema transfere os valores aos registradores de forma
paralela para fornecer os coeficientes ao sistema de udio no momento correto.
O sistema pode ser divido portanto em trs partes. Primeiramente, a comunicao serial
com o Sistema Externo, aps isso, a transao em paralelo entre os registradores, e por ltimo
a operao para fornecer os coeficientes de cada filtro no momento correto.
a)

Comunicao serial com o Sistema Externo

Essa etapa consiste em receber os valores dos coeficientes oriundos no Sistema

Externo, e os salvar nos registradores. Alguns sinais de controle so tambm enviados para
essa operao.
Primeiramente, o Sistema Externo tem que enviar o sinal start=1. Com essa operao
o mdulo Carregador de Coeficientes comea a receber os dados em uma comunicao serial
em um barramento de 12 bits. Aps enviar todos os dados, o Sistema Externo tem que mudar
o sinal de start para 0. Com o sinal start em seu valor comum (zero), o mdulo Carregador
de Coeficientes no registra os dados que recebe do Sistema Externo.
Quando o dado enviado ao mdulo Carregador de Coeficientes, um contador de dois
nveis tambm comea a operar para a organizao dos dados que vm nas portas
correspondentes. Os coeficientes devem ser organizados na forma requerida pelo sistema,
primeiramente recebendo os coeficientes a partir do coeficiente b0 at o coeficiente a2 do
filtro passa baixa, at receber o ltimo coeficiente que o a2 do filtro passa alta. necessrio
portanto o envio de todo o conjunto de coeficientes, mesmo que alguns coeficientes do
sistema ainda permaneam inalterados, em toda atualizao de valores necessrio o envio
de todos os coeficientes do sistema na ordem mencionada anteriormente, para a correta
alocao dos valores no sistema.
Como pode ser visto na Figura 10, o mdulo recebe 12 bits, ou seja, ele recebe
serialmente (de 12 em 12 bits) os coeficientes do sistema. possvel verificar que o sinal que
controla a comunicao o sinal de start, o qual recebido do Sistema Externo (computo de
coeficientes) que informa quando quer enviar um novo conjunto de coeficientes ao sistema

IF-SC

39

Projeto do sistema
(decorrente da alterao de configurao do sistema pelo usurio). A partir de ento, so
iniciados dois contadores internos que gerenciam o processo de alocao da informao
recebida por esse barramento de 12 bits.
Com os valores dos contadores (temp1 e temp2), o encaminhamento dos bits
gerenciado nos registradores para ento ao final do envio de todo o conjunto de bits (
necessrio enviar todos os coeficientes do filtro, mesmo que somente um coeficiente seja
modificado). Quando os contadores atingem seus valores mximos (temp1=4 e temp2=4) o
processo de envio parado e o sistema coloca em nvel alto o sinal parallel, e ento tem
incio a comunicao paralela.
b)

Comunicao paralela entre os registradores

A comunicao paralela entre os registradores consiste no estabelecimento dos valores

que vm do Sistema Externo para os valores que sero usados no filtro.

Quando o sinal parallel muda seu valor para 1, com apenas um pulso na frequncia de
220.5kHz, o sistema passa todos os valores dos registradores que armazenaram os
coeficientes na comunicao serial (chamados a partir de agora como registradores seriais)
para um novo conjunto de registradores (chamados a partir de agora como registradores
paralelos), que ento so lidos para envio dos valores ao sistema de udio, definindo assim a
comunicao paralela entre os registradores.
Quando o contador (o mesmo utilizado na comunicao serial) atinge qualquer valor
diferente do ltimo valor possvel (temp1=4 e temp2=4), o sinal parallel mudado para 0
novamente e o sistema entra em um estado de pausa, onde os valores dos registradores
paralelos no so alterados.
c)

Comunicao para envio dos coeficientes ao sistema de udio

Aps todas as operaes para registrar os coeficientes recebidos do Sistema Externo,

necessrio envi-los ao mdulo Filtro IIR para computar com o sinal de entrada e fazer com
que o filtro esteja com a configurao correta no momento correto.
Essa comunicao ocorre parte das outras duas etapas, porque a todo o tempo
(somente no ocorre quando o sinal reset=1), o mdulo Carregador de Coeficientes tem que
fornecer ao mdulo Filtro IIR o valor correto dos coeficientes para cada instante de tempo.
Para realizar essa tarefa, o sistema usa o sinal externo dgt (j mencionado anteriormente), so

IF-SC

40

Projeto do sistema
usados os valores deste sinal para determinar qual conjunto de coeficientes deve ser enviado
ao Filtro IIR.
As configuraes tambm esto apresentadas na Tabela 8, onde possvel verificar que
a cada iterao necessria a alterao dos coeficientes.
Essa rotina executada com o clock de 220.5kHz, e a cada iterao enviado um
diferente conjunto de cinco coeficientes ao filtro. Por exemplo, quando o sinal dgt igual a
000, o sistema envia ao Filtro IIR os coeficientes salvos nos registradores paralelos que so
destinados aos coeficientes do filtro passa baixa. Aps isso no prximo valor do sinal dgt, a
operao l os registradores que esto com os valores do filtro passa banda I e assim por
diante.

Nvel superior

3.5.4

Nesse mdulo realizada a interligao entre os dois sistemas (Sistema de udio e

Sistema de Controle), e tambm armazena os valores de entrada e sada do equalizador em
registradores para manter as amostras sincronizadas com o clock do sistema (44.1kHz). O
registrador de entrada inserido no sistema para reduzir a distncia lgica entre os
registradores e para conseguir maior controle do sinal de entrada, sincronizando com o clock.

IF-SC

41

4 Testes realizados e resultados

Para garantir que o projeto do equalizador paramtrico est entregando as respostas

corretas na sada do sistema, so necessrios diversos testes. Alm disso, pela caracterstica
do circuito sofrer alteraes em alguns passos, como na sntese automatizada. Os testes
garantem que todo o processo automtico de sntese de circuito tenha sido realizado
corretamente. Nas prximas sees pode ser verificado quais testes foram gerados, bem como
a inteno de realiz-los.

4.1 Sntese do circuito em RTL

Uma caracterstica importante do VHDL a criao de sistemas que possuem a
capacidade de ser sintetizado para obter um circuito otimizado. Essa sntese pode ser
configurada para obter o mnimo de consumo de potncia, mnimo de uso de rea, ou ambas
as opes (onde se alcana um valor intermedirio para as duas opes).
Segundo Roth (2008), quando o VHDL foi originalmente criado, a simulao era a
proposio principal. No entanto, hoje em dia, um dos usos mais importantes do VHDL
para sintetizar ou criar automaticamente hardware a partir de uma descrio em VHDL.
O processo de sntese consiste em traduzir o cdigo em VHDL para uma descrio de
circuito, especificando os componentes e conexes entre eles. Ento, aps realizar a sntese,
necessrio realizar a simulao mais uma vez para analisar o comportamento do circuito, para
garantir que ainda possua a mesma resposta do circuito realizado com o cdigo VHDL (RTL
Register Transfer Level Nvel de Transferncia de Registros). A simulao RTL
realizada assim que o cdigo VHDL finalizado para verificar se est com a resposta
desejada, sem considerar atrasos do circuito ou alguma especificao de componentes.
Portanto, aps aplicar essas informaes e sintetizar o circuito, necessrio verificar se a
resposta continua a mesma.

IF-SC

42

Testes realizados e resultados

4.2 Testes com ModelSim

Como o sistema de equalizao pretende possuir uma interface com o usurio, so
necessrios testes para validar o comportamento do filtro sob troca de configurao. Tendo
em vista que o filtro assumir uma resposta diferente da anterior, foram realizados alguns
testes para verificao do comportamento da sada quando temos a alterao dos coeficientes
de forma mais brusca.
Para os testes foram usados dois conjuntos de coeficientes. Um conjunto onde os
coeficientes todos possuem valor 1 (ou seja, o sinal de entrada tem que ser o mesmo na sada)
e o outro conjunto nada mais do que a configurao usada nos testes, ou seja, estabelecendo
os ganhos mencionados nos primeiros testes realizados (12dB para o filtro passa baixa, e 8dB
de ganho para os demais).
Considerando a alterao no sistema multiplexado, existe a possibilidade de reiniciar,
ou no, os registradores de atraso. A partir de agora o conjunto de coeficientes com valor 1
ser chamado de Ones Set e o conjunto de coeficientes usado nos testes anteriores ser
chamado de Normal Set. O teste se divide em duas partes e cada uma dessas partes recebeu os
conjuntos de coeficientes em dois arranjos. Primeiramente o equalizador estava operando
com o Ones Set e depois sofreu uma alterao para o Normal Set. Na Figura 21 pode ser
observado o comportamento do equalizador nessa condio quando no sofre nenhuma
alterao em seu contedo, ou seja, simplesmente recebe os coeficientes diferentes e continua
a operar com os valores antigos contidos nos registradores de atraso. Na Figura 22 pode-se
observar o filtro sendo operado com a mesma seqncia de coeficientes, mas no momento da
transio, o sistema recebe um sinal que informa ao sistema de udio que os registradores de
atraso devem ser limpos pela mudana de coeficientes que o sistema externo est impondo ao
equalizador.

Figura 21 - Entrada e sada sem reinicializao Ones Set seguido pelo Normal Set.

Figura 22 - Entrada e sada com reinicializao - Ones Set seguido pelo Normal Set.

IF-SC

43

Testes realizados e resultados

Na Figura 21 e na Figura 22 pode ser notado que na condio na qual no houve
reinicializao dos registradores de atraso, o sistema opera com uma transio mais suave,
mas a pequena diferena entre as amostras no sistema tambm no perceptvel ao ouvido
humano com o circuito reiniciando os registradores de atraso.
O sistema tambm sofreu um teste similar ao mencionado anteriormente, mas com a
ordem dos coeficientes invertidas, ou seja, primeiramente o circuito recebeu o Normal Set e
posteriormente recebeu novos coeficientes com o Ones Set. Na Figura 23 pode ser observado
o equalizador que no teve os registradores de atraso reinicializados, e na Figura 24 pode ser
visto o equalizador que teve os registradores de atraso reinicializados.

Figura 23 - Entrada e sada sem reinicializao - Normal Set seguido pelo Ones Set

Figura 24 - Entrada e sada com reinicializao - Normal Set seguido pelo Ones Set

Pode-se observar nas figuras Figura 23 e Figura 24, que o sistema quando no
reiniciado sofre uma alterao grande em seus valores devido aos valores j contidos nos
registradores de atraso e resulta em valores incorretos na sada do sistema. Logo, a
reinicializao do sistema mostrou ser mais indicada ao caso, pois somente sofreu uma
pequena alterao de resultado, o que no influencia na percepo do ouvido humano. A
percepo dessa necessidade somente aconteceu nos ltimos momentos do projeto, portanto
somente esse teste foi realizado. Com base nele, foi assumida em um primeiro momento, a
necessidade de reiniciar os registradores de atraso. Tal estudo pode ser aprofundado para um
maior nmero de testes. Tal questo ficou apenas documentada para posterior anlise pela
equipe do laboratrio. Pois, apesar de encontrarmos a situao de overflow, deve-se ser
verificada o porque de tal comportamento do circuito. E como no tivemos tempo hbil para
tal, ficou registrado como verificao futura.
Em resumo, o mdulo Filtro IIR opera como um simples Filtro IIR Forma Direta I de
Segunda Ordem. Onde uma entrada recebida do nvel superior (sem considerar sua origem
se sinal externo ou interno), realiza a computao do mesmo e entrega um sinal de sada ao

IF-SC

44

Testes realizados e resultados

nvel superior. Lembrando que a sada do Filtro IIR no a sada do sistema para o usurio,
isso controlado no mdulo Controle de Sinais.

4.3 Processos implementados para o testbench

Para o testbench (bancada de testes) foram criados alguns processos para simular os
blocos externos do sistema, que so apresentados na Figura 10. Alm de gerar
automaticamente um sinal de entrada senoidal a partir de amostras salvas em um documento
de texto, tambm salvar o sinal de sada em um documento de texto com o valor de cada
amostra. possvel notar portanto, que os blocos foram realizados para, simular o contador
externo do sistema, simular o clock que ser entregue pelo sistema externo, a gerao do sinal
de reset, a gerao do sinal de controle que define quando iniciada o envio de coeficientes
ao sistema, a gerao do sinal de entrada e armazenamento do sinal de sada. Nas prximas
sees, tais processos sero abordados com maior detalhamento. No apndice, podem ser
analisados os cdigos destes em VHDL.

Processo de contagem

4.3.1

O processo de contagem responsvel por gerar um contador de 0 a 4, simulando a

contagem a ser realizada pelo Sistema Externo. Tal contador usa como base os sinais de

clock de 220.5 kHz e o sinal de reset. Esse contador responsvel por dividir o tempo de
execuo do sistema nos cinco diferentes instantes de tempo necessrios. A idia de
incorporar tal contador no Sistema Externo foi baseada na situao de utilizar somente um
contador para vrios sistemas. Somente no equalizador tal sistema necessrio para o
Sistema de Controle e para o Sistema de udio, portanto somente um contador usado e o
sinal de sada do mesmo compartilhado para os diversos mdulos que o necessitam como
um sinal de entrada. O Apndice A (a) mostra o cdigo do processo count.

Processo de gerao de clock (Relgio)

4.3.2

O processo de gerao de clock, como o nome j diz, responsvel pela gerao de

relgio no sistema. Segundo Pedroni (2010), o comando wait for aplicado somente em
simulaes, por ser relacionado ao tempo. O comando sequencial, e por isso necessrio
um processo para que seja possvel o uso do mesmo.
IF-SC

45

Testes realizados e resultados

possvel verificar que a nica diferena entre os diferentes clocks o tempo do
perodo de cada um. Resultando portanto em clocks com frequncia de aproximadamente
1MHz, 220.5kHz e 44.1kHz respectivamente. O Apndice A (b) mostra o cdigo dos
processos de gerao de relgio.

Processo de gerao do sinal de reset (Reinicializao)

4.3.3

O processo de gerao do sinal de reincializao apresenta a gerao do sinal de reset.

Para testes bsicos ele apenas foi iniciado com o valor 1 e depois de 113400 nano segundos
ele recebe o valor 0 para o circuito operar. Quando so realizados testes de reinicializao
do circuito esse bloco sofre alterao e recebe mais uma variao de valor de 0 para 1 para
simular a reinicializao forada do circuito. O Apndice A (c) mostra o cdigo do processo
de gerao do sinal de Reset.

Processo de gerao do sinal de controle

4.3.4

O processo de gerao do sinal de controle responsvel por determinar a gerao dos

sinais de incio e fim de transmisso dos coeficientes. Os sinais Start e Stop so gerados
para incio e fim da transferncia dos coeficientes a partir do sistema de computo dos
coeficientes para o equalizador paramtrico, o sinal de Stop se mostrou desnecessrio pois
apenas o inverso do sinal de Start. possvel verificar que somente um envio acontece
antes do sinal reset, ou seja, o sistema no sofre alterao de coeficientes durante sua
atividade na configurao que est representada no cdigo de exemplo. O Apndice A (d)
mostra o cdigo do processo de gerao do sinal de controle.

Processo de gerao dos sinais de entrada

4.3.5

O processo de gerao dos sinais de entrada apresenta uma estrutura para leitura de
arquivo externo usado em duas tarefas diferentes, primeiramente para definir o sinal de
entrada do sistema, e por ltimo para definir os coeficientes que sero enviados ao sistema.
possvel identificar o arquivo que aberto para o modo de leitura (READ_MODE), e a
varivel salva para envio ao equalizador. Tal estrutura pode ser assumida para a gerao de
diferentes sinais externos ao sistema. O Apndice A (e) mostra o cdigo do processo de
gerao dos sinais de entrada.

IF-SC

46

Testes realizados e resultados

Processo de armazenamento do sinal de sada

4.3.6

O processo de armazenamento do sinal de sada realiza a escrita do sinal de sada do

sistema a um arquivo de texto para posterior anlise. Com isso, aps uma anlise grfica da
sada, possvel verificar os valores numricos do sinal. O Apndice A (f) mostra o cdigo
do processo de armazenamento do sinal de sada.

4.4 Sistema para comparao

Alm da comparao da resposta do circuito RTL e do circuito sintetizado, foi criado
tambm outro circuito para servir de comparao de resultados. Pois apenas com os
primeiramente citados, podemos comparar se os resultados so os mesmos do RTL, mas no
pode-se validar os valores obtidos com o RTL, ou seja, necessrio um circuito cascateado
visando a comparao entre os dois sistemas. Duas comparaes foram realizadas, a primeira
a comparao do sinal de sada, quando alimentado pelo mesmo sinal de entrada, entre o
RTL e o valor obtido no modelo realizado no Matlab (cascateado), e o segundo a criao de
um circuito de um equalizador paramtrico Cascateado em VHDL.
A criao do circuito realizada para tambm se ter uma comparao no quanto de rea
possvel salvar com o circuito multiplexado em relao a um circuito que utilize o
equalizador paramtrico Cascateado. Portanto, os mdulos de controle e o de nvel superior
so praticamente os mesmos, apenas sofreram algumas adaptaes. O sistema de udio foi
trocado por um nvel superior, seguido por cinco estgios, ou seja, os cinco filtros
cascateados do sistema. Na Figura 25 possvel verificar como ficou o arranjo dos mdulos
no sistema.

IF-SC

47

Testes realizados e resultados

Figura 25 - Hierarquia dos Mdulos do Sistema Cascateado

Nesse arranjo possvel verificar portanto que ao invs do mdulo Controle de Sinais
(Mux) servir de nvel superior para o sistema de udio, agora o c1 faz essa tarefa. Os mdulos

c1_stage1, c1_stage2, c1_stage3, c1_stage4 e c1_stage5 so os filtros

configurados como filtro passa baixa, filtro passa banda 1, filtro passa banda 2, filtro passa
banda 3 e filtro passa alta, respectivamente. Obviamente todos os filtros esto configurados
com os mesmos coeficientes que o sistema multiplexado.

4.5 Medidas
Aps a anlise grfica garantindo que o circuito opera como foi concebido, com a
insero de um sinal de entrada e anlise do sinal de sada, foram realizadas medies para a
verificao principal do projeto, que se baseia em trs medidas. As duas mais importantes
so, o consumo de potncia do sistema e a rea utilizada pelo sistema. O nmero de
registradores tambm obtido como informao adicional.
Como mencionado anteriormente, um problema encontrado nos equalizadores
paramtricos a rea usada por eles, j que so necessrios cinco filtros cascateados. Como o
equalizador considerado um sistema bsico em um dispositivo porttil (mp3 player, celular,
etc.) no pode ser desperdiado espao com tal sistema, pois em muitas partes, ele faz parte
IF-SC

48

Testes realizados e resultados

do mesmo wafer (poro de silcio usada para produzir os circuitos) integrado com outros
sistemas, portanto deve ocupar o mnimo de espao possvel.
Sabendo que o sistema cascateado utiliza uma rea maior do que o sistema
multiplexado, sabido tambm que o sistema multiplexado, por operar a frequncias
superiores s encontradas no equalizador paramtrico cascateado, possui um consumo de
potncia superior ao sistema cascateado.
Portanto, a inteno do trabalho se baseia em resultados que tornem til um sistema
multiplexado, com uma rea menor do que o sistema cascateado e controlando tambm o
consumo de potncia do mesmo, para no tornar invivel o sistema multiplexado. Nas tabelas
Tabela 10 e Tabela 11, possvel verificar os resultados encontrados no sistema.
Tabela 10 Potncia consumida (em W) pelo sistema cascateado e o sistema multiplexado

Mdulo

Sistema cascateado

Sistema multiplexado

Comparao

Total

Total

Sistema Completo

0,165

0,490

296,97

Sistema de Controle

0,017

0,037

217,65

Sistema de udio

0,145

0,449

309,66

Tabela 11 rea ocupada (em mm2) e total de registradores pelo sistema cascateado e o sistema
multiplexado

Item

Sistema cascateado

Sistema multiplexado

Comparao

Total

Total

rea Total

2,23

0,83

37,22

Total de Registradores

1099

1084

98,64

Consumo de potncia

4.5.1

Como j esperado, o sistema multiplexado consome maior potncia do que o sistema

cascateado, pois opera com um clock principal cinco vezes mais rpido, e os seus coeficientes
esto sendo sempre alterados. Portanto, como um maior nmero de sinais alterado a cada
instante de tempo, o resultado um maior consumo de potncia.

IF-SC

49

Testes realizados e resultados

Os valores se resumem aproximadamente trs vezes maior o consumo de potncia no
sistema multiplexado quando comparado com o sistema cascateado.

rea

4.5.2

A rea o ponto principal para a realizao do sistema multiplexado. Como pode ser
notado nos valores apresentados, o sistema multiplexado consegue valores muito menores do
que o sistema cascateado. Portanto, possvel uma economia grande na produo de tal
circuito, pois um maior nmero de circuitos poder ser criado na mesma rea antes utilizada
para produzir um circuito cascateado.
A relao de valores entre os dois sistemas ficou em aproximadamente trs vezes
menos consumo de rea no sistema multiplexado, quando comparado com o sistema
cascateado.

Nmero de registradores

4.5.3

O nmero de registradores, que a princpio pode se achar que seria muito menor no
sistema multiplexado, se torna praticamente o mesmo. O sistema cascateado tem um
acrscimo de registradores, pois necessita de um conjunto de registradores de atraso para
cada um dos seus filtros. O sistema multiplexado possui somente um filtro, mas os
registradores de atraso de cada um dos filtros simulados existem fisicamente, como
explanados nas sees anteriores.

4.6 Restries do sistema

O sistema aps a realizao de diversos testes deve ter tais requisitos respeitados:

No sistema deve haver um contador de 000 a 100 entregando uma sada na

forma std_logic_vector (vetor de lgica padro) ao equalizador, a cada borda de
subida do clock (que opera a 220.5kHz), a contagem deve ser incrementada.

O ganho mximo do filtro passa alta no pode ser maior do que 8 dB. Se o ganho
for configurado em um valor maior do que este, os coeficientes tero valores
maiores do que 2. A faixa de valores dos coeficientes est compreendida entre -2
e +2.

IF-SC

50

Testes realizados e resultados

O Sistema Externo em cada troca de coeficientes tem que enviar todo o conjunto
de coeficientes (25 coeficientes), respeitando a sequncia: filtro passa baixa (b0,
b1, b2, a1, a2), filtro passa banda 1 (b0, b1, b2, a1, a2), filtro passa banda 2 (b0,
b1, b2, a1, a2), filtro passa banda 3 (b0, b1, b2, a1, a2) e filtro passa alta (b0, b1,
b2, a1, a2).

IF-SC

51

5 Concluses

O projeto realizado na parceria entre o Instituto Federal de Educao, Cincia e

Tecnologia de Santa Catarina e a Carinthia University of Applied Sciences, teve como
objetivo principal o projeto intitulado como Design of an Advanced Audio Equalizer for
MP3 Applications (Projeto de um Equalizador de udio Avanado para Aplicaes em
MP3). Tal projeto teve como objetivo principal, a criao de um equalizador paramtrico que
tenha o mesmo desempenho de um equalizador paramtrico comum (cascateado), mas
montado de uma maneira que salvasse rea, ou seja, que gerasse economia na produo em
larga escala do sistema.
Tendo o objetivo principal traado, o estudo para criao de um circuito que realizasse
o sistema foi voltado para a multiplexao. A tcnica de multiplexao alcanou valores
satisfatrios em relao rea salva, e tambm teve um acrscimo de potncia consumida
esperado por operar em frequncia superior ao sistema cascateado.
O sistema de controle foi um trabalho adicional realizado para obter um controle total
sobre os coeficientes do sistema, tornando possvel tambm a interface entre usurio e
equalizador, onde fosse possvel a mudana de resposta do mesmo enquanto estivesse em
uso. Tal sistema consume muita potncia, pois realiza diversas trocas de sinais e possui
muitos registradores.
Tendo em vista os resultados apresentados anteriormente, com a atual configurao, foi
gerado um circuito que ao menos fornece uma nova escolha para produo. Se a produo do
equipamento necessita de economia no consumo de potncia no importando o espao, o
equalizador paramtrico cascateado continua sendo uma boa opo para a realizao do
trabalho. J se a produo do equipamento necessita de economia de rea, no importando o
acrscimo no consumo de potncia, o equalizador paramtrico multiplexado a melhor opo
para realizar o trabalho de equalizao de udio do sistema.
Para um uso mais especfico, onde o equalizador paramtrico pode ser altamente
empregado, na equalizao para correo das respostas em frequncia das cpsulas
receptora e transmissora do aparelho celular. Como se sabe, o espao reduzido destes
IF-SC

52

Concluses
componentes gera uma resposta em frequncia no linear, e com isso ocorrem muitas
distores na voz. Para esse uso, somente necessrio o clculo de coeficientes na fbrica,
quando testado o lote de cpsulas para definio da resposta necessria no equalizador. A
partir disso, os coeficientes sero fixos e no necessitaro de alterao. Portanto, o sistema de
controle sofreria uma alterao drstica, e ao invs de haver uma possibilidade de alterao
de coeficientes, estes estariam armazenados numa memria ROM interna que somente seria
lida para realizar a alterao dos coeficientes no sistema de udio a cada instante de tempo.
Tal configurao salvaria ainda mais o tamanho do filtro, e diminuiria o consumo de
potncia. Como essa observao somente foi vista no final do trabalho, toma-se essa
configurao de sistema para um prximo trabalho, pois tornaria o circuito totalmente apto
para realizao do trabalho com eficincia e com reduo de custos na produo.

IF-SC

53

Referncias bibliogrficas

HAYKIN, Simon et. al. Sinais e Sistemas: Bookman - 2001

LATHI, B. P. Sinais e Sistemas Lineares 2 Edio: Bookman - 2007
MATHWORKS Menu de Ajuda do software Matlab r2009b Mathworks
OFNER, E. Parametric Equalizer Noise Consideration in Biquads: Fachhochschule Krnten
Internal Report, 2011.
OPPENHEIM, Alan V. et. al. Discrete-Time Signal Processing Third Edition: Pearson
2010.
ORFANIDIS, Sophocles J. Introduction to Signal Processing: Prentice-Hall Signal
Processing Series, 1996.
PEDRONI, Volnei A. Circuit Design and Simulation with VHDL Second Edition: MIT
Press, 2010.
ROSA Design of an Advanced Audio Equalizer for MP3 Application: Fachhochschule
Krnten Internal Report - 2011
ROSA, Ivon E. E. Analysis of a Parametric Equalizer Direct Form I Second Order Sections:
Fachhochschule Krnten Internal Report 2011
ROSA, Ivon E. E. Design and Synthesis of a Complex-Time Parametric Equalizer:
Fachhochschule Krnten Internal Report - 2011
ROTH, Charles H. Digital Systems Design Using VHDL International Student Edition:
Thomsom, 2008.
SHENOI, B. A. Introduction to Digital Signal Processing and Filter Design: Wiley - 2006
ZLZER, U. Digital Audio Signal Processing: Second Edition. Wiley, 2008.

IF-SC

54

A Apndice

A Apndice

A.1

Cdigos VDHL dos processos do TestBench

(a)

Processo de contagem

count: PROCESS(clk5,reset)
BEGIN
IF (reset=1) THEN
temp<=4;
ELSIF(clk5EVENT AND clk5=1)THEN
temp<=temp+1;
IF(temp=4) THEN
Temp<=0;
END IF;
END IF;
END PROCESS count;
dgt<=conv_std_logic_vector(temp,3)

IF-SC

55

A Apndice

(b)

Processo de gerao de clock (relgio)

Clk1m_gen:PROCESS
BEGIN
Clk1m<=1;
Wait for 500ns;
Clk1m<=0;
Wait for 500ns;
END PROCESS clk1m_gen;
Clk5_gen:PROCESS
BEGIN
Clk5<=0;
Wait for 2268 ns;
Cl5<=1;
Wait for 2268 ns;
END PROCESS clk5_gen;
Clk_gen:PROCESS
BEGIN
Clk<=0;
Wait for 11340 ns;
Clk<=1;
Wait for 11340 ns;
END PROCESS clk_gen;

(c)

Processo de gerao do sinal de reset (reinicializao)

Reset_gen:PROCESS
BEGIN
Reset<=1;
Wait for 113400 ns;
Reset<=0;
Wait;
END PROCESS reset_gen;

IF-SC

56

A Apndice

(d)

Processo de gerao do sinal de controle

Start_Stop_gen:PROCESS
BEGIN
Wait for 113400 ns;
Start<=0;
Stop<=1;
Wait for 1000 ns;
Start<=1;
Stop<=1;
Wait for 26000 ns;
Start <= 0;
Stop <= 1;
Wait until reset=1;
END PROCESS start_stop_gen;

(e)

Processo de gerao dos sinais de entrada

read: PROCESS
file input_file:text;
variable lin:line;
variable DataInV:std_logic_vector(15DOWNTO0):=(others => 0);
BEGIN
File_open(input_file, input.txt, READ_MODE);
Wait until reset=0;
While not ENDFILE(input_file)
LOOP
Wait until clk5event and clk5=1;
Readline (input_file, lin);
Hread(lin,DataInV);
Fin <= DataInV(15 DOWNTO 0);
END LOOP;
Wait;
END PROCESS read;
Input_uC: PROCESS
file input_file:text;
variable lin:line;
variable DataInV:std_logic_vector(15DOWNTO0):=(others => 0);
BEGIN
File_open(input_file, input_uc.txt, READ_MODE);
Wait until start=1 and reset=0;
While not ENDFILE(input_file)
LOOP
Wait until clk1mevent and clk1m=1 and start=1;
Readline (input_file, lin);
Hread(lin,DataInV);
Fin <= DataInV(15 DOWNTO 0);
END LOOP;
Wait;
END PROCESS input_uc;

IF-SC

57

A Apndice

(f)

Processo de armazenamento do sinal de sada

Write:PROCESS
File output_file:text;
Variable lout: line;
Variable DataOutV: std_logic_vector(19 DOWNTO 0) := (others => 0);
BEGIN
File_open(output_file,output.txt,WRITE_MODE);
Wait until reset=0;
LOOP
Wait until clkevent and clk=1;
DataOutV:=fout;
Writeline(output_file,lout);
Hwrite(lout,DataOutV);
END LOOP;
Wait;
END PROCESS write;

IF-SC

58