Sistema transmisión digital

LOGO
Redes de Telecomunicaciones
Unidad 3 Sistema de Transmisin Digital

Parte 1
UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACIN
DEPARTAMENTO DE SISTEMAS DIGITALES Y TELECOMUNICACIONES
Objetivo
Reconocer la aplicabilidad
de los diversos medios de
acceso a las redes de
comunicaciones
las tcnicas de
codificacin
multiplexacin digital
consecuencias entre
utilizar un mtodo u otro.
servicios
telecomunicaciones
fijos y mviles
banda base y banda
ancha
Usando tecnologas ms
adecuada
Identificar los elementos

y tecnologas utilizadas en
el sistema de transmisin
digital
Sistema de Transmisin Digital
Redes Telecomunicaciones
Contenido
La red de transporte
Multiplexacin de Canales
Sistema de Multiplexacin PCM de orden superior
La red de acceso
La red de transporte
La Red de Transporte
Modulacin
de Cdigo
de Pulso
(PCM)
Codificacin
de Lnea
Modulacin de Pulsos Codificados (PCM)

Tcnica utilizada en un sistema de
transmisin digital.
Velocidad de Transmisin PCM
PCM se lleva a cabo

en dos pasos:
Ocurre un error de
cuantificacin
La seal analgica es muestreada 8,000 veces por

segundo.
La altura de pulso es convertida a un valor digital.
Diferencias entre el valor real y el cuantificado.
La velocidad de
muestreo basada en
Nyquist
La mxima frecuencia de la seal es 4000 Hz x 2

= 8000 Hz.
Velocidad de
Transmisin
8,000 muestras por segundo x 8 bits por muestra

= 64,000 bps.
Se conoce como DS-0 (Digital Signal Level Zero)
Codificador PCM
Decodificador PCM
DPCM: Modulacin Delta

Es un caso especial de conversin de seales analgicas en el cual
solo se utiliza un bit por muestreo con la diferencia de la seal.
Requiere un muestreo mayor que PCM.
Un problema que se puede presentar cuando existen cambios rpidos

en la entrada y la seal de salida digital no puede seguir estos
cambios.
10
CODIFICACIN DEL LNEA
11
Codificacin Digital NRZ

Non Return to Zero: El voltaje permanece constante (no
regresa a cero) durante el tiempo en que un bit es
transmitido.
Manteniendo la seal sin cambios no facilita la sincronizacin

entre el dispositivo transmisor y el receptor.
12
Codificacin Manchester
Usa cambios de seal para mantener el dispositivo
receptor y el transmisor sincronizados.
O = Cambio de alto a bajo y 1 = Cambio de bajo a alto
13
Codificacin Manchester Diferencial

Similar al Manchester, pero el valor de 0 y 1 se define al inicio
del intervalo.
O = Complemento de seal al inicio del intervalo y 1 = Se
mantiene la seal al inicio del intervalo.
Evita problemas ocasionados al invertir la conexin de cables.

No se debe indicar cual es el cable de alto voltaje y esto hace
el cable menos caro.
14
Codificacin AMI
AMI (Alternate Mark Inversion): Se traduce como Inversin
de Marcas Alternadas y es utilizado en portadoras T1.
En este sistema de codificacin bipolar, O (space) =
Ausencia de pulso y 1 (mark) = pulsos que se van alternando.
Evita problemas ocasionados al invertir la conexin de cables.

No se debe indicar cual es el cable de alto voltaje y esto hace
el cable menos caro.
15
Ventajas de Codificacin AMI

Elimina la energa CD (corriente directa).
Fuerte presencia de seal de reloj

Detection de error.
Requerimientos segn ANSI T1.403

La seal del reloj es recuperada si hay suficiente densidad de unos. No
pueden haber ms de 15 ceros consecutivos.
Al menos N unos en cada ventana de 8*(N+1) intervalos de tiempo
(donde N puede ser 1-23)
El mtodo mas comn para asegurar un promedio de

densidad de unos aceptables es el Bipolar con Sustiticin
de 8 ceros (B8ZS, Bipolar with Eight Zero Substitution).
16
Codificacin B8ZS
Si el pulso precediendo 8 ceros es positivo, el B8ZS enva 0 0 0 + - 0 +. Si el pulso precediendo 8 ceros es negativo, el B8ZS enva 0 0 0 - +
0 + -.
La deteccin de este cdigo es detectando un cdigo de 8 bits con dos
violaciones bipolares.
17
Codificacin HDB3
Mtodo de codificacin recomendado para portadoras E1 (CCITT), llamado

HDB3 (High Density Bipolar order 3 substitution). No permite ms de tres ceros
consecutivos.
Cada 4 ceros consecutivos es reemplazado por 000V (V=pulso violando reglas
AMI) cuando el nmero de pulsos despus de la ltima violacin de reglas es
impar y B00V (B=pulso siguiendo reglas AMI) cuando el nmero de pulsos es
par.
18
Multiplexacin de Canales
19
SISTEMAS DE MULTIPLEXACIN
Diseados para manejar seales PCM de alta
velocidad.
Sistema de Portadora T1 y E1
PCM de Orden Superior
SONET, Red ptica Sncrona de ANSI
SDH, Jerarqua Digital Sncrona de ITU
20
Sistema de Portadora T1
Es un sistema, tambin referido como DS1, capaz de transmitir una seal digital
a velocidad de hasta 1.544 Mbps (Usado en Norte Amrica y Japn)
Un marco contiene 24 canales DS0 que se repite 8000 veces en un segundo que
es la frecuencia de muestreo de PCM.
Cada marco contiene un bit de
sincronizacin.
(24 canales * 8 bits + 1 bit) *8,000 = 193 bit en un marco x 8,000 = 1,544 Kbps
Cada canal produce 7 bits de datos y 1 bit de control por muestra, por lo tanto hay
7 x 8000 = 56,000 bps de datos por canal y 56K x 24 = 1.344 Mbps en total.
21
Diagrama Simplificado de un Codec PCM T1
22
Sistema de Portadora E1
Es un sistema recomendado por la CCITT capaz de transmitir una
seal digital a velocidad de hasta 2.048 Mbps. (Usado en Europa e
Internacionalmente)
23
Estructura de Portadora E1
Un marco contiene 32 canales que se repite 8000 veces en un
segundo que es la frecuencia de muestreo de PCM. Cada
marco contiene un canal de sincronizacin y otro de
sealizacin.
(32 canales * 8 bits) *8,000 = 256 bit en un marco x 8,000 = 2,048 Kbps
Solo 30 canales son utilizados para datos, por lo tanto hay
8 x 8000=64,000 bps de datos por canal y 64K x 30 = 1.92 Mbps en total.
24
Secuencia de Tramas E1
25
Estructura de multitramas (2.048 Mbps)
26
Sistema de Multiplexacin PCM de orden

superior
27
Jerarquas de Orden Superior

La jerarqua PCM es desarrollada basada en 24 o 30 grupos de canales, los
cuales son llamados nivel 1. Niveles siguientes han sido desarrollados
28
PCM de Orden Superior (PDH)

En la tabla se muestra y compara estos niveles de multiplexacin:
Norteamrica
Nivel
Circuitos
Mbit/s
Europa
Denom
inacin
Circuito
s
Japn
Mbit/s
Denomi
nacin
Circuitos
Mbit/s
Deno
minac
in
24
1,544
(T1)
30
2,048
(E1)
24
1,544
(J1)
96
6,312
(T2)
120
8,448
(E2)
96
6,312
(J2)
672
44,736
(T3)
480
34,368
(E3)
480
32,064
(J3)
4032
274,176
(T4)
1920
139,264
(E4)
1440
97,728
(J4)
Por simple multiplicacin se puede ver que la velocidad de orden

superior es un mltiplo de la velocidad inferior ms algunos bits.
Estos bits adicionales son para sincronizacin y enmarcado (relleno
de bits).
PDH: Jerarqua Digital Pleosncrona
Sistema de Tran22smisin Digital
29
Jerarqua PCM Norte Americana

Nivel
Norteamrica
Circuitos
Mbit/s
Denominacin
24
1,544
(T1)
96
6,312
(T2)
672
44,736
(T3)
4032
274,176
(T4)
30
Jerarqua PCM Internacional

Nivel
Circuitos
Mbit/s
Denominacin
30
2,048
(E1)
120
8,448
(E2)
480
34,368
(E3)
1920
139,264
(E4)
31
Drop-Insert
En un sistema
de transmisin de varios
canales, drop-insert es un
proceso que
por ejemplo, en una

ranura de tiempo o banda
de frecuencia, antes
ocupado por la
seal desviada.
se desva (drops) una

porcin de la seal
multiplexada agregada en
un punto intermedio, e
introduce (Insert) una

seal diferente para su
posterior transmisin en
la misma posicin,
32
Proceso de Drop/Insert en PDH
ETL Equipo
Terminal de Lnea
33
Jerarqua Digital Sncrona
SONET: Synchronous Optical Network (USA y Canada)

SDH: Synchronous Digital Hierarchy (resto del mundo)
Las tramas tributarias de las seales de lnea pueden ser subdivididas para acomodar
cargas pleosincronas, trfico ATM o unidades de menor orden.
Esto supone mezclar trfico de distinto tipo dando lugar a redes flexibles y ms fcil
administracin .
34
SONET
Define las caractersticas y funcionabilidad de un sistema de
transporte basados en los principios de multiplexacin sincrnica.
Es capaz de transportar todas las seales tributarias que han sido
definidas en las redes digitales actuales.
35
SONET Estructura de STS-1
SONET consiste en una estructura bsica llamada STS-1 (seal sncrona de

transporte) organizada en una estructura de marcos.
En la estructura de 9 filas por 90 columnas, las tres columnas de la izquierda
son utilizadas para el encabezado de transporte restando un rea de 9 filas por
87 columnas para carga til.
36
Estructura del SONET

La carga til a la vez contiene tres columnas, una para el encabezado
de comunicacin (para comunicar varias piezas de informacin) y dos
de relleno de bits
37
Relleno de bits (bit stuffing)

Qu es?
Es el proceso de cambiar la velocidad de una seal digital de una manera
controlada de forma que pueda ir acorde con una velocidad diferente de su
propia velocidad original sin prdida de informacin, generalmente.
Por qu es necesario?
debido a que se deben multiplexar diferentes seales (o tributarios) con relojes
de transmisin diferentes (dentro de un determinado grado de tolerancia).
Cmo se implementa?
Se suman ranuras de tiempo a cada seal en suficiente cantidades para hacer
que la seal opere a una precisa velocidad operada por un reloj comn.
Pulsos son insertados (o rellenados) en estas ranuras sin informacin alguna.
Cmo se eliminan estos bits en el otro extremo?
Se codifica la seal de tal manera que esos bits de informacin nula puedan
ser reconocidos y removidos en la otra terminal (de-multiplexados)
38
Tributarios Virtuales
Cuatro tamaos para acomodar sub-velocidades STS-1 como
T1 y E1.
Un STS-1 puede acomodar hasta 21 seales E1 y 28 seales

T1.
39
Proceso de Ensamblaje y Desemsamblaje

La capacidad de carga til es siempre mayor que lo que requiere el
tributario, entonces el mapeo necesario para sincronizar la velocidad
del tributario con la capacidad de la carga til se logra sumando bits
de relleno.
40
SDH
SDH fue un desarrollo Europeo (CCITT) con una velocidad bsica de transmisin llamada
STM-1 (155.52 Mbps) equivalente al STS-3 de SONET.
STM (Mdulo de Transporte Sncrono) es la estructura de informacin que soporte SDH.
STM-1 = 8000 * (270 octetos * 9 filas * 8 bits)= 155 Mbps

STM-4 = 4 * 8000 * (270 octetos * 9 filas * 8 bits)= 622 Mbps
STM-16 = 16 * 8000 * (270 octetos * 9 filas * 8 bits)= 2.5 Gbps
STM-64 = 64 * 8000 * (270 octetos * 9 filas * 8 bits)= 10 Gbps
STM-256 = 256 * 8000 * (270 octetos * 9 filas * 8 bits)= 40 Gbps
2-41
Drop-Insert en SDH
Proceso que SDH utiliza
para agregar informacin a las
tramas
Este mecanismo examina las tramas y tiene la funcionalidad
de retirar o insertar informacin de ellas.
42
Estructura bsica SDH y Drop/Insert
Redes
Telecomunicacione
s
2-43
Multiplexaje Sncrono
VC: Contenedor
Virtual
TU: Unidad de
Tributario
TUG: Grupo de
unidades
tributarias.
AU: Unidad
Administrativa
AUG: Grupo de
unidades
administrativas
44
Ventajas de SDH
El proceso de
multiplexacin
es mucho ms
directo.
Las tramas
tributarias de las
seales de lnea,
denominadas
contenedores
virtuales (VC)
pueden ser
subdividas para
acomodar cargas
plesicronas,
trfico ATM.
El procesamiento
de la seal se
lleva a cabo a
nivel de STM-1
45
Compatibilidad
elctrica y ptica
entre los equipos
de los distintos
suministradores
Clase Prctica Transmisin Digital
Cuntos T1 adicionales pueden ser transportados por una

seal STS-1 que ya est transportando cinco seales E1?
Justifique mostrando todos los clculos necesarios.
Cuntos E1 adicionales pueden

ser transportados por una
seal STS-1 que ya est transportando seis seales T1?
Justifique mostrando todos los clculos necesarios.
Mencione que ventaja tiene el proceso de Drop/Insert de

SDH con respecto a PDH.
LOGO

Sistema transmisión digital

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Sistema transmisión digital

Hochgeladen von

Copyright:

Verfügbare Formate

LOGO

Unidad 3 Sistema de Transmisin Digital

UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Identificar los elementos

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Sistema de Multiplexacin PCM de orden superior

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Modulacin de Pulsos Codificados (PCM)

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Velocidad de Transmisin PCM

PCM se lleva a cabo

La seal analgica es muestreada 8,000 veces por

Diferencias entre el valor real y el cuantificado.

La mxima frecuencia de la seal es 4000 Hz x 2

8,000 muestras por segundo x 8 bits por muestra

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

DPCM: Modulacin Delta

Un problema que se puede presentar cuando existen cambios rpidos

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

CODIFICACIN DEL LNEA

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Codificacin Digital NRZ

Manteniendo la seal sin cambios no facilita la sincronizacin

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Codificacin Manchester Diferencial

Evita problemas ocasionados al invertir la conexin de cables.

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Evita problemas ocasionados al invertir la conexin de cables.

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Ventajas de Codificacin AMI

Fuerte presencia de seal de reloj

Requerimientos segn ANSI T1.403

El mtodo mas comn para asegurar un promedio de

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Mtodo de codificacin recomendado para portadoras E1 (CCITT), llamado

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN

Diagrama Simplificado de un Codec PCM T1

Sistema de Transmisin Digital

FACULTAD DE ELECTROTECNIA Y COMPUTACIN