(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

NOTA: Salvo que se indique lo contrario, el mapa de memoria es de 64Kbytes.

Problema 1.- Dibuje el mapa de memoria para el circuito de la figura, indicando, razonadamente, las
posiciones ocupadas por las memorias RAM y ROM.
A15
0
A14
A13

A15

D
E
0 C
1

&

1
2
3

ROM

13

D0 - D7

A12 - A0

D0 - D7

A12 - A0

RAM

13

Problema 2.- Determine el mapa de memoria correspondiente al circuito de la figura.

A11 - A0
ROM1
12

0
A13
A12
0

A15

A14

D
E
C

1 D
E
0 C

1
2

&

3
&

A10 - A0
ROM2

11

0
A13
A11

1 D
E
0
C

1
2
3

A10 - A0

ROM3
11

D0 - D7

Pg. 1

(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

Problema 3.- En el mapa de memoria de un microcomputador de 16 lneas de direccin (A15/A0) se

han ubicado una memoria RAM de 8K en las primeras 8K posiciones de memoria y una memoria ROM
de 8K en las ltimas 8K posiciones de memoria. Se desea incluir una memoria RAM de 32K, para lo
que se han propuesto los 3 diseos de la figura. Indique en qu medida es correcto cada uno de los
diseos y, si es posible, determine qu palabra de la RAM se direcciona cuando A15/A0= $ABCD (hexadecimal) en cada uno de los 3 casos. Qu direccin hay que poner en el BUS de direcciones para leer
la posicin $4680 de la RAM en cada caso?.
A1413

A15,A13- A0
15

A0

D0 - D 7
RAM

A15 - A1
15

(a)

A15A14A13 + A15 A14 A13

A14 - A0

D0 - D7
RAM

15

D0 - D 7
RAM

(c)

(b)

Problema 4.- Se desea transferir el contenido de las memorias M2 y M3 a la memoria M1 (ver figura). Se dispone de una instruccin:
TRANSFIERE ($ N de palabras, $ Fuente, $ Destino )
Dicha instruccin transfiere un bloque, cuyo nmero de palabras es el indicado, desde la direccin fuente hacia la direccin destino; por ejemplo, para transferir 4K-palabras ($1000) que estn escritas a partir de la posicin $2000 a posiciones de memoria que comiencen en $7000 se pondra:
TRANSFIERE ($1000, $2000, $7000).
(El sistema interpreta y ejecuta esta instruccin).
Escriba el programa necesario para el circuito de la figura.

A15

A14

A12

A13 - A0
0
1
2

DEC

&

3
4
5
6
7

14

A13, A11 - A0
13

A13, A11 - A0
13

Pg. 2

M1
16K

M2
8K

M3
8K

D0 - D7
8

D0 - D7
8

D0 - D7
8

(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

Problema 5.- Utilizando circuitos de memoria de 8K*8, realice una asociacin de 32K a partir de la
posicin $6000.

Problema 6.- Se desea disear un sistema microcomputador que tenga 64Kbytes de memoria, de
los cuales, 40K sean RAM y 16K ROM. Se dispone de chips de los siguientes tipos:
ROMs: 16K*4
RAMs: 16K*8
RAMs: 4K*8
Disee el circuito de decodificacin necesario.

Problema 7.- Se dispone de 3 circuitos de memoria con entrada de seleccin activa en nivel bajo:
dos son de 8K palabras y el tercero de 32K. Estos circuitos van a estar direccionados por un procesador
de 16 seales de direcciones (A15/A0). Se requiere que los circuitos de 8K ocupen las direcciones
menores y las mayores.
a) Proponga un mapa de memoria que utilice los tres circuitos y deje libre las 16K palabras de
direccin sobrantes. Disee el circuito que realiza ese mapa.
b) Indique el circuito de memoria y la posicin en dicho circuito que se activa con cada una de
las siguientes direcciones ($A15/A0, en hexadecimal): $0123, $2345, $4567, $6789, $89AB, $ABCD,
$CDEF y $EF01.

Problema 8.- En una memoria LIFO de fondo 6 se va a realizar la siguiente secuencia de operaciones:
3 PUSH, 1 NOP1, 1 PULL, 2 PUSH, 2 NOP, 1 PULL, 1 PUSH.
La memoria est vaca en el instante inicial. La anchura de la memoria es de 8 bits. Por su bus
de entrada vienen caracteres ASCII con paridad par, concretamente, los valores durante las sucesivas
operaciones de escritura son: N, E, G, I, C, B.
a) Muestre el contenido de la LIFO al realizar la secuencia de operaciones.
b) Supuesta vaca la LIFO y siguiendo un proceso de 2 operaciones de escritura y 1 de lectura
(despus otras 2 de escritura y 1 de lectura, ...), indique la secuencia de entradas a la LIFO para que
en la pila est escrita la palabra FINAL en algn momento.

Problema 9.- Determine el mapa de memoria del circuito de la figura. Indique, si es posible, qu palabras de la RAM se direccionan cuando A15/A0 = $4ABC y A15-0 = $8000.

A13

0
A15
A12

CS

&
3

A15,A12,A10 - A0

1 MUX 4:1

DEC 2:4

0
1

A14 A11

1. NOP: no operacin.

Pg. 3

RAM
13

8K8

D0 - D7

(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

Problema 10.- Para el circuito de la figura, determine las distintas secuencias de salida, indicando las
direcciones en que ocurren cada una de ellas, dentro de un mapa de memoria de 64K.

A15

A14
A13
A12

0
1
2
2
3
1
4
5
0
6
DEC3:8 7

CLK

&

A11
A10

a3 CS d3
a2
d2
a1
d1
d0
a0
ROM(244)

CONTADOR
MOD-4

q2
q1

[$]

0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F

0
2
F
B
F
D
E
B
0
1
2
3
A
B
F
C

Problema 11.- Utilizando memorias 4K4, disee un circuito de decodificacin que permita situar 16
Kbytes a partir de la posicin $1000.
Problema 12.-Un sistema basado en el microprocesador R65C02, dispondr de 3 RAM de 8K8 y
una EPROM de 8K8. Disee el circuito de decodificacin correspondiente.
Problema 13.-El mapa de memoria de un microprocesador con bus de direcciones de 16 bits est
ocupado por 8K ROM y 20K RAM. Disee el circuito de decodificacin necesario si se dispone de chips
de 8K4 ROM, 16K4 RAM y 4K8 RAM.
Problema 14.-Utilizando circuitos de memoria 2K4, realice una configuracin 8K8 que ocupe 8K
posiciones a partir de la 4096(10 en un mapa de memoria de 64K.

Problema 15.-Disee un circuito decodificador que permita situar 20Kbytes de RAM a partir de la direccin $5000 dentro de un mapa de memoria de 64K. Para ello se dispone de chips de 8K8 y 4K4.

Problema 16.- Se dispone de RAMs de 8K8 y de 4K4. En una CPU de 16 lneas de direccin y 8
de datos:
a) Disee con puertas lgicas un banco de memoria de 28K palabras, a partir de la direccin
$4000 del espacio de direcciones.
b) Indique la posicin fsica correspondiente a las direcciones $4567 y $CAFE en el bus de direcciones.
c) Qu direccin hay que poner en el bus de direcciones para leer la posicin $0123 de una de
las memorias RAM de 4K4?
d) Indique los cambios que habra que hacer si el bus de datos fuera de 4 bits.

Pg. 4

(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

Problema 17.-Disee una memoria tipo LIFO de 8 bits de anchura y un fondo de 6 en los siguientes
casos:
a) Con registros de carga en paralelo.
b) Con registros de desplazamiento.
Problema 18.-Para un sistema con 16 lneas de direccin se necesitan 40K de memoria dejando libre
el resto. Se dispone de una RAM de 32K y otra de 8K, ambas con seal de seleccin de chip CS, de
lectura/escritura R/W y buses compartidos. La memoria resultante deber tener seales de lectura R y
de escritura W separadas y activas en alta, sin seleccin de chip.
a) Disee el circuito
b) Qu palabras de memoria se corresponden con las direcciones lgicas siguientes: $FOCA,
$4342, $9CAD.
c) Cul es la direccin lgica que hay que poner para acceder a la palabra $7531 de la RAM de
32K. Cul sera para la $0246 de la RAM de 8K.
Problema 19.-Se necesita un contador cuya secuencia sea (0, 6, 1, 7, 2, 4, 3, 5).
(a) Diselo usando biestables JK.
(b) Si el contador se conecta a una RAM de la forma indicada en la Figura, rellene la tabla que
se da suponiendo que el estado inicial de cuenta es el 0.

D3-0

CONT
RAM inicial
$

[$]

0
1
2
3

4
5
0
0

q0 q1 q2

r/w
A1 RAM
A0
Z3-0

CK

D3-0

0
1
2
3
4
5
6
7
8
9
10

6
6
7
7
8
8
9
9
C
A

[$]
0123
4500

q2q1q0

Z3-0

000

Problema 20.-La figura muestra un diagrama de bloques de la memoria principal de un micropocesador de 16 lneas de direccin. El bloque de dispositivos de memoria contiene 2 RAMs de 8kx8 y 1
ROM de 16kx8. El otro bloque rene al circuito de decodificacin junto a un circuito secuencial.
MEMORIA PRINCIPAL
R/W
AB 16
MICROPROCESADOR

AD
READY

DISPOSITIVOS
DE
MEMORIA

CIRCUITO
SECUENCIAL
Y DE
DECODIFICACIN

CLK
DB

El funcionamiento del microprocesador para acceder a una palabra de memoria es el siguiente:

El microprocesador coloca en el bus AB una direccin sincronizada con el flanco de subida
de la seal de reloj. Esta direccin se mantiene hasta que se reciba un pulso de un ciclo de reloj por la
seal READY, despus del cual el microprocesador podr poner una nueva direccin (ver cronogra-

Pg. 5

(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

ma).

Para indicarle al circuito secuencial y de decodificacin que se ha colocado una direccin

nueva, el microprocesador activa la seal AD durante un ciclo de reloj.
Por su parte el circuito secuencial y de decodificacin debe operar del siguiente modo:
Activa de forma adecuada los Chip Select (CS, activos en alta) de cada uno de los chips de
memoria.
Adems, genera la seal de READY, que le indica al microprocesador que ya ha realizado
la operacin con la memoria. Esta seal READY se va a activar en ciclos de reloj distintos dependiendo
de si el microprocesador quiere acceder a la RAM o a la ROM. En concreto:
- Cuando accede a la RAM, se activa la seal de READY en el perodo siguiente al que se
activ AD.
- Cuando accede a la ROM, la seal de READY se activa tres ciclos de reloj despus de aqul
en el que se activ AD.
Disee el circuito secuencial y de decodificacin utilizando la PAL secuencial de la figura
ciclos de CLK
AB bus

RAM

ROM

AD
READY
X1
Z1
X2
Z2
X3
q1
D

X4
q0

X5
Z3

Z4

CLK

Pg. 6

(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

Problema 21.-En el mapa de la memoria de 64K de la figura, tenemos ya colocadas tres memorias,
una de 16K (M3) y dos de 8K (M1 y M2).
a) Obtenga el circuito decodificador necesario para
cubrir totalmente el resto de este mapa de memoria sabiendo que se dispone de un slo chip de 8K (M4). Se dispone
de decodificadores 2:4 con salidas activas en bajo y una entrada de habilitacin tambin activa en bajo, as como puertas AND de dos entradas.
b) Si las lneas de entrada al chip de 8K (M4) son A14,
A11-A0, indique en cada uno de los siguientes casos si se
accede o no a M4 y, si es as, a qu posicin se accede:
$9071
$0123
$4444
$FOCA.

$FFFF

M1

8K
8K

M2

8K
8K

M3

16K
16K
$0000

Problema 22.-El esquema de la figura corresponde a una pila de fondo 4 y tamao de palabra 8 y
consiste en un circuito secuencial y 8 registros de desplazamiento.
I7-0
PUSH
POP

SHR
CIRCUITO
SECUENCIAL

SHL

REGISTROS
ERROR

Z7-0
a) Describa a nivel RT los registros y realice la conexin adecuada entre los 8 registros y el circuito secuencial, indicando cules son las salidas y entradas de datos de la pila.
b) Realice el diagrama de estados correspondiente al circuito secuencial de Mealy, sabiendo que
la salida ERROR se activar en los siguientes casos:
- Si la pila est vaca e intentamos leer.
- Si la pila est llena e intentamos escribir.
- Si intentamos leer y escribir a la vez en la pila.
En caso de error la pila se dejar exactamente como estaba antes.
c) Disee el circuito correspondiente al diagrama de estados anterior utilizando nicamente un
contador y una ROM.

Problema 23.-- La figura representa un puntero de pila (Stack Pointer, SP) de 16 bits con slo 8 lneas
de salida.
RH
RL
I
D

SP[16]

8
Ck

Z[8]

E F

Opera de la siguiente forma:

- Cuando I = 1 incrementar su contenido y cuando D = 1 lo decrementar. No hay cambios si
I = D = 0 y el usuario tendr prohibido activar I = D = 1.
- Los 8 bits ms significativos saldrn por las salidas Z cuando RH = 1 y los 8 bits menos significativos cuando RL = 1. Si ninguna entrada (RH o RL) est activa, las salidas Z mostrarn alta impedancia. Estar prohibido activar RH = RL = 1.
a) Describa a nivel RT el comportamiento de SP.
b) Disee SP con biestables T, puertas y buffers de tres estados.

Pg. 7

(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

c) Reforme el diseo realizado en b) para prevenir operaciones incorrectas de incremento o decremento. Concretando, cuando SP est vaco ([SP] = 0), por una parte, se activar la seal de vaco
(Empty, E) y , por otra, el registro inhibir la orden de decrementar; esto es, si D = 1 cuando [SP] = 0,
SP continuar a 0. En el otro caso, cuando est lleno se activar la seal de lleno (Full, F) y se inhibir
la orden de incrementar.

Problema 24.-La figura muestra un diagrama de bloques de la memoria principal de un microprocesador de 16 lneas de direccin y 8 de datos. El bloque dispositivos de memoria contiene 2 RAMs de
8kx8 y 1 ROM de 16kx8. El otro bloque rene al circuito de decodificacin junto a un circuito secuencial.
MEMORIA PRINCIPAL
R/W
16 AB
MICROPROCESADOR

AS
DTACK

DISPOSITIVOS
DE
MEMORIA

CIRCUITO
SECUENCIAL
Y DE
DECODIFICACIN

CLK
DB

El funcionamiento del sistema para acceder a una palabra de memoria es el siguiente:

El microprocesador coloca en R/W el valor adecuado y en el bus AB una direccin sincronizada
con el flanco de subida de la seal de reloj y, para validarla, activa la seal AS durante un ciclo de reloj.
Esta direccin se mantiene hasta que se reciba un pulso de un ciclo de reloj por la seal DTACK, despus del cual el microprocesador podr poner una nueva direccin (ver cronograma).
Por su parte el circuito secuencial y de decodificacin debe:
Activar de forma adecuada los Chip Select (CS, activos en alta) de cada chip de memoria.
Generar la seal DTACK, que le indica al microprocesador que ya ha realizado la operacin
con la memoria. Esta seal DTACK se va a activar en ciclos de reloj distintos dependiendo de si el microprocesador quiere acceder a la ROM o a la RAM y, en este caso, si el acceso es de lectura o de
escritura. En concreto:
- Cuando accede en lectura a la RAM, se activa la seal DTACK en el ciclo siguiente al que se
activ AS (ver cronograma) y, si es en escritura, otro ciclo ms despus.
- Cuando accede a la ROM, la seal de DTACK se activa tres ciclos de reloj despus de aqul
en el que se activ AS (ver cronograma).
ciclos de CLK
R/W=1, AB

RAM

ROM

AS
DTACK
a) Disee el circuito de decodificacin de forma que las RAMs estn en las posiciones ms bajas
y en las ms altas.
b) Muestre la carta ASM de la parte secuencial.
c) Indique qu hay que hacer para leer la palabra 67(10 de la ROM.
d) Indique qu operacin se realiza si AB = $FF50 cuando R/W y AS se ponen a 0.

Pg. 8

(1o INGENIERA INFORMTICA)

ESTRUCTURA DE COMPUTADORES
BOLETN EC1 (07/08)

MEMORIAS

Problema 25.-Se desea transferir ordenadamente el contenido de las memorias M2 y M3 a la memoria M1 (ver figura). Se dispone de la instruccin
TRANSFIERE ($ Fuente, $ Destino )
la cual transfiere un bloque de 2kpalabras consecutivas desde la direccin fuente hacia la destino.
Justifique y escriba el programa necesario. (El sistema interpreta y ejecuta esta instruccin)

A15

A14

A12

A13 - A0
7
6
5

DEC

&

4
3
2
1
0

14

A13, A11 - A0
13

A13, A11 - A0
13

Pg. 9

M1
16K

M2
8K

M3
8K

D0 - D7
8

D0 - D7
8

D0 - D7
8