SISTEMAS DIGITALES II

INFORME FINAL

Ao de la consolidacin del Mar de Grau

UNIVERSIDAD CATOLICA
SANTA MARIA

PRESENTACION DE AVANCE 1
ESCUELA PROESIONAL:

INGENIERIA ELECTRONICA
DOCENTE:

Diana Isabel Valdivieso Herrera

INTEGRANTES:

Joaqun Pozo Rosado

Renzo Rivero Caldern
Obando Molina Junjiro
CURSO:

Sistemas Digitales II
GRUPO:

02

SISTEMAS DIGITALES II
INFORME FINAL

1. DIAGRAMA DE BLOQUES:
ETAPA DE PUESTA DE ENTRADA LLAVE
CD 4093

CONTADOR

DISPLAY

Puerta de 1 seg.
MECANISMO DE RELOJERIA Y BASE DE TIEMPOS
RESET

LATCH
CD 4511

LATCH

2. EXPLICACION DE DIAGRAMA DE BLOQUES

a. ETAPA DE PUESTA DE ENTRADA
La entrada de la seal se encuentra en el punto dado por J1.
Se utiliza un amplificador BF494 (amplificador de alta
frecuencia) con el objetivo de amplificar la seal entrante y
que dicha seal pueda ser reconocida por el 74132.
Dicho amplificador tendr una alimentacin de 5 V de modo
que la seal amplificada pueda ser utilizada por los circuitos
TTL (74132 y 7490) que necesitan entradas de 5V. Por otra
parte, la preferencia de uso de circuitos TTL en esta etapa
responde a su mejor respuesta a altas frecuencias.
Se utiliza adems un LM7805 (regulador de voltaje), que se
alimenta de 12 V pero brinda un valor de 5V para alimentar
a los circuitos de esta etapa. Esto se hace con el fin de
utilizar una nica fuente de alimentacin en todo el circuito
(de 12 V), en vez de dos de 5V.
El primer circuito integrado (74132) es un Trigger de Schmitt
(su uso se explica en el marco terico) y tiene como objetivo
transformar la seal recibida en una seal digital, de modo
que pueda acondicionar la seal para que pueda ser ledo
por los dems CI del frecuencimetro. Luego, la salida de
dicho circuito ir como entrada a un 7490 que ser
configurado como un divisor de tensin entre 10. Se busca
reducir la seal entre 10 ya que el mecanismo utilizado en la

SISTEMAS DIGITALES II
INFORME FINAL

base de tiempos (especficamente el CI CD4093) est a

base de circuitos CMOS, los cuales admiten frecuencias
mucho menores a las de los TTL. Reduciendo la frecuencia
entrante, por ejemplo, 60MHz a 6MHz permitir la entrada
de dicha frecuencia para los CMOS.
Por ltimo, la salida de este CI es llevado a un amplificador
con una alimentacin de 12v (recordar que los dispositivos
CMOS reconocen como un 1 lgico a un mayor voltaje del 1
lgico para el TTL) que ser luego conectado al CD4093.

b. DISPLAY Y CONTADOR

En el circuito de displayado se utilizarn las entradas de

LATCH, INPUT y RESET (las cuales se explicarn en el
bloque de mecanismo de relojera y base de tiempos).
Se utiliza un CD4518 que es un contador en BCD que
recibir la seal de entrada, de modo que las salidas de este
puedan ser conectadas a un CD4511 que ser utilizado para
la decodificacin de dicho cdigo y su observacin en el
display.
Se eligi el CD4511 ya que este tiene una entrada LATCH
que permitir almacenar el dato contado por un periodo de
tiempo. Por otra parte, el CD4518 aparte de recibir la
entrada de nuestra puesta de entrada, tambin tiene una
entrada Reset que permitir resetear el conteo de nuestra
seal para iniciar un nuevo conteo (como se explicar en el
mecanismo de relojera, nuestro frecuencmetro realizar el
conteo de ciclos durante un segundo, y se utilizar el otro
segundo para los pulsos de Latch y reset).
Por ltimo, se observa que en la compuerta 14 hay una
salida llamada cuenta que se utilizar para implementar
ms de dos display.

c. MECANISMO DE RELOJERA Y BASE DE

TIEMPOS

Inicialmente, se plante en el mecanismo de relojera

(oscilador) utilizar un contador 555 configurado para
obtener como salida una seal aproximada de 500 Hz.
Luego, se utilizara un 7490 configurado como divisor de
frecuencia entre 10 con el objetivo de obtener mayor
precisin en nuestro oscilador (segn clculos, el contador
555 nos brind una seal aproximada de 501 Hz, pero el
divisor entre 10 nos permite una mayor precisin de 50.1
Hz).

SISTEMAS DIGITALES II
INFORME FINAL

Sin embargo, el circuito 555 es muy suceptible al error, sin

mencionar que a un mayor tiempo de operacin y a mayor
temperatura, su frecuencia puede variar.
Por esta razn, se plante utilizar el circuito mostrado en
este documento. El cristal de cuarzo, acompaado de los
respectivos capacitores y el CI 4011 (compuerta nand)
permite la emisin de una seal de 4 MHz. Luego, por medio
del circuito 4520 (divisor de bits), se dividi dicha seal en 8,
teniendo como resultado 500KHz en la salida. Ms tarde, se
utilizaron 3 CI 4518 (cada uno de los cuales consta de 2
divisores de decadas), de modo que se obtuviese 0.5 Hz en
la salida. Estos 0.5 Hz corresponden a 2 segundos, que es el
tiempo en que se demorar el display para obtener los
valores. Se utilizar un segundo para obtener la entrada de
la seal (que permitir obtener seales de mnimo 1Hz), y el
otro segundo se usar para los pulsos de latch y reset.
Luego, la salida del oscilador de conectar al clock del 4018.
A continuacin se muestra un diagrama de pulsos del
circuito 4018
El circuito integrado 4018 es un contador de Johnson que
est
configurado
para
tener
como
diagrama de
tiempos
al
mostrado. Se
usa la salida
Q1 que estar
conectado a
una compuerta NAND (4093) que tendr como otra entrada
a la entrada de la seal de la puesta de entrada y salida a Y1
de U5.
As, cuando Q1 est habilitada, se permitir el conteo en el
CD4518 (dicho conteo ser de aproximadamente 1
segundo). Luego, se observan los pulsos LATCH y RESET.
Luego de terminado el pulso de Q1, el contador dejar de
contar nuestra seal, pero mantendr almacenado el
nmero de pulsos obtenido.
El pulso latch se encuentra habilitado en casi todo el
funcionamiento del circuito, a excepcin de 0.2 s despus de
terminado el pulso Q1. El pulso latch, cuando se deshabilita,
permite la entrada en el 4511 del conteo almacenado en el

SISTEMAS DIGITALES II
INFORME FINAL

4518 durante el pulso de Q1. Luego de 0.2 s, el latch se

volver a habilitar, de modo que el 4511 almacene el dato
brindado por el 4518, y muestre dicha cifra en el display sin
observar algn cambio. Esto se hace con el objetivo de no
observar el conteo progresivo de nuestra seal: as, en vez
de observar como el display va de 1 hasta el nmero en el
que consiste nuestra seal, simplemente se observar el
conteo final de la misma. Luego, 0.2 segundos despus del
pulso de reset, se da el pulso de latch, lo que permite el
reinicio a 0 del contador, y con esto, iniciar nuevamente el
conteo de nuestra seal.
Si se observa en el diagrama de tiempos, todo el proceso
explicado dura un total de 2 segundos, de los cuales, 1
segundo se utiliza nicamente para el conteo de nuestra
seal.
Esto asegura la precisin y exactitud en nuestra medicin.

SISTEMAS DIGITALES II
INFORME FINAL

3. ESQUEMTICO DEL CIRCUITO A IMPLEMENTAR

ESQUEMTICO DE BASE DE TIEMPOS, PUESTA DE ENTRADA DE SEAL.

SISTEMAS DIGITALES II
INFORME FINAL

ESQUEMATICO DE DISPLAYADO

ESQUEMTICO DE RELOJERIA

SISTEMAS DIGITALES II
INFORME FINAL

ESQUEMTICO DE BASE DE TIEMPOS Y PUESTA DE ENTRADA DE SEAL

SISTEMAS DIGITALES II
INFORME FINAL

4. MARCO TEORICO

Podemos definir a un frecuencmetro como un dispositivo

electrnico capaz de medir una seal peridica, como una onda, y
muestra su frecuencia en Hertz. Tambin se le puede definir como
un contador de eventos cclico, esto es, cuenta una serie de
sucesos (los ciclos de la frecuencia que estamos midiendo), los
presenta en un display, vuelve a cero y comienza a contar
nuevamente.
En nuestro frecuencmetro se usan los circuitos integrados
siguientes:

7490:
Este
circuito
integrado
consta
de
2
contadores
independientes uno de 1 bit y otro de 3 bits, utilizando los
dos contadores internos podemos hacer que cuente de 0 a 9
aunque configurando los pines 2,3,6 y 7 con las salidas
podemos hacer que no solo cuente en sistema decimal.
Unos ejemplos de utilizacin del 7490 o 74LS90 utilizado
como divisor de frecuencia.
El circuito se usara como contador BCD y para usarse como
tal, se conecta de la siguiente manera:

SISTEMAS DIGITALES II
INFORME FINAL

CD 4093:
Este circuito tiene cuatro compuertas NAND de dos entradas
Schmitt Trigger o disparador Schmitt.
El funcionamiento del disparador de Schmitt se basa en un
comparador que cambia la salida negativa cuando la
entrada pasa hacia un nivel alto a travs de una tensin de
referencia
positiva.
A
continuacin,
utiliza
la
retroalimentacin negativa para impedir el cambio de nuevo
a otro estado hasta que la entrada pasa a travs de una
tensin de umbral ms baja, por lo tanto se consigue la
estabilizacin de la conmutacin rpida contra la activacin
por el ruido de niveles no muy estables.
Se usa para prevenir el ruido de unas seal por lo que son
aptos para controlar entradas en las que los contactos
producen rebotes en la seal.

74132:
Este circuito nos proporciona cuatro puertas NAND de dos
entradas. En el circuito integrado 74132, la salida de las
puertas son Totem Pole, tambin tenemos que tener en
cuenta que las puertas son del tipo Schmitt Trigger.
Siempre que tengamos que proporcionar alta inmunidad al
ruido en alguna lnea que se utiliza como entrada de datos o
tiene un recorrido largo en el circuito, este circuito es muy
utilizado.
Es igual el circuito CD 4M93.

SISTEMAS DIGITALES II
INFORME FINAL

CD4018:

Es un contador N. Tiene salidas Q buffer de cada etapa y el

contador preestablecido de divisin por N Contador consta
de 5 etapas Johnson-Counter compuerta de control. Se
proporcionan 5 entradas individuales JAM o P. Se pueden
dividir por configuraciones de 10, 8, 6, 4 o 2, as como
tambin puede implementarse mediante la alimentacin de
Q Q Q Q Q
la 5 , 4 , 3 , 2 , 1 seales, respectivamente, de vuelta a la
entrada de datos.
El contador se hace avanzar un cargo en la transicin de la
seal de reloj positivo. La accin del disparador de Schmitt
sobre la lnea de reloj permite la subida y la cada del reloj
nmero ilimitado de veces.

CD4511:
Se trata de un excitador/decodificador/cerrojo BCD a 7
Segmentos. El circuito provee las funciones de un cerrojo
(Latch) de almacenamiento de 4 bit, un decodificador BCD
8421 a 7 segmentos, y gran capacidad de excitacin de
salida.
Las entradas de prueba (Latch enable), borrado (Blanking)
y habilitacin de Cerrojo (LE), se usan para probar el
visualizador, para apagar o modular por pulsos el
visualizador,
y
para
almacenar
un
cdigo
BCD,

SISTEMAS DIGITALES II
INFORME FINAL

respectivamente. Se puede usar con indicadores o Diodos

LED.

El contador Johnson o contador conmutado en cola es una

variacin del contador en anillo que duplica el nmero de
estados codificados, sin sacrificar su velocidad. Lo que si
complica algo es la decodificacin del estado.
En un contador Johnson el complemento de la salida del
ltimo Flip-Flop se conecta a la entrada JK del primer FlipFlop (como es lgico se puede implementar con otro tipo de
Flip-Flop). Esta realimentacin permite generar una
secuencia de estados caractersticas.

Contador Johnson con Flip-Flops J-K

5. MEDIDAS
a) Oscilador
Se muestra, en primer lugar, la salida del 4011 que
corresponde a una seal de 4 Mhz. Luego, se muestra la
salida de cada contador (divisor de dcadas) del 4518,
hasta obtener una frecuencia de 0.5 Hz.

SISTEMAS DIGITALES II
INFORME FINAL

SISTEMAS DIGITALES II
INFORME FINAL

SISTEMAS DIGITALES II
INFORME FINAL

SISTEMAS DIGITALES II
INFORME FINAL

SISTEMAS DIGITALES II
INFORME FINAL

SISTEMAS DIGITALES II
INFORME FINAL

SISTEMAS DIGITALES II
INFORME FINAL

SISTEMAS DIGITALES II
INFORME FINAL

Por ltimo, se muestran las salidas del 4018 y 4093. La

seal correspondiente al canal 2 corresponde al
oscilador de 0.5 Hz. La seal del canal 3 corresponde a
la seal en la que se recibir la frecuencia a contar (en
la parte positiva). El canal 4 corresponde al pulso de
reset, y el canal 1 al pulso de latch.

b) Puesta de entrada de la seal y seal de salida

Se observa que la seal de entrada tiene una forma sinuidal. Luego
del primer amplificador, la seal tendr 5V (correspondiente al 1
lgico para ttl) y conservar su frecuencia. Luego del 74132, la seal
tendr una forma cuadrada, que es la ideal para realizar el conteo en
los circuitos integrados. Despus del 7490, la frecuencia de la seal
se dividir entre 10, de modo que pueda ser ledo por dispositivos

SISTEMAS DIGITALES II
INFORME FINAL

CMOS. Por ltimo, la seal ser amplificada por medio del BC548, de
modo que pueda dar como valor mximo 12 V(uno lgico para
dispositivos CMOS).

6. ESPECIFICACIONES
Voltaje de alimentacin: 12V
Seal de entrada: se permite cualquier forma de onda, y la
amplitud de preferencia debe de ser menor a 12V.
Rango de frecuencia: El circuito implementado permite una
lectura de frecuencias de 10 Hz a 60 MHz.
7. CONCLUSIONES
La implementacin del oscilador en base a un cristal de cuarzo
permite una oscilacin ms precisa, y no se ver afectada por
factores externos como la temperatura.
El 4018 se utiliz como la base de tiempos, y fue configurado para
aceptar en 1 segundo la entrada de la seal, y luego, poder
implementar los pulsos de latch y reset a partir del 4093.
El uso de los pulsos de latch y reset permiten el almacenamiento
del conteo para ser mostrado en el display (de modo que se
observe nicamente el conteo final), y el reinicio a 0 de los
contadores, de modo que se tome ms de un conteo
automticamente, respectivamente.
El 74193 corresponde a el trigger de schnitt, y es este el que
permite el acondicionamiento de una onda analgica, que no sera
leda por los contadores, a una onda digital, que permite el
conteo.
Se prefiri usar dispositivos ttl en la etapa de acondicionamiento
de seal ya que permiten el manejo de mayores frecuencias a
comparacin del CMOS. Para adecuar la salida de estos TTL a
CMOS, se dividi la frecuencia entre 10, de modo que sea una
frecuencia manejable para los dispositivos CMOS, y se amplific la
seal (de 5V de la salida del 7490 a 12 V a la salida del BC548)
para ser utilizada por los dispositivos CMOS (estos reconocen
como 1 lgico a 12 V, y no a 5 V como es el caso de los TTL).