0.967652001330085126 130 Eletronica Digital

Cpia no autorizada. Reservados todos os direitos autorais.
Eletrnica Digital
a
i
p
C
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
130
LETRNICA DIGITAL
Cpia no autorizada. Reservados todos os Edireitos
autorais.
4E
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
a
v
r
e
s
e
R
. Monitor Editorial Ltda.
Editora
a
Aline Palhares
dos Timbiras, 257/263 So Paulo SP 01208-010
d Rua
Tel.: (11) 33-35-1000 / Fax: (11) 33-35-1020
a
Mediao pedaggica
atendimento@institutomonitor.com.br
iz
Equipe Tcnico Pedaggica r
www.institutomonitor.com.br
o
do Instituto Monitor
t
Impresso no Parque Grfico do Instituto Monitor
u
Design grfico
Rua Rio Bonito, 1746 So Paulo SP 03023-000
a
Equipe Tcnico Pedaggica
Tel./Fax: (11) 33-15-8355
o
do Instituto Monitor
grafica@monitorcorporate.com.br
n
Em caso de dvidas referentes ao contedo, consulte o
a
e-mail: eletronica@institutomonitor.com.br
i
p
C
Todos os direitos reservados
Lei n 9.610 de 19/02/98
Proibida a reproduo total ou parcial, por qualquer meio,
principalmente por sistemas grficos, reprogrficos,
fotogrficos, etc., bem como a memorizao e/ou
recuperao total ou parcial, ou incluso deste trabalho
em qualquer sistema ou arquivo de processamento de
dados, sem prvia autorizao escrita da editora. Os
infratores esto sujeitos s penalidades da lei,
respondendo solidariamente as empresas responsveis
pela produo de cpias.
4 Edio - Maro/2006
Cpia
no autorizada. Reservados todos os direitos autorais.
ndice
s.
i
a
r
to
u
a
Apresentao............................................................................................................. 9
s
to
i
Lio 1 Entendendo o Mundo Digital
re
Introduo...............................................................................................................
11
i
d
1. Digital Analgico........................................................................................
11
s
1.1 Eletrnica Analgica............................................................................... 12
o
1.2 Eletrnica Digital....................................................................................
13
s
Exerccios Propostos...............................................................................................
14
o
d
to
Lio 2 Bases Numricas
s
Introduo...............................................................................................................
15
o
d
15
1. Bases Numricas (2 e 10)...............................................................................
a
2. Converso entre Binrio e Decimal.............................................................
17
v
r
17
2.1 De Decimal para Binrio........................................................................
e
s
2.2 De Binrio para Decimal........................................................................
19
e
3. Bases Numricas Binrio,
R Decimal e Hexadecimal .................................. 21
.
4. Converso entre Binrio,
Decimal e Hexadecimal..................................... 22
a
4.1 De Binrio para
Hexadecimal
............................................................... 22
d
a
4.2 De Hexadecimal
para
Binrio
.............................................................. 24
z
i
4.3 De Decimal
r para Hexadecimal e Vice-versa ....................................... 25
o
5. Do Mundo
Analgico
para o Mundo Digital (Binrio)............................... 25
t
u
.............................................................................................. 29
Exerccios Propostos.
a
o
Lio 3 Portas Lgicas
n
Introduo...............................................................................................................
35
a
i 1. O que uma Porta Lgica?........................................................................... 35
p
2. Funes Lgicas e Portas Lgicas................................................................ 35
C 3. Variveis . ...................................................................................................... 36
4. Tabela da Verdade......................................................................................... 37
5. Expresso Booleana...................................................................................... 38
5.1 Funo Inversora e Porta Inversora....................................................... 38
5.2 Funo E e Porta E (AND)...................................................................... 38
5.3 Funo OU e Porta OU (OR)................................................................... 39
5.4 Funo NOU e Porta NOU (NOR).......................................................... 39

130/
Cpia no5.5autorizada.
Reservados
todos os direitos autorais.
Funo NE e Porta
NE (NAND) .............................................................
39
5.6 Funo EXOU e Porta EXOU (EXOR) .................................................. 40
5.7 Funo EXE e Porta EXE (EXAND) ..................................................... 40
Exerccios Propostos ............................................................................................. 41
Lio 4 Circuitos Combinacionais
Introduo .............................................................................................................. 43
1. Funcionamento ............................................................................................. 43
s.
i
a
r
Lio 5 Localizao das Portas Lgicas
to
u
Introduo ..............................................................................................................
53
a
1. Circuitos Integrados (CIs) com Portas Lgicas ..........................................
53
s
o
1.1 Limitaes das Portas Lgicas ...............................................................
57
t
i
2. Famlias de Circuitos Integrados Lgicos...................................................
60
e
r
2.1 Famlia TTL (Transistor Transistor Lgica) .........................................
60
di
2.2 Famlia CMOS .........................................................................................
61
s
Exerccios Propostos .............................................................................................
63
o
s
Lio 6 lgebra de Boole e Minimizao de o
d
Circuitos Lgicos Combinacionais o
t
Introduo .............................................................................................................. 65
s
1. Circuito Minimizado .....................................................................................
65
do
2. Postulados da lgebra de Boolea..................................................................
65
v
2.1 Aplicao Prtica ....................................................................................
67
r
Exerccios Propostos .............................................................................................
69
e
s
e
Lio 7 Mapas de Karnaugh
R
.
Introduo ..............................................................................................................
71
a
1. Conceito .........................................................................................................
71
ad de Karnaugh ............................................................... 73
2. Utilizando os z
Mapas
ri da Verdade para os Mapas de Karnaugh ............................. 73
2.1 Da Tabela
o
t
2.2 Agrupamentos
e Consideraes ............................................................. 75
u
Exerccios Propostos
.............................................................................................
78
a
o
Lio 8 Interpretando os Mapas de Karnaugh
n
Introduo .............................................................................................................. 81
a
i 1. Cada Agrupamento uma Parcela da Expresso Booleana ...................... 81
p
Exerccios
Propostos ............................................................................................. 85
C
Lio 9 Circuitos Multiplexadores e Demultiplexadores
Introduo .............................................................................................................. 89
1. Circuitos Multiplexadores ........................................................................... 89
2. Circuitos Demultiplexadores ....................................................................... 89
130/6
Cpia Lio
no10autorizada.
Reservados
Prtica de Circuitos
Combinacionais
Introduo .............................................................................................................. 97
1. Fonte de Alimentao .................................................................................. 97
2. Aplicando a Eletrnica Digital .................................................................... 98
Exerccios Propostos ............................................................................................ 101
Lio 11 Clock e Gerador de Clock
Introduo ............................................................................................................. 103
1. O que Clock? .............................................................................................. 103
2. Gerador de Clock ......................................................................................... 105
s.
i
a
r
to
u
a
Lio 12 Flip-Flop
Introduo ............................................................................................................. 109
1. Flip-Flop RS ................................................................................................. 109
2. Acessrios dos Flip-Flops ........................................................................... 111
2.1 Clear ........................................................................................................ 111
2.2 Preset ...................................................................................................... 111
2.3 Clock ....................................................................................................... 111
3. Flip-Flop JK ................................................................................................. 112
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
s
o
d
o
t
os
s
o
it
e
r
di
Lio 13 Ligaes do Flip-Flop JK

Introduo ............................................................................................................. 117
1. Flip-Flop Tipo Toogle .................................................................................. 117
2. Flip-Flop Tipo Data ..................................................................................... 117
3. Contadores Binrios .................................................................................... 118
4. Preset e Clear Automticos ........................................................................ 122
4.1 Circuito 1 ................................................................................................ 122
4.2 Circuito 2 ................................................................................................ 122
5. Contadores Binrios Encapsulados ............................................................ 123
6. Contadores Binrios Programveis ............................................................ 124
6.1 Programando o Trmino da Contagem ................................................ 125
Lio 14 Codificadores e Decodificadores

Introduo ............................................................................................................. 131
1. Cdigos em Sistemas Digitais ..................................................................... 131
1.1 BCD 8421 ................................................................................................ 131
1.2 Cdigo Johnson ....................................................................................... 131
1.3 Cdigo Excesso 3 (XS-3) ........................................................................ 132
2. Decodificadores ........................................................................................... 132
2.1 BCD to 7 Segment Decoder (CI 4511) ................................................... 133
2.2 BCD to Decimal Decoder (CI 4028) ...................................................... 135
Exerccio Proposto ................................................................................................ 136
a
i
p
C
130/7

Lio 15 Shift-Register ou Registrador de Deslocamento
Introduo ............................................................................................................. 137
1. Conceito ........................................................................................................ 137
2. Funcionamento ............................................................................................ 139
s.
i
a
r
to
u
a
Lio 16 Operaes Aritmticas com Binrios

Introduo ............................................................................................................. 145
1. Soma de Binrios ......................................................................................... 145
2. Subtrao de Binrios ................................................................................. 148
3. Unidade Lgica e Aritmtica (ULA) .......................................................... 150
s
o
it
e
Respostas dos Exerccios Propostos ....................................................................
152
r
i
d
Bibliografia ............................................................................................................ 165
s
o
s
o
d
to
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
o
n
a
i
p
130/8
Apresentao
s.
i
a
r
O mundo contemporneo j presenciou o desenvolvimento eto
a
u
aplicao de diferentes tecnologias para a fabricao de aparelhos,
a
instrumentos e equipamentos cada vez mais sofisticados que suprem
s
necessidades em diversas reas da atividade humana.
to
i
reo mundo em
Dentre as mais fantsticas tecnologias que integram
i
d
que vivemos est a Eletrnica Digital. Hoje, j no saberamos
mais
viver sem o telefone celular, o CD-player, o forno desmicroondas, o mio
crocomputador... Portanto, fcil perceber a importncia
da tecnologia
s
digital na vida prtica do Tcnico em Eletrnica.
o
d
o
t passo, do mundo analgico
Neste fascculo voc dar um importante
s
ao mundo digital. Aprender a diferenciar
o sinais digitais de analgicos,
a elaborar circuitos de contagem edarmazenamento de informao, a
a cdigos conhecidos, a diferenciar
converter dados e informaes para
v
rcircuitos integrados.
as tecnologias de construo de
e
es mundo digital e entender as revoluVamos entrar neste fascinante
R
es do mundo em que.vivemos, com suas fantsticas mquinas!
a
d
Bons estudos!
za
i
r
o
t
u
a
o
n
ia
p

130/
lio
s.
i
a
r
Introduo
to
u
Os relgios eram corda e analgicos;
a
Veremos, nesta lio, algumas noes
hoje, s encontramos relgios digitais.
s
bsicas sobre o mundo digital, que abriro as
to antigos tinham
i
portas para comearmos a entender como
Os fornos microondas
rehoje seus painis so difunciona um CD, um telefone celular, uma
painis analgicos,
i
d
antena parablica digital e qualquer aparegitais.
s
lho que apresente a palavra digital.
o de automveis eram controlaOs freios
s
Aps o estudo desta lio voc saber
o fora da perna do motorista; hoje os
dos pela
d
definir analgico e digital.
freios
to ABS usam a tecnologia digital para
controlar a frenagem dos veculos.
s
1. Digital x Analgico
o
d
Microcomputadores so frutos da tecnoAtualmente ouvimos na televiso, no ci- va
logia digital.
r
nema, nas rdios, lemos nos jornais, notamos
e
na mdia em geral comentrios sobre a tecTodos estes aparelhos de alta tecnologia
es
nologia digital.
R
so produto da eletrnica analgica e digital.
.
a
Em digital tudo melhor, mais
d rpido,
Para entendermos o que eletrnica diocupa um espao menor, etc. za
gital,
precisamos lembrar o que eletrnii
r
ca analgica, que era o mtodo como as
o
De onde vem tanta qualidade?
Afinal, o
t
coisas vinham sendo feitas no mundo at
u
que digital?
ento.
a
o de vinil so chamados
Os antigos discos
No comeo da eletrnica tudo era analde analgicos e n

os CDs atuais so digitais.
gico,
portanto no havia a necessidade de usar
a
i
este termo. Quando surgiu a eletrnica digiOs primeiros
telefones celulares que
p
tal, houve uma revoluo na prtica de conC ao Brasil eram analgicos, hoje a
chegaram
trole e armazenamento de informaes, e
Entendendo o Mundo Digital
maioria digital.
estes termos agora andam juntos em nossa

vida cotidiana.
A antena parablica comum recebe sinais

analgicos do satlite; as novas miniparablicas recebem sinais digitais.
Pelo dicionrio Aurlio, Analgico : [Do

gr. analogiks, pelo lat. analogicu.] Adj. 1.
Fundado na analogia. 2. Que tem analogia. 3.
O som dos cinemas antigamente era anaFs.todos
Diz-se de
sistema cuja
expresso
Cpia
no autorizada. Reservados
osumdireitos
autorais.
lgico, hoje digital.
matemtica da relao existente entre suas
130/11
Instituto Monitor
Cpia nograndezas
autorizada.
Reservados
todos
os
direitos
fsicas anloga
ou semelhante
mesma
expresso
de autorais.
um outro sistema. 4. Fs. Diz-se de uma informao fornecida por
um instrumento a um observador, na qual a medida de uma grandeza fsica fornecida explicitamente pela medida de uma segunda grandeza que tem com a primeira uma relao biunvoca. 5.
Inform. Que pode assumir valores contnuos. [Nesta acepo, opese a digital1.]
s.
i
a
r
No caso da Eletrnica Analgica, isto significa que um sinal to
eltrico pode assumir infinitos valores de tenso para reproduzir,
au
expressar, armazenar um fenmeno fsico.
s
o
it (msiPor exemplo, ao observarmos um sinal eltrico de udio
e
ca ou voz) em um osciloscpio, observamos que este sinal
ir eltrico
d
pode assumir diferentes valores de tenso no tempo.
os
s
o
d
o
t
s
o
d
a
v
r
e
es
R a uma msica, visto em um osciloscpio.
Sinal eltrico referente
.
a que ns, seres humanos, somos analgicos.
d
preciso lembrar
Nossa viso consegue
za distinguir mais de 16 milhes de tonalidades
i
r
de cores diferentes.
Nossa audio consegue ouvir sons de difeo
t
rentes freqncias. Nossa pele consegue sentir uma infinidade de
temperaturas,
presses, asperezas, etc.
au
o
Anotaes/dicas
n
1.1 Eletrnica Analgica
a
i
p
C
130/12
Instituto Monitor
Eletrnica Digital Reservados todos os direitos autorais.
No que diz respeito Eletrnica, analgico e digital so opostos. Um trecho musical, se transportado para o mundo digital e
observado em um osciloscpio, seria:
s.
i
a
r
to
u
a
s
o
it
e
r
Sinal eltrico de um trecho musical digitalizado.i
d
os
Note que agora s existem dois nveis de
s tenso por onde o
o
sinal se alterna.
d
o
t
Assim, no mundo analgico, o sinal eltrico pode variar sua
s
tenso entre infinitos nveis. J no o
mundo digital, o sinal eltrico
d dois nveis.
pode variar sua tenso somenteaentre
v
r
Para se gravar uma msica
e em fita cassete, eram necessrios
s
metros e metros de fita enrolados
em torno de um carretel (gravae
o analgica). Hoje aR
mesma msica pode ser gravada em alguns
. (gravao digital).
centmetros de umaCD
d
a
Mais recentemente,
o padro MP3 pode gravar a mesma msica
iz
r
com menos centmetros
no mesmo CD, fazendo caber muito mais
o
t mesmo espao.
msicas no
u
a
Voc perguntaria:
o
n
que se transforma um sinal eltrico analgico em

a sinal-Como
i
eltrico digital? Como pode um sinal que tem infinitos nveis
p de tenso ser convertido para apenas dois nveis?
C
Este sinal com dois nveis de tenso utiliza a teoria matemtica do binrio (que o nosso prximo assunto) para converter de
analgico para digital.
Os circuitos digitalizadores ou conversores de analgico para
digital e de digital para analgico trabalham com binrios.

130/13
Exerccios Propostos
1 - Assinale a alternativa que apresenta produtos nitidamente digitais.
( ) a) Liquidificador, batedeira, aspirador de p.
( ) b) Televiso, rdio, luminria.
( ) c) CD, vdeo-game, computador.
( ) d) Automvel, bicicleta, patins.
( ) e) Cmeras, aparelho de som, termmetro.
2 - O que caracteriza a eletrnica digital :
( ) a) s ter dois nveis de tenso.
( ) b) no passar corrente por ela.
( ) c) ser feita com dgitos.
( ) d) transistores, resistores e capacitores.
( ) e) eletrnica analgica.
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
a
3 - O ser humano considerado analgico porque:
v
r
( ) a) s pode sentir as coisas em dois nveis.
e
s
de variaes.
( ) b) pode sentir as coisas com uma infinidade
e
( ) c) no pode sentir as coisas.
R
.
( ) d) usa transistores.
a
( ) e) tem diferentes nveis de tenso.
d
a
z
i
4 - Digitalizar um sinal eltrico
r significa:
o
( ) a) passar o dedo sobre
ele.
t
( ) b) convert-lo paraudois nveis de tenso.
a
( ) c) transform-lo em analgico.
o
( ) d) filtrar o sinal.
nno osciloscpio.
( ) e) observ-lo
ia
p
5 - Qual a
teoria matemtica para converter de analgico para digital?
( ) a) monria.
C
(
(
(
(
) b) binria.
) c) trinria.
) d) quaternria.
) e) quinquinria.

130/14
lio
s.
i
a
r
Recordando: quando trabalhamos
Introduo
to com o nu
mero 135, identificamos 1 centena,
3 dezenas
a
e 5 unidades e lemos cento (1 centena) e trinNesta lio voc ir conhecer a teoria
s (5 unidades).
ta (3 dezenas) e cinco
o
matemtica que inspirou os cientistas a deMatemticamente, oitnmero 135 se apresensenvolverem o mundo digital, e ainda ver de
ta assim:
re
que forma um sinal analgico pode ser coni
d
vertido em um sinal digital e vice-versa.
1 10 +s3 10 + 5 10 =
1 100o+ 3 10 + 5 1 =
s30 + 5 = 135
Conhecendo as formas de converso, voc
100
+
o
estar entrando neste mundo novo onde tudo
d
o
o que analgico se traduz em digital. Ast O que nos interessa como expressar um
sim, voc comear a compreender a diferens
nmero decimal, no formato de nmero bio nrio e vice-versa.
a entre o funcionamento de um disco de vid
nil e um CD, de um relgio antigo e um rel- a
v
Vamos aplicar o que vimos ao binrio,
gio digital.
r
e
que est matematicamente relacionado
s
base 2.
e
Os objetivos desta lio so os deR
explicar a converso da base numrica .decimal
Expressamos o resultado de uma contaa
(analgica) para a binria (digital)de apresengem
em binrio como: (2 ), (2 ), (2 ), (2 ), (2 ),
a
tar as formas de simplificao
dos
nmeros
etc., sempre a partir da esquerda para a diiz por meio
binrios resultantes desta converso
r
reita. Cada uma destas partes chama-se bit
o
da base numrica hexadecimal.
t
(dgito binrio).
u
a
J falamos em 8 bits, 16 bits, 32 bits; estas
o
1. Bases Numricas
(2 e 10)
expresses se referem a um conjunto de 8 dn

gitos binrios, 16 dgitos binrios, 32 dgitos
a
Matematicamente
falando, decimal est
i
binrios.
p
relacionado
base
10.
C
Desta forma, o nmero binrio 1011 (4
Bases Numricas
bits), que dizemos: um, zero, um, um, representado matematicamente por:
Expressamos o resultado de uma contagem em decimal como: (100), (101), (102), (103),
(104), etc.; ou seja, unidade, dezena, centena,
milhar, dezena de milhar, etc., respectivamente, sempre a partir da direita para a
esquerda.
1 23 + 0 22 + 1 21 + 1 20 =
18+04+12+11=
8 + 0 + 2 + 1 = 11
130/15
Instituto Monitor
Cpia
no
autorizada.
Reservados
todos
os direitos
autorais.
Chegamos
a uma
incoerncia: como
1011
Vamos trazer
isto para a base
binria.
Contamos as coisas de 0 a 1 e dividimos esta
contagem em bits, da mesma forma como em
decimal. Assim, contamos:
pode ser igual a 11? So nmeros de bases

numricas diferentes!
Para organizar esta situao, coloca-se

um ndice ao lado do nmero que corresponde sua base. Teremos ento:
0
1
10
11
100
101
110
111
1000
10112 = nmero binrio de base 2
1110 = nmero decimal de base 10
Agora sim, tudo fica mais claro: 1011 na

base 2 igual a 11 na base 10. Ou 1011 em
binrio igual a 11 em decimal.
s.
i
a
r
to
u
a
s
o
it
e
ir
Obs.: normal voc encontrar em livros o
Perceba asdsemelhanas.
Em decimal o
nmero expresso em decimal sem o ndinmero cresce
para
a
esquerda,
em binrio
ce 10, pois a forma do nosso cotidiano.
osdecimal, quando chegamos ao ltambm. Em
Mas nunca podemos deixar de colocar o
s
timo algarismo,
voltamos ao primeiro, ou seja,
o
ndice quando nos referirmos a nmeros
de 9 voltamos
a 0. Em binrio o mesmo ocorre:
d
de outras bases.
deto
1 voltamos a 0 (1 o ltimo algarismo de
suma base que s tem dois algarismos).
Nosso sistema de numerao o decimal,
o
fomos treinados a pensar em decimal, talvez
d
porque tenhamos 10 dedos nas mos. Conta- va
A base binria combina perfeitamente
mos as coisas de 0 a 9 e dividimos esta conta-r
com os transistores, que funcionam como chae
gem em unidades, dezenas, centenas, milhas
ves. Transistor conduzindo igual a chave fee
res, etc.
chada e corresponde ao binrio 1 ou bit = 1.
R
.
Transistor cortado igual a chave aberta e
Cada uma destas divises variaade zero a
corresponde ao binrio 0 ou bit = 0.
d
nove. Assim, contamos:
a
iz
r
Como sabemos, os transistores desenvol0 unidades (nada)
o
t
vidos
pelos Laboratrios da Bell Telefnica
1 unidade u
(USA),
apresentavam uma caracterstica de
2 unidadesa
controle de corrente eltrica. Portanto, tran3 unidades
o
4 unidades
sistores podem funcionar tambm como chan
5a
unidades
ve eletrnica aberta ou fechada. Aberta, a cori
6
unidades
rente eltrica no passa; fechada, a corrente
p7 unidades
eltrica passa.
C 8 unidades
9 unidades
10 = 1 dezena e 0 unidades
Isto nos lembra dois estados: aberto ou

fechado. Dois em latim bi, um sistema de
numerao binrio, ou seja, composto somente de dois dgitos.
Perceba que a unidade voltou a zero (0)

quando completamos uma dezena. E assim
acontece com as dezenas quando completamos
uma centena. E assim acontece com as centePelo dicionrio Aurlio dgito : [Do lat.
Cpia
autorizada.
todos
os direitos autorais.
nas
quandono
completamos
um milhar, Reservados
etc.
digitu, dedo.] S. m. 1. Pot. Dedo (1). 2. Arit.
130/16
Instituto Monitor
Cpia noQualquer
autorizada.
Reservados
direitos
dos algarismos
arbicos de 0 a 9.todos
3. Astron.os
Cada
uma das autorais.
12 partes iguais em que se dividem os dimetros do Sol e da Lua,
para o clculo dos eclipses. 4. Inform. Elemento de um conjunto de
caracteres numricos ou daqueles que representam valores numricos.
Tudo muito bom, mas ainda somos humanos e pensamos em
decimal.
s.
i
a
Partimos agora para a converso de bases decimal para bin- r
rio e de binrio para decimal.
to
u
a
2. Converso entre Binrio e Decimal
s
to
i
Vejamos como expressar um nmero decimal em formato
bie
r
nrio. Imaginemos uma tabela simples:
di
...
512 256 128 64 32 16
8
4
2 o1s Valor decimal
...
2
2
2
2
2
2
2
2
2s 2
Base 2
o
...
Binrio (bits)
d
o
t
A partir da direita temos a base 2 elevada ao expoente 0 e,
s
acima, o correspondente valor decimal.
o Vamos caminhando para a
d
esquerda, incrementando o expoente
a da base 2 (2 , 2 , 2 ...).
v
rmesmo tempo multiplicando por 2 o
Notamos que estamos ao
e
valor decimal anterior (1,
es2, 4, 8, 16...). Esta tabela pode ser to
comprida quanto necessrio,
e a forma de constru-la extremaR
.
mente simples.
a
d
Vamos simplific-la
ainda mais at termos apenas o que realza
i
r
mente interessa:
binrio e decimal.
o
t
au 128 64 32 16 8 4 2 1 Valor decimal
...
512 256
o
...
Binrio (bits)
n
a 2.1 De Decimal para Binrio
i
p
C
De acordo com a tabela, s existe uma soma possvel entre os
9
valores decimais que resultem no nmero decimal que voc deseja

converter para binrio. Para cada valor decimal que voc utilizar
na soma, coloque o nmero 1 sob ele (bit = 1). Para cada valor decimal no utilizado coloque o nmero 0 sob ele (bit = 0). Pronto!
130/17
Instituto Monitor
Cpia noExemplos:
autorizada. Reservados todos os direitos autorais.
1 - Como fica o nmero 12 expresso em binrio?
...
...
512
0
256 128
0
0
64
0
32
0
16
0
8
1
4
1
2
0
1
0
Valor decimal
Binrio (bits)
s.
i
a
r
to
u
a
512 muito, no entra na soma, seno estoura! Portanto, 0 sob ele.

256 muito, no entra, portanto, 0 sob ele.
8 entra na soma, portanto, 1 sob ele.
os
s
o
it
e
r
di
4 entra na soma, portanto, 1 sob ele. At agora temos: 8 + 4 = 12.
s
o
d
o
Assim: 1100 = 12. No representamos
t os 0 esquerda.
s
o
2 - Como fica o nmero 233 expresso
d em binrio?
a
v
...
512 256 128 64
32 16r 8
Valor decimal
e 1 04 02 11 Binrio
...
0
0
1
1
1 s0
(bits)
e
Rna soma, seno estoura! Portanto, 0 sob ele.
512 muito, no entra
.
aentra, portanto, 0 sob ele.
256 muito, no
d
a portanto, 1 sob ele.
zsoma,
128 entra na
i
r
64 entrato
na soma, portanto, 1 sob ele.
At agora
au temos: 128 + 64 = 192, para 233 faltam 41.
32oentra na soma, portanto, 1 sob ele.
nAt agora temos 192 + 32 = 224, para 233 faltam 9.
a 16 muito, no entra, portanto, 0 sob ele. Continuamos com 224.
i
p 8 entra na soma, portanto, 1 sob ele. At agora temos 232, para
C
233 falta 1.
Pronto! No precisamos de mais nada, ento, 0 sob os restantes.
2
4 estoura, portanto, 0 sob ele.

Continuamos com 232.
130/18
Instituto Monitor
Cpia no 1autorizada.
Reservados
entra na soma, portanto,
1 sob ele. todos os direitos autorais.
Pronto: 232 + 1 = 233.
Assim: 111010012 = 233
3 - Como fica o nmero 170 expresso em binrio?
...
...
512
0
256 128
0
1
64
0
32
1
16
0
8
1
4
0
2
1
1
0
s.
i
a
r
to
u
a
Valor decimal
Binrio (bits)
s
o
it
e
r
di
512 muito, no entra na soma, seno estoura! Portanto, 0 sob

ele.
128 entra na soma, portanto, 1 sob ele.
J temos 128.
os
s
o
d
o
32 entra na soma, portanto, 1 sob ele. t
s 170 faltam 10.
At agora temos 128 + 32 = 160, para
o
d0 sob ele.
16 estoura e no entra, portanto,
a
v
r
e1 sob ele.
8 entra na soma, portanto,
s
At agora temos 160 + e
R 8 = 168, para 170 faltam 2.
.
4 estoura, portanto,
0 sob ele.
a
d 168.
Continuamos com
a
2 entra na soma,
iz portanto, 1 sob ele.
r
Pronto: 168
o + 2 = 170.
t
u portanto, 0 sob ele.
1 estoura,
a
Continuamos
com 170.
o
n
Assim: 10101010 = 170

a
i
p
2.2 De Binrio para Decimal
C
2
Utilizamos a mesma tabela e encaixamos o binrio a partir da

direita. Basta somar os valores decimais sobre cada binrio igual
a 1. Pronto!
130/19
Instituto Monitor
Cpia noExemplos:
1 - Como fica o nmero 11100012 expresso em decimal?
...
...
512
0
256 128
0
0
64
1
32
1
16
1
8
0
4
0
2
0
1
1
Valor decimal
Binrio (bits)
Tem 1 sob o 64, portanto, entra na soma.

At agora temos 64.
At agora temos 64 + 32 = 96.
At agora temos 96 + 16 = 112.
Tem 0 sob o 8, portanto, no entra na soma.
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a

s
o
d
a
v
r
Assim: 1110001 = 113
e
s
2 - Como fica o nmero e
R 100111 expresso em decimal?
.
a 32 16 8 4 2 1
512 256 128 d64
za 0 1 0 0 1 1 1
i
oro 32, portanto, entra na soma.
Tem 1 sob
t
At agora
au temos 32.
Tem
o 0 sob o 16, portanto, no entra na soma.
Continuamos
com 32.
n
Terminamos com 112 + 1 = 113. Pronto!
2
...
...
Valor decimal
Binrio (bits)
a Tem 0 sob o 8, portanto, no entra na soma.

i
p Continuamos com 32.
C
Ficamos com 32 + 4 = 36.
Ficamos com 36 + 2 = 38.
Terminamos com 38 + 1 = 39. Pronto!

Assim: 1001112 = 39
130/20
Instituto Monitor
Cpia no autorizada.
Reservados
todos
osdodireitos
Para finalizar: o dgito
binrio (bit) mais
direita
nmero autorais.
chamado de dgito binrio menos significativo, ou LSb, do Ingls
Lower Significant bit. Note a letra b minscula indicando bit. Veremos mais tarde que B maisculo significar byte.
O dgito binrio (bit) mais esquerda do nmero chamado de
dgito binrio mais significativo, ou MSb, do ingls Most Significant bit.
s.
i
Seja bem-vindo ao mundo digital, onde tudo que analgico
ra
expresso em binrio. A prtica de converso leva rapidez, e, se o
t
voc tiver um microcomputador com o sistema operacional Windows
u
a
instalado, a calculadora que vem com este software pode funcios
nar como uma ferramenta de converso e agilizar ainda maisoo processo. Para isso, proceda da seguinte maneira:
it
e
r
Clique em iniciar programas acessrios
di
calculadora exibir cientficas
o
s
o
d
to
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
o
3. Bases Numricas Binrio, Decimal e Hexadecimal
a
i
claro ento que ns pensamos em decimal, e as calculap dorasFicou
e
computadores
utilizam o binrio. A converso entre estas
C
bases o meio bvio de comunicao entre homem e mquina. No

entanto, os nmeros em binrio muito longos tornaram-se difceis
para ns. Ento, surgiu a idia de converter cada 4 bits em um nmero de outra base.
Cpia
Com 4 bits conseguimos os decimais de 0 a 15, totalizando 16

combinaes. Est foi a base escolhida e utilizada at hoje quando
noseautorizada.
Reservados todos os direitos
fala em sistemas digitais.
130/21
autorais.
Instituto Monitor
Cpia no autorizada.
Reservados
todos
os direitos
A vantagem de utilizar
esta base a de
poder escrever
um n- autorais.
mero binrio longo (composto de vrios bits) com poucos caracteres e ainda assim ficar fcil a visualizao do binrio original.
A base 16, ou hexadecimal, foi implantada aos sistemas digitais. Hexa, do Grego, significa seis. Hexadecimal significa seis alm
do decimal.
...
...
s.
i
O Sistema de Numerao Decimal composto de 10 smbolos:
a
0, 1, 2, 3, 4, 5, 6, 7, 8 e 9. O Sistema de Numerao Hexadecimal or
t
composto de 16 smbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F.
u
a
Foram colocadas as seis primeiras letras do alfabeto para comples
tar os smbolos do Hexadecimal e, em Decimal: A = 10, B = 11,
to
C = 12, D = 13, E = 14 e F = 15.
i
re
i
4. Converso entre Binrio, Decimal e Hexadecimal
d
s
Vamos fazer uma pequena adaptao nossaoj estudada tabes a base hexadela. Separamos os bits de 4 em 4. assim queosurge
d de 4 bits de nmero
cimal. Chamaremos cada um desses blocos
o
hexadecimal.
t
s
o
d
a 8 4 2 1 Valor decimal
512 256 128 64 32 16
v
r
Binrio (bits)
e
s
Hexadecimal
e
R
.
a
O modo mais fcil
de se converter um nmero para qualquer
d
outra das duas bases
a
partir do binrio.
a
z
ri para Hexadecimal
4.1 De Binrio
o
t
u
a converter de binrio para hexadecimal, olhamos apenas
Para
o
aslinhas binrio e hexadecimal.
n
a Encaixamos o nmero binrio na tabela a partir da direita e a

i
p cada bloco de 4 bits teremos um nmero em hexadecimal.
C
Em cada bloco, o bit mais direita (LSb) vale 1; o prximo esquerda vale 2; o prximo, 4 e o ltimo mais esquerda (MSb) vale 8.
Somam-se os valores cujos bits sejam 1, sem esquecer que:
No existe 10 em hexadecimal, mas sim A.
No existe 11 em hexadecimal, mas sim B.
130/22
Instituto Monitor
Cpia no No
autorizada.
Reservados
existe 12 em hexadecimal,
mas simtodos
C.
No existe 13 em hexadecimal, mas sim D.
No existe 14 em hexadecimal, mas sim E.
No existe 15 em hexadecimal, mas sim F.
Exemplos:
s.
i
1 - Qual o equivalente em hexadecimal para o binrio 11011 ?
a
r
to
u
1
1
0
1
1
Binrio
a
1
B
Hexadecimal
s
to
i
re
i
Iniciando pelo bloco mais direita:
d
s
1011 corresponde a 8 + 0 + 2 + 1 = 11. Mas em hexadecimal
11 no
o
existe, o que existe B.
s
o
d
Para o bloco prximo da esquerda:
o
t
0001 corresponde a 0 + 0 + 0 + 1 = 1.s
do
Portanto: 11011 equivalente aa1B
v
r
Note que aparece o 16 e
s como ndice para indicar que se trata
de um nmero da base e
hexadecimal. Muitos livros tcnicos, por
questes de impresso,Rpreferem colocar a letra h (minsculo) ao
.
lado do nmero emavez do 16, para indicar nmero hexadecimal:
d
1B = 1Bh.
a
z
ri
2 - Qual o o
equivalente
em hexadecimal para o binrio 11111001 ?
t
au 1 1 1 1 1 0 0 1 Binrio
o
F
9
Hexadecimal
n
2
...
...
16
16
...
...
a Comeando pelo bloco da direita:

i
p 1001 = 8 + 0 + 0 + 1 = 9
C
Passando para o bloco ao lado:
1111 = 8 + 4 + 2 + 1 = 15, mas 15 no existe em hexadecimal, o que

existe F.
Portanto: 111110012 = F9h
130/23
Instituto Monitor
Cpia no3 -autorizada.

todos
os
direitos
Qual o equivalenteReservados
em hexadecimal para
o binrio
1101101100
? autorais.
2
...
...
1
3
0
C
Binrio
Hexadecimal
Comeando pelo bloco da direita:

1100 = 8 + 4 + 0 + 0 = 12, que em hexadecimal se escreve C.
Para o bloco ao lado:
0110 = 0 + 4 + 2 + 0 = 6
Para o prximo bloco:
0011 = 0 + 0 + 2 + 1 = 3
Portanto: 11011011002 = 36Ch
4.2 De Hexadecimal para Binrio
s
o
d
a
v
r
e
s
Exemplos:
e
R
. binrio:
1 - Converter A5h a
em
d
a
512 256 128
iz 64 32 16 8
r
o
t
A
au
o
Comeando
a partir da direita:
n
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
Convertendo de hexadecimal para binrio, encaixa-se o nmero hexadecimal na tabela a partir da direita. Coloca-se o correspondente binrio sobre ele. Pronto!
...
...
...
2
5
Valor decimal
Binrio
Hexadecimal
a 5 = 0 + 4 + 0 + 1, ou seja, 0101.
i
p
C
Para o nmero esquerda:
A = 8 + 0 + 2 + 0, ou seja, 1010
Portanto: A5h = 101001012
130/24
Instituto Monitor
Cpia no2 -autorizada.

Converter 10h emReservados
binrio:
...
...
...
512
256 128
0
64
0
32
0
16
1
8
0
4
0
2
0
1
0
Valor decimal
Binrio
Hexadecimal
Comeando a partir da direita:

0 = 0 + 0 + 0 + 0, ou seja, 0000.
Para o nmero esquerda:
1 = 0 + 0 + 0 + 1, ou seja, 0001.
Portanto: 10h = 000100002
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
Para converter de decimal para hexadecimal,
passe primeiro
o
t
para binrio e depois para hexadecimal.
s
o
d para decimal, passe primeiro
Para converter de hexadecimal
a
v Desta forma muito mais fcil.
para binrio e depois para decimal.
r
e
s
A base octal tem sido
pouco
utilizada, porm basta fazer outra
e
pequena adaptao emRnossa tabela. Assim como voc separou de
. um hexadecimal, separe de 3 em 3 bits, siga
4 em 4 bits para formar
a
o mesmo procedimento
voc ter a converso para octal. Nunca
ad 8 aoe p
se esquea do z
ndice
do nmero para que no seja confuni
r
dido com o decimal.
o
t
u
5. DoaMundo
Analgico para o Mundo Digital (Binrio)
o
n Lembrando a lio 1, um sinal analgico tem infinitos nveis de

4.3 De Decimal para Hexadecimal e Vice-versa
Digitalizar um sinal eltrico analgico recort-lo em pea tenso.

i
quenos pedaos e expressar o valor do nvel de tenso de cada pep dao pelo equivalente nmero em binrio.
C
130/25
Instituto Monitor

VALOR BINRIO CORRESPONDENTE A CADA NVEL
1010
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
DIGITALIZADO
ANALGICO
s
o
it
e
ir
d
Para trabalhar com os sinais digitais, precisamos de circuitos
eletrnicos chamados de portas lgicas. Estas portas
os lgicas formaro os chamados circuitos lgicos digitais ou,
s simplesmente, ciro
cuitos lgicos. Cada porta formada por um circuito eletrnico
d como chaves controque tem como base transistores funcionando
o
t
ladas. Assim:
s
o
d
Transistores formam portasalgicas.
rv
Portas lgicas formam ecircuitos
lgicos.
s
Circuitos lgicos formam
e sistemas digitais.
R
.
a
Sistemas digitaisdpodem ser:
za
i
Microcomputadores
r
o
t
CD-players
au
Videogames
o
Telefones celulares
n
Sinal senoidal recortado, e cada nvel representado por um nmero
binrio equivalente ao nmero do nvel de tenso naquele ponto.
a
i
p
C
s.
i
a
r
to
u
a
DVDs
Relgios digitais
Etc.
Para sabermos como funciona um relgio digital ou outro sistema digital qualquer, precisamos conhecer as tcnicas digitais,
que nos mostram como ligar portas lgicas de modo a obtermos os
resultados desejados, dependendo de cada aplicao. Veremos isso
no prximo captulo.
130/26
Exerccios Propostos
1 - Converta os seguintes nmeros decimais em binrio e hexadecimal.
a) 43
...
...
...
512
256
128
64
32
16
s
o
d
a
v
r
e
s
e
R
.
a
b) 111
d
a
... 512 256 128riz64 32 16 8
4
o
...
t
u
...
a
o
n
a
i
p
C
s
o
d
o
t
os
s.
i
a
r
to
u
a
s
o
Valor
it DECIMAL
e
rBINRIO
i
d HEXADECIMAL
Valor DECIMAL
BINRIO
HEXADECIMAL
130/27
Instituto Monitor
Cpia
c) 200no autorizada. Reservados todos os direitos autorais.
...
...
...
512
256
128
64
32
16
d) 5
...
...
...
512
e) 127
...
...
...
128
64
32
16
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
256
o
n
512
a
i
p
C
256
128
64
32
16
o1s
s
o
d
o
t
Valor DECIMAL
BINRIO
HEXADECIMAL
s
o
it
e
r
di
s.
i
a
r
to
u
a
Valor DECIMAL
BINRIO
HEXADECIMAL
Valor DECIMAL
BINRIO
HEXADECIMAL
130/28
Instituto Monitor
Cpia
f) 63 no autorizada. Reservados todos os direitos autorais.
...
...
...
512
256
128
64
32
16
g) 31
...
...
...
512
256
128
64
32
16
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
h) 15
o
t
... 512 256 u 128 64 32 16 8
4
a
...
o
...
n
a
i
p
o1s
s
o
d
o
t
Valor DECIMAL
BINRIO
HEXADECIMAL
s
o
it
e
r
di
s.
i
a
r
to
u
a
Valor DECIMAL
BINRIO
HEXADECIMAL
Valor DECIMAL
BINRIO
HEXADECIMAL
130/29
Instituto Monitor
Cpia
i) 7 no autorizada. Reservados todos os direitos autorais.
...
...
...
512
256
128
64
32
16
Valor DECIMAL
BINRIO
HEXADECIMAL
s.
i
a
r
to
u
a
s
o
it
e
ir
d
2 - Converta os seguintes nmeros binrios em decimal e hexadecimal:
os
a) 100000
s
o
... 512 256 128 64 32 16 8
4 d2
1
Valor DECIMAL
o
t
...
BINRIO
s
...
HEXADECIMAL
o
d
a
v
r
e
es
R
.
a
d
za
i
r
o
t
b) 100
au
... 512 256 128 64 32 16 8
4
2
1
Valor DECIMAL
o
...
BINRIO
n
... a
HEXADECIMAL
i
p
C
2
130/30
Instituto Monitor
Cpia
no
c) 10100
2
...
...
...
512
256
128
64
32
16
d) 111112
...
...
...
512
256
128
64
32
16
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
e) 1111
o
t
... 512 256 u 128 64 32 16 8
4
a
...
o
...
n
a
i
p
o1s
s
o
d
o
t
Valor DECIMAL
BINRIO
HEXADECIMAL
s
o
it
e
r
di
s.
i
a
r
to
u
a
Valor DECIMAL
BINRIO
HEXADECIMAL
Valor DECIMAL
BINRIO
HEXADECIMAL
130/31
Instituto Monitor
Cpia
f) 111no
2
...
...
...
512
256
128
64
32
16
s
o
d
g) 101010
a
v
... 512 256 128 64 32 16r 8
4
e
...
es
R
...
.
a
d
za
i
or
t
au
o
n
a
i
p
s
o
d
o
t
os
Valor DECIMAL
BINRIO
HEXADECIMAL
s
o
it
e
r
di
s.
i
a
r
to
u
a
Valor DECIMAL
BINRIO
HEXADECIMAL
130/32
Instituto Monitor
Cpia
no
Reservados
os binrio?
direitos autorais.
3 - Por
que autorizada.
precisamos de circuitos
que convertamtodos
decimal para
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
.
s
i
4 - Por que precisamos de circuitos que convertam binrio para decimal?
a
r
___________________________________________________________________________
to
___________________________________________________________________________
u
a
___________________________________________________________________________
s
___________________________________________________________________________
to
i
___________________________________________________________________________
re
i
d
5 - O que significa Mundo Digital?
s
o
___________________________________________________________________________
s
___________________________________________________________________________
o
d
___________________________________________________________________________
to
___________________________________________________________________________
s
o
___________________________________________________________________________
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
o
Anotaes/dicas
n
a
i
p
130/33
lio
s.
i
a
r
Uma porta lgica nada mais
Introduo
to que um ciru
cuito integrado de transistores, resistores e
a
capacitores encapsulados num nico invluAgora que voc j conhece a lgica bins
cro que cumpre uma funo
lgica especfiria do mundo digital, j aprendeu a converto
ca. Como o espao iocupado por uma porta
ter nmeros decimais em binrios, podemos
re muito pequeno,
lgica aps a integrao
passar para o estudo das Portas Lgicas, ou
i
d
comum encontrarmos
vrias dessas portas
seja, dos circuitos integrados de transistores,
num mesmosCI.
resistores e capacitores, tecnologia que pero
mitiu o desenvolvimento dos microcomputas
dores.
o
ELEVAO
d
o
t
1. O que uma Porta Lgica?
s
o
d
A lgica combinacional era muito utilizada na automatizao de mquinas eltri- va
r
cas industriais, onde rels abriam e fechavam,
e
numa seqncia lgica e ordenada, contro16 15 14 13 12 11 10
9
es
lando os motores e acionadores.
R
.
a
Com o advento dos semicondutores
eo
d
PLANTA
surgimento dos transistoresza
funcionando
como chaves, a idia era substituir
os circuiri
o
tos lgicos baseados em trels por circuitos
baseados em transistores.
au Ocupariam um espao menor, consumiriam menos energia, se2
3
4
5
6
7
8
1
o
riam mais baratos,teriam vida til maior que
a dos rels, etc. n
Vistas de um Circuito Integrado
a
i
p seguinte na evoluo era fabriO passo
car umCcircuito completo miniaturizado. J

2. Funes Lgicas e Portas Lgicas
Portas Lgicas
que eram feitos de transistores, por que no

colocar os circuitos lgicos todos juntos e integr-los?
As principais funes lgicas so:
INVERSORA (INVERTER)
Surgiram os primeiros circuitos integrados (CIs), desenvolvidos para as calculado E (AND)
ras que, mais tarde, se tornariam os microCpia no
Reservados
todos
os direitos
OU
(OR)
computadores
de autorizada.
hoje.
130/35
autorais.
Instituto Monitor
Cpia
no autorizada.
todos
os direitos
Combinando
as funes lgicas Reservados
princiCom exceo
do inversor, autorais.
que s tem
uma entrada, cada porta composta de no
mnimo duas entradas e uma nica sada.
Cada entrada de uma porta receber uma
varivel, que pode assumir valor 0 ou 1 (binrio).
pais, temos:
NE (NAND)
NOU (NOR)
EXE (EXCLUSIVE AND EXAND)
s.
i
a
r
to
u
a
Chamaremos isso de nvel lgico ou estado lgico. Assim, quando a varivel for 0, diremos que ela est em nvel lgico zero ou
estado lgico zero e, quando for 1, diremos
que ela est em nvel lgico um ou estado
lgico um.
EXOU (EXCLUSIVE OR EXOR)
Cada funo lgica tem uma caracterstica e pode ser expressa por meio da lgebra
de Boole e sua expresso booleana.
s
o
it
e
A sada destairporta seguir o nome da sua
funo lgica, d
resultando em sada igual a 0
s
ou 1. Respectivamente
nvel lgico zero e
o um.
Cada porta lgica tem uma Tabela da
nvel lgico
s
Verdade que mostra como ela funciona, reo
d
lacionando as combinaes entre as entraEstas entradas de variveis so represeno
t
das.
tadas atravs de letras maisculas (A, B, C,
s
o D, E, F, G, etc.).
Cada porta lgica tem um circuito inted
grado, onde ns a encontramos para formar va
3. Variveis
r
circuitos lgicos digitais.
e
es
Vejamos tudo isso ento:
Variveis representam qualquer coisa
R
.
que possa assumir somente duas condies
a
FUNO LGICA SMBOLO
opostas.
d
a
iz
INVERSORA
Exemplo: uma condio de lmpada pode ser
r
o
uma varivel, representada pela letra D. As
t
u
duas condies desta lmpada podem ser:
a
E
o
- Boa ou Queimada (duas condies opostas).

n
OU
a
D = 1 pode significar lmpada boa e, portani
p
to, D = 0 significar lmpada queimada.
NE
C
Cada funo lgica tem uma porta lgica

associada a ela, que tem um smbolo grfico
que a representa em esquemas de sistemas
digitais.
- Acesa ou Apagada (duas condies opostas).
NOU
D = 0 pode significar lmpada acesa; por conseqncia, D = 1 significar lmpada apagada.
EXE
No importa a ordem 0 ou 1, mas sim que

uma condio seja contrria outra.
EXOU
130/36
Instituto Monitor
Cpia
nomeio
autorizada.
Reservados
todos
E assim
por diante.
No existe
termo em digitais:
ou
um, ou zero.
a) Tabela da Verdade para 1 varivel:
No importa quem seja considerado um,

seu oposto ser o zero, e voc j estar aplicando a lgica.
A
0
1
A
0
0
1
1
Ficou claro, no?!
s.
i
a
r
to
u
a
b) Tabela da Verdade para 2 variveis:
Se podemos ter somente duas condies

(binrio), lgico que se uma condio um
a outra ser zero.
B
0
1
0
1
s
o
it
e
r
A Tabela da Verdade relaciona as difec) Tabela da Verdade
di para 3 variveis:
rentes combinaes entre as variveis, moss
trando como fica a sada para cada uma destas
o
combinaes.
sA B C S
o
d 0 0 0
A Tabela composta de uma coluna para
o
0 0 1
t
cada varivel e uma coluna para a sada. A
0 1 0
s
quantidade de linhas desta Tabela depende
o
0 1 1
d
do nmero de variveis que voc tem.
a
1 0 0
v
1 0 1
r
Podemos calcular o nmero de linhas de
e
1 1 0
uma tabela da verdade da seguinte forma:s
e
1 1 1
R
.
Nmero de linhas = 2
a
ad se aplica
Este clculo o mesmo zque
Construir uma Tabela da Verdade simquando desejamos saber o nmero
ri de combio
ples.
J sabendo do nmero de variveis e calnaes possveis entre um
determinado nt
culando o nmero de linhas, comece pela vamero de variveis quea
supodem assumir dois
rivel mais direita na tabela. Comeando
valores. Assim:
o
pelo 0, v alternando com o 1 de linha para
n
linha. Passe para a prxima coluna esquer Para uma varivel: 2 = 2 linhas ou 2 combia
da. Comeando pelo 0, alterne com o 1 a cada
i
naes possveis.
p
duas linhas. Repita o procedimento para a
variveis: 2 = 4 linhas ou 4 com Para duas
prxima coluna, alternando de quatro em
C
binaes possveis.
4. Tabela da Verdade
nmero de variveis
quatro linhas. Repita para a prxima, alternando de oito em oito linhas.
Para trs variveis: 23 = 8 linhas ou 8 combinaes possveis.
A alternncia de 0 para 1 de coluna para

coluna segue a ordem: 1, 2, 4, 8, 16, 32, 64...
Para quatro variveis: 24 = 16 linhas ou 16

combinaes possveis.
130/37
Instituto Monitor
Cpia no5.autorizada.
Reservados todos os direitos autorais.
Expresso Booleana
George Simon Boole (1815-1864), matemtico ingls, desenvolveu estudos matemticos sobre a lgica, a partir de Aristteles.
A lgebra de Boole relaciona smbolos e estabelece as funes
lgicas como expresses matemticas.
Aplicando este estudo aos sistemas digitais, temos:
5.1 Funo Inversora e Porta Inversora
s.
i
a
r
to
u
a
s
o
it
e
Representamos uma varivel invertida colocando sobre
ir ela uma
d
barra. Dessa forma:
os
Se: A = 1, ento S = 0
s
o
d
Funo
Porta Lgica
Expresso
Tabela da Verdade
o
t
s
A S
o
Inversora
S=A
0 1
d
a
1 0
v
r
e
Quando a varivel aparecer
es com valor 0, chamamos de barrado
e quando a varivel aparecer
com valor 1 chamamos de varivel
R
.
sem barra.
a
d
5.2 Funo E eza
i Porta E (AND)
r
o E, como o nome diz, ativa a sada somente quando
t
A funo
uma entrada
au e a outra estiverem ativas. Representamos a funo E
atravs
o de um ponto (.).
n Dessa forma: se A = 1 e B = 1, ento S = 1, qualquer outra coma

i binao resulta em S = 0.
p
C Funo
Porta Lgica
Expresso
Tabela da Verdade
A funo inversora, como o nome diz, inverte o estado lgico
da entrada.
S=A.B
A
0
0
1
1
B
0
1
0
1
S
0
0
0
1
130/38
Instituto Monitor
Cpia no5.3
autorizada.
Reservados
Funo OU e Porta
OU (OR)
A funo OU, como o nome diz, ativa a sada quando uma entrada ou a outra estiverem ativas. Representamos a funo OU
atravs do sinal mais (+).
Funo
Porta Lgica
Expresso
OU
Tabela da Verdade
S=A+B
5.4 Funo NOU e Porta NOU (NOR)
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
A
0
0
1
1
B
0
1
0
1
S
0
1
1
1
A funo NOU combina a funo INVERSORA com a funo

OU. o mesmo que colocar um inversor na sada da porta OU. Representamos a funo NOU atravs de uma barra sobre toda a
funo OU.
s
o
d
o
t
s Expresso
Tabela da Verdade
o
d
a
A B S
v
r
0 0 1
e
s
NOU
S=A+B
0 1 0
e
1 0 0
R
.
1 1 0
a
d
a
iz
5.5 Funo rNE e Porta NE (NAND)
o
t
u NE combina a funo INVERSORA com a funo E.
Aafuno
oomesmo que colocar um inversor na sada da porta E. Represen a funo NE atravs de uma barra sobre toda a funo E.
ntamos
a
i
p
Porta Lgica
Expresso
Tabela da Verdade
Funo
C
Funo
Porta Lgica
NE
S=A.B
A
0
0
1
1
B
0
1
0
1
S
1
1
1
0
130/39
Instituto Monitor
Reservados
Funo EXOU e Porta
EXOU (EXOR) todos os direitos autorais.
A funo EXOU (exclusivamente OU) s ativa a sada quando
uma entrada estiver ativa ou a outra estiver ativa, excluindo os
outros casos. Representamos a funo EXOU atravs de um crculo sobre o sinal de mais ( + ).
Funo
Porta Lgica
Expresso
EXOU
S=A+B
no coincidncia
= Exclusiva
5.7 Funo EXE e Porta EXE (EXAND)
os
s.
i
A Bra S
0 o0 0
t
0u 1 1
a1 0 1
Tabela da Verdade
s
o
it
e
r
di
A funo EXE (exclusivamente E) s ativa a sada quando as

entradas estiverem na mesma situao, excluindo os outros casos. Representamos a funo EXE atravs de um crculo sobre o
ponto ( . ).
s
o
d
o
t
s Expresso
Tabela da Verdade
o
d
a
A B S
v
r
0 0 1
e
.
EXE
S=A B
0 1 0
s
e
1 0 0
(coincidncia)
R
1 1 1
.
a
d
a
Vale lembrar
como o inversor na sada inverte a tabela da
iz que,
r
verdade, a funo
NEXOU a funo EXE.
o
t
u
J conhecemos
cada uma das portas lgicas, suas funes, sabemosacomo represent-las atravs da lgebra de Boole e como
o a Tabela da Verdade para cada uma delas.
fazer
n
Agora que vem o interessante: vamos aprender a ligar essas
a
i
portas
umas nas outras, de modo a formar um circuito lgico.
p
C
Isto recebe o nome de Circuito Lgico Combinacional.
Funo
Porta Lgica
Na prtica, estas portas vm encapsuladas em componentes

eletrnicos chamados CIs, Circuitos Integrados, e trabalham com
nveis de tenso representando nveis lgicos.
Nosso prximo assunto ser como identificar estes CIs, como
Cpia nolig-los
autorizada.
todospara
os formar
direitos
e quais suas Reservados
caractersticas e limitaes
um autorais.
circuito combinacional.
130/40
Exerccios Propostos
s.
i
a
r
1 - Porta Lgica :
to
u
( ) a) um circuito integrado de transistores, resistores e capacitores, encapsulados
a
num nico invlucro que cumpre uma funo lgica especfica.
s
( ) b)um circuito lgico de transistores, resistores e capacitores, encapsulados
num
to
i
nico invlucro que cumpre uma funo integrada especfica.
re
( ) c) um circuito integrado de transistores, resistores e capacitores,
encapsulados
i
d uma funo lgica.
num circuito nico invlucro que cumpre especificamente
s integrados, encapsula( ) d)um circuito de transistores, de resistores e capacitores
o
dos num nico invlucro de circuito que cumpresuma funo lgica especfica.
( ) e) um circuito integrado de transistores, resistoresoe capacitores, num nico invd
lucro que no cumpre uma funo lgica especfica.
o
t
s
2 - Desenhe o smbolo e nomeie cada Porta Lgica
o principal:
d
a
v
r
e
es
R
.
a
d
za
i
or
t
au
o
n
a
i
p
130/41
Instituto Monitor
Cpia
noconseguimos
autorizada.
Reservados
3 - Como
formar as
Portas Lgicas NEtodos
e NOU? os direitos autorais.
____________________________________________________________________________
____________________________________________________________________________
____________________________________________________________________________
____________________________________________________________________________
4
(
(
(
(
(
- Circuitos combinacionais so:

) a) formados por Kombis feitas no Brasil.
) b)ligaes entre portas lgicas.
) c) circuitos que combinam analgico e digital.
) d)cada uma das portas lgicas.
) e) combinaes de transistores lgicos.
s.
i
a
r
to
u
a
s
o
it
5 - Para que serve uma Tabela da Verdade?
e
rentradas da porta.
( ) a) Para mostrar como fica a sada da porta de acordo com as
di
( ) b)Para combinar Portas Lgicas.
s
( ) c) Para converter de analgico para digital.
o
( ) d)Para determinar a entrada do circuito.
s
o
( ) e) Nenhuma das alternativas anteriores.
d
o
t
s
o
d
a
v
r
e
es
R
.
a
d
za
i
or
t
au
o
n
a
i
p
130/42
lio
s.
i
a
r
Desejamos que uma lmpada
Introduo
to se acenda
u
noite e fique apagada durante o dia.
a
Pegue suas variveis e conecte-as s ens
Varivel: Ambiente
o externo
tradas de suas portas. Ligue as sadas destas
t
i
portas s entradas de outras portas. Rena
Sada: Lmpada
re
as sadas destas portas s entradas de uma
i
d
ltima porta. Teremos uma nica sada que
A varivel
Ambiente pode assumir dois
s
est relacionada logicamente com as entravalores: diaoou noite.
das. Pronto! Voc j tem um circuito que
s
o
combina portas lgicas, e a sada seguir a
Adsada lmpada pode assumir dois valoo
lgica destas portas.
res:
t acesa ou apagada.
s
o
Agora, como fazer com que a sada se
Vamos chamar:
d
comporte de acordo com a nossa vonta- a
de? Esta a importncia de desenvolverr v
O ambiente de varivel A
e
circuitos lgicos. Para auxiliar nesta taA lmpada de sada S
refa teremos o apoio da lgebra de Booes
R e
le, dos Diagramas de Veitch-Karnaugh
.
A lgica a seguinte: se for durante o dia,
dos Circuitos Multiplexadores. a
a
lmpada
deve ficar apagada; se for durante
d
a
a
noite,
a
lmpada
deve ficar acesa.
Nesta lio explicaremos iozfuncionamenr e os circuito dos circuitos combinacionais
o
Vamos definir:
t de Boole.
tos lgicos a partir da lgebra
u
a
A = 0 noite
o
1. Funcionamento
A = 1 dia
n
a o funcionamento dos cirPara entender
S = 0 lmpada apagada
i
p
cuitos combinacionais,
vamos partir dos
S = 1 lmpada acesa
exemplos
C mais simples de uso de portas lgi
Circuitos Combinacionais
cas at os mais complexos:
A expresso booleana :
Exemplo 1
S=A
Ou seja, uma simples porta inversora resolve a situao.
130/43
Instituto Monitor
no
autorizada.
ACpia
Tabela da
Verdade
:
Reservados todos
ossolar:
direitos
A sada teto
pode serautorais.
1 se estiver
aberto e 0 se estiver fechado.
A S
Interpretao
0 1 noite, portanto, lmpada acesa.
1 0 dia, portanto, lmpada apagada.
Esta distribuio de 1 ou 0 para qual caso

voc quem estipula. Uma vez determinado
quem o que, no se muda mais.
s.
i
a
r
to
u
a
Exemplo 2
A lgica a seguinte: se for dia e no

chove, ento a sada teto solar deve estar
aberto. Qualquer outra combinao entre as
variveis resultar em teto solar fechado.
s
o
it
e
r
A expressoiBooleana
:
d
s
S = A .oB
s
Odo
circuito lgico seria uma simples
porta
to E.
s
o
d
a
v
r
e
s
e
R
Interpretando: a sada s vai a nvel lgico 1
.
quando a varivel A e a varivel B estiverem
a
d
em nvel lgico 1 ao mesmo tempo.
a
iz
r
Como tnhamos decidido anteriormente,
Desejamos que o teto
solar
de nossa
to parte do dia.
para:
garagem fique aberto aumaior
a Ento, se chover,
Mas pode ser que chova!
S = 1 teto solar aberto
o
queremos que o teto
solar se feche automaticamente. No n
s isso. Desejamos que ele

A = 1 no chove
se feche tambm
a quando a noite chegar.
i
p chuva e noite
B = 1 dia
Variveis:
C
Chamemos as variveis: chuva de A;
noite de B e o teto solar de S (sada).
A Tabela da Verdade ficaria:
Sada: teto solar
A B S
Interpretao
0 0 0 Teto solar fechado, pois chove e noite.
0 1 0 Teto solar fechado, pois chove e dia.
A varivel noite: pode ser 0 se for noite
1 0 0 Teto solar fechado, pois no chove e noite.
eCpia
1 se for dia.
os
direitos
autorais.
1 1 1todos
Teto solar
aberto,
pois dia
e no chove.
A varivel chuva: pode ser 0 se estiver
chovendo e 1 se no estiver chovendo.
130/44
Instituto Monitor
autorizada. Reservados
todosAos
direitos
a varivel
for um,
a varivelautorais.
B for zero e
a varivel C for zero. Isto corresponde
segunda parcela; OU
Cpia3no
Exemplo
Sejam trs variveis quaisquer que possam assumir somente duas condies, 1 ou 0.
Seja uma sada que dependa da combinao
entre essas variveis e que tambm possa
assumir somente duas condies, 1 ou 0.
a varivel A for um, a varivel B for zero e

a varivel C for um. Isto corresponde terceira parcela; OU
s.
i
a
r
to
u
A partir da expresso booleana o circuia
A B C S
to desejado pelo clientesfica facilmente vis0 0 0 0
vel. Trata-se de umaoporta OU (OR) com
it quatro portas E (AND)
0 0 1 1
quatro entradas, mais
e
r uma, mais cinco portas
0 1 0 0
de trs entradas icada
0 1 1 0
INVERSORASd(INVERTER), uma para cada
s na parcela.
1 0 0 1
varivel barrada
o
1 0 1 1
s
1 1 0 0
o
d
1 1 1 1
o
t
s
Dizemos que a sada est ativa quando
o
est em nvel lgico 1 e dizemos que est de- ad
sativada ou desabilitada quando est em n- v
r
vel lgico 0.
e
es
Neste exemplo, vamos supor que R
as va.
De posse destas portas lgicas, basta ligriveis A, B e C representam qualquer
coisa
a
las
conforme
manda a expresso:
que possa assumir somente duasdcondies.
a
A Tabela da Verdade nos foi passada
por um
iz
A
B
C
r
cliente. Ele deseja que implementemos
um
o
t que cumpra a
circuito lgico combinacional
u
Tabela da Verdade. Note
a que no nos interessa saber o que so
o as variveis A, B e C,
somente a Tabela da Verdade.

n
S
a
i
Da Tabela
escrevemos a expresso boolep considerando apenas as situaana para a
sada
es emCque a sada est ativa (nvel lgico 1):
a varivel A for um, a varivel B for um e a

varivel C for um. Isto corresponde quarta
parcela.
O comportamento da sada em relao a

cada uma das combinaes entre as variveis
representado pela Tabela da Verdade.
S=A.B.C+A.B.C+A.B.C+A.B.C
Pronto! Este o circuito combinacional

das variveis de entrada A, B e C que controlam a sada S, seguindo a Tabela da Verdade dada.
Interpretando: a sada S estar ativa quando:
a varivel A for zero, a varivel B for zero e

a varivel C for um. Isto corresponde priCpia
no OU
autorizada. Reservados
meira parcela;
130/45
Instituto Monitor
Cpia noExemplo
autorizada.
4
Sejam quatro variveis quaisquer que possam assumir somente duas condies, 1 ou 0. Seja uma sada S que tambm possa assumir somente duas condies, 1 ou 0.
Um cliente prope a seguinte Tabela da Verdade:
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S
0
0
0
0
1
1
0
1
0
1
1
1
0
0
0
1
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
a
v
r
e
A expressoes
booleana para a sada ser:
R
S =a
A..B.C.D + A.B.C.D + A.B.C.D +
d.D + A.B.C.D + A.B.C.D + A.B.C.D
A.B.C
a
iza sada S estar ativa quando:
r
Interpretando:
o
t
a varivel
au A for zero, a varivel B for um, a varivel C for zero e
aovarivel D for zero; OU
n a varivel A for zero, a varivel B for um, a varivel C for zero e
a a varivel D for um; OU

i
p a varivel A for zero, a varivel B for um, a varivel C for um e a
varivel D for um; OU
C
a varivel A for um, a varivel B for zero, a varivel C for zero e
a varivel D for um; OU
a varivel A for um, a varivel B for zero, a varivel C for um e a
varivel D for zero; OU
a varivel A for um, a varivel B for zero, a varivel C for um e a
varivel D for um; OU
130/46
Instituto Monitor
Cpia no autorizada.
Reservados
todos
osC for
direitos
a varivel A for um,
a varivel B for um,a
varivel
um e a autorais.
varivel D for um.
A partir da expresso, fica fcil visualizar o circuito lgico.
Ele composto de:
uma porta OU (OR) de 7 entradas (uma para cada parcela da
expresso booleana);
a
i
p
C
s.
i
7 portas E (AND) de 4 entradas cada uma (uma para cada varia
r
vel);
to
u
11 portas INVERSORAS (INVERTER) (uma para cada varivel
a
barrada da parcela).
s
to
i
re
i
d
s
o
s
o
d
De posse destas portas lgicas, basta
to lig-las conforme diz a
expresso:
s
o
d
A B C D
a
v
r
e
s
e
R
.
a
ad
z
ri
o
S
t
u
a
o
n
Poderamos seguir dando exemplos para 5 variveis, 6 variveis, 7 variveis, etc.
Cpia
O procedimento sempre o mesmo: analisa-se a situao a ser

controlada; anotam-se quantas variveis esto envolvidas; montauma Tabela da Verdade;
escreve-se a expresso
e monnoseautorizada.
Reservados
todosbooleana
os direitos
ta-se o circuito lgico.
130/47
autorais.
Exerccios Propostos
s.
i
a
r
1 - Num sistema com 5 variveis, qual a quantidade de linhas da Tabela da Verdade?
to
u
( ) a) 5
a
( ) b)10
s
( ) c) 16
to
i
( ) d)32
re
( ) e) 64
i
d
s
2 - Uma varivel em lgica digital definida como um evento
que pode assumir:
o
( ) a) somente dois estados, um oposto ao outro.
sigual.
( ) b) somente trs estados, um oposto ao outro e outro
o
d
( ) c) somente um estado.
o
t
( ) d) diversos estados, um oposto ao outro.
s
( ) e) somente quatro estados.
o
d
a caso:
3 - Monte a expresso booleana para o seguinte
v
r
e
Chamaremos de A a varivel umidade.
es
R
.
A = 0 seco
a
d
A = 1 molhado
za
i
r
Chamaremos de B a o
varivel
tempo.
t
u
B = 0 dia a
o
B = 1 noite
n
a
i
Chamaremos
de S a sada secador.
p
C S = 0 secador desligado
S = 1 secador ligado
130/48
Instituto Monitor
Cpia
no autorizada.
A situao
a seguinte:
Ligar o secador somente se for noite e estiver molhado.
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
a
4 - Monte a expresso booleana a partir vda Tabela Verdade passada pelo cliente.
r
e
A B C D S
es
0 0 0 0 0
R
0 0 0 1 0
.
a
0 0 1 0 0
d
0 0 1 1 0 a
z
0 1 0 0 1ri
0 1 0 1 to1
u 0
0 1 1 0
0 1 1 a1 1
o
1 0 0 0 0
1 0n 0 1 1
1 ia0 1 0 1
11p 01 10 10 10
C
1
1
1
1
1
1
0
1
1
1
0
1
0
0
1
130/49
Instituto Monitor
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d+ A . B . C + A . B . C + A . B . C
.C
5 - Para a expresso booleana S = A . B . C + A . B o
t
+ A . B . C:
s
( ) a) 1 Porta OU (OR) de 18 entradas, 12 Portas
o E (AND) de 3 entradas
e 8 INVERSORES (INVERTER). ad
( ) b)2 Portas OU (OR) de 5 entradas, r5vPortas E (AND) de 3 entradas
e 7 INVERSORES (INVERTER).
e
s
( ) c) 1 Porta OU (OR) de 5 entradas,
e 6 Portas E (AND) de 3 entradas
R
.
( ) d)1 Porta OU (OR) de 6 entradas,
6 Portas E (AND) de 3 entradas
a
d
a
( ) e) 6 Portas OU (OR)zde 3 entradas, 1 Porta E (AND) de 6 entradas
i
e 8 INVERSORES
or (INVERTER).
t
au
o
n
a
i
p
130/50
Instituto Monitor
Cpia
no autorizada.
Reservados
todos
6 - Desenhe
o circuito lgico para
a seguinte expresso
booleana:
S=A.B.C + A.B.C+A.B.C+A.B.C+A.B.C+ A.B.C
a
i
p
C
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
130/51
lio
Localizao
das Portas Lgicas
s.
i
a
r
Introduo
1. Circuitos Integrados (CIs)
to
u
com Portas Lgicas a
Nesta lio voc ir conhecer algumas
s combinacionais
portas lgicas e seus circuitos integrados, suas
o
Para formar circuitos
it lgicas. Mas onde escaractersticas e condies de operao. Coprecisamos de portas
e
nhecer, ainda, as diversas famlias de portas
to estas portasirlgicas? Em circuitos inted algumas delas:
lgicas, suas funes e limitaes prticas.
grados. Vejamos
s
o
s
o TTL
Famlia de Portas Lgicas
d
o
14 13 12 11 10 9 8
14 13 12 11 10 9 t 8
14 13 12 11 10 9 8
s
Vcc
NC
Vcc
Vcc
o
d
a
7408
v
7400
7413
r
e
Gnd
Gnd
s
Gnd
NC
e
1 2 3 4 5 6 7
1 2 3 4 5 6 7
R1 2 3 4 5 6 7
.
Dual Four-Input NAND Schmitt Trigger
Quad Two-Input AND Gate
Quad Two-Input NAND Gate
a
d
14 13 12 11 10 9 8
14 13 12 11 10 9 8
a 14 13 12 11 10 9 8
z
Vcc
Vcc
Vcc
ri
o
t
7414
7410
7402 au
o Gnd
Gnd
Gnd
1 2 3 4 5 6 7
1 2 3 4 5 6 7
1 2 3 4 n5 6 7
a
i NOR Gate
Quad Two-Input
Hex Inverter Schmitt Trigger
Triple Three-Input NAND Gate
p
12 11 10 9 8
14 13 12 11 10 9 8
14 13 12 11 10 9 8
14 13
C
Vcc
Vcc
NC
Vcc
7411
7420
7404
NC
Gnd
Gnd
Gnd
Triple Three-Input AND Gate
Hex Inverter
Dual Four-Input NAND Gate
130/53
Instituto Monitor
Cpia no autorizada.
Reservados
todos
Famlia
de Portas Lgicas
TTL os direitos autorais.
14 13 12 11 10 9
Vcc
14 13 12 11 10 9
NC
Vcc NC
Gnd
Gnd
NC
NC NC
7430
7421
1
14 13 12 11 10 9
14 13 12 11 10 9
Vcc
16
15
tAo
i
e Gnd
8r
i
d
7
7432
7425
Gnd
Gnd
s
o
8 d
to
14 13 12 11 10 9
s
o
d
7437
7427
a
v
r
Gnd
Gnd
e
1 s
2 3 4 5 6 7
1 2 3 4 5 6 7
eTwo-Input
Quad
NAND Buffer
Triple Three-Input NOR Gate
R
.
a
d
K1
16
1
CLR1
14 a
Vcc
z 1 CK1
i
Q1
PRE1
15
2
2
D1
CLR2
o13r
t
CLR1
3
7 Q1 14
3
CK1
D2
au 12
7
J1
4
4 Gnd 13
4
PRE1
4 oCK2 11
n
K2
Vcc
12
5
7
10
7
5
Q1
PRE2
a
CK2
6
6 Q2 11
pi 4 Q2 9
6
Q1
Q2
PRE2
10
7
C
Q2
7
8
Gnd
Vcc
Vcc
Dual D-Type Positive

Edge-Triggered Flip-Flop
os
14
13
12
11
10
BCD to-7-Segment Decoder
Quad Two-Input OR Gate
Dual Four-Input NOR Gate With Strobe

14 13 12 11 10 9
7 igs
BI/RBO
4ora a
t b
RBI
4
u
a
D
s 8 c
LT
Vcc
Vcc
Eight-Input NAND Gate
Dual Four-Input AND Gate
J2
CLR2
Dual JK Flip-Flop
14 13 12 11 10 9
Vcc
7486
Gnd
Quad 2-Input Exclusive OR Gate
CP1
CP2
14
MR1
NC
13
MR 2
Q0
12
NC
Q3
11
Vcc
Gnd
10
MR1
Q1
MR 2
Q2
7
4
9
0
Decade Counter
130/54
Instituto Monitor
Cpia no autorizada.
Reservados
todos
Famlia
de Portas Lgicas
CP1
CP0
14
DS
Vcc
14
NC
NC
13
P0
O0
13
NC
Q0
12
P1
NC
Q3
11
P2
Vcc
Gnd
10
P3
MR1
Q1
MR2
Q2
Gnd
7
4
9
2
Decade Counter
14 13 12 11 10 9
14 13 12 11 10 9
s
o
d
8o
t
s
o
d
74125
74126
a
v
r
Gnd
Gnd
e
s
1 2 3 4 5 6 7
1 e2 3 4 5 6 7
R
Quad 3-State Buffers
Quad 3-State Buffers
.
a
d
Vcc
za 1 A
i
r
2
O
A
16 15 14 13 12 11 10 9o
t
7 O
3
A
Vcc
au
4 O
4
E
o
74135
1 O
n
5
E
a
3 O
i
6
E
Gnd
p
8 O
1 2 3 4 5 6 7 8
O
7
C
Vcc
Vcc
Quad Exclusive OR/NOR Gate
O1
12 is
7
a
4 O2 or11
t
10
9 a
O 3u
5os CK1 9
it
e
r
di
CK2
os4-Bit Shift-Register
14 13 12 11 10 9
Vcc
74132
Gnd
QUAD 2-Input Schmitt Trigger NAND Gate
16
15
16 15 14 13 12 11 10
14
Vcc NC
13
12
11
10
Gnd
O6
74147
4
5
9
A
B
Gnd
10-line-to-4-line and 8 line-3-line

Priority Encoder
1 of 8 Decoder/Demultiplexer
130/55
Instituto Monitor
Cpia no autorizada.
Reservados
todos
Famlia
de Portas Lgicas
1
I3
Vcc
16
MR
Vcc
16
I2
I4
15
O0
O3
15
I1
I5
14
O0
O3
14
I0
I6
13
D0
D3
13
I7
12
D1
S0
11
O1
7
4
1
5
1
7
4
1
7
5
s.
i
a
12
D
r
o
O t 11
u
aO 10
2
s
o
9
8
Gnd
S
8
Gnd
t CK 9
i
reD Flip-Flop
i
8-Input Multiplexer
Quad
d
s
o
Famlia de Portas Lgicas CMOS
s
o
d
V
toV
s
o
d
4011
4001
a
v
er
Vs
e
R
Quad Two-Input NAND Gate
Quad Two-Input NOR Gate .
a
d
a
V
V
iz
r
o
t
4049
4070
au
o
V
n
a
i
Hex Inverter
Quad Two-Input Exclusiv OR Gate
p
C
7
S1
10
O1
DD
DD
SS
DD
VSS
DD
SS
VDD
VSS
VDD
4071
4081
VSS
VSS

Quad Two-Input OR Gate
Quad Two-Input AND Gate
130/56
Instituto Monitor

1.1 Limitaes das Portas Lgicas
1) Na prtica, em Digitais, no podemos deixar entradas em vazio.
Isto significa que sempre devemos garantir um nvel lgico
entrada de uma porta, seja um ou zero.
s.
i
a
r
to
u
a
2) Teoricamente, cada sada de porta lgica pode se ligar a infinitas entradas de outras portas lgicas. Na prtica o que ocorre
que os componentes internos (transistores) no suportam fornecer tanta corrente eltrica, ficando sua conexo limitada a
apenas 3 ou 4 outras entradas. Esta caracterstica chama-se fanout que a capacidade de uma sada de porta se ligar a outras
entradas de portas. Por exemplo: uma sada de porta com fanout = 3 pode ser conectada a, no mximo, 3 entradas de outras
portas lgicas.
os
s
o
it
e
r
di
3) Conforme a famlia de circuitos integrados lgicos com que se

trabalha, os valores de tenso so bem especficos. A figura a
seguir mostra as caractersticas de operao de uma porta lgica
pertencente famlia TTL. importante observar a faixa no permitida e de indeterminao para as tenses que representam os
nveis lgicos de entrada e sada; operando dentro destas faixas,
no h garantia de operao segura.
a
i
p
C
o
T
nE
N
S
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o LGICO
NVEL
t
1
au
VOH
(min)
VNH
Faixa de
indeterminao
VNL
VOL
(mx)
s
o
d
o
t
NVEL LGICO
1
VIH
(min)
VIL
(mx)
Faixa de
indeterminao
NVEL LGICO
NVEL LGICO
0
Nveis de tenso na
entrada
Faixas de tenso
na sada
130/57
Instituto Monitor
Cpia no autorizada.
Reservados
Comparando os
Nveis de Tensotodos
de Chaveamento
5V
VCC
4,44
VOH
3,5
VIH
5V
VCC
5V
VCC
s.
i
V
2,5
2,5V
a
V
V
V
2,4
2,4
2,4
r
V
2,3
o
V
V
2,0
2,0
V ut
1,6
V
1,7
1,5
V
1,5
1,5
1,5
V
V
V
a
V
1,4
1,2
s
V
0,8
0,8
V
V
0,7to V
0,5
V
i V
V
V
V
0,4
0,4
0,4
e
0,2
GND
GND
GND
GND ir 0
GND
0
0
0
0
d
LVTTLs
5V CMOS
2,5V CMOS
5VTTL
ETL
LVT, LVC,
Rail-to-Rail 5V
Larger Noise
Standard TLL
ALVC, ALVT
o
HC, AHC, AC
Margins ABTE
ABT, AHCT, ALVC,sLV, ALVT
o
HCT
d
V : tenso de alimentao.
to
V : tenso mnima que garante nvels1 na entrada.
o
d
V : tenso mxima que garante nvel
a 0 na entrada.
v
V : Nvel de tenso indeterminado
(valor no permitido).
r
e
V : tenso mnima que garante
s nvel 1 na sada.
e
V : tenso mxima que garante nvel 0 na sada.
R
.
I : corrente de entrada
correspondente ao nvel alto.
a
I : corrente de entrada
correspondente ao nvel baixo.
d
a
z sada correspondente ao nvel alto.
I : corrente ide
r
I : corrente
o de sada correspondente ao nvel baixo
t
au
Famlia TTL AC
o
Condies de Operao Recomendada
n
3,3V
IND
OH
VCC
OH
OH
IH
IH
IND
IND
VCC
OH
IH
IH
IL
IND
IND
IL
OL
OL
IL
IL
IL
OL
OL
OL
CC
IH
IL
IND
OH
OL
IH
IL
OH
OL
a
i
p
CV
CC
VIH
VIL
VI
VO
IOH
IOL
t/v
SN54ACCT00
Supply voltage
High-level input voltage
Low-level input
Input voltage
Output voltage
High-level output current
Low-level or current
Input transition rise our fall rate
Operating free-air temperature
SN74ACT00
MN
MX
MN
MX
4,5
5,5
4,5
5,5
2
0,8
UNIT
V
V
0,8
VCC
VCC
VCC
VCC
-24
mA
-24
24
mA
24
8
ns/V
-55
125
-40
85

TA
130/58
Instituto Monitor
Cpia no autorizada.
Reservados
todos
os
direitos
Observe nota do fabricante:
pinos de entrada
no
utilizados
de- autorais.
vem ser colocados em nvel alto (high) ou baixo (low) para prevenilos de flutuao (isto , incerteza entre nvel lgico um ou zero).
Famlia CMOS
Caractersticas em Corrente Contnua (CD4001BM, CD4011BM)
Smbolo
IDD
VOL
Parmetro
Condies
-55o C
Mn
Mx
0.25
0.004
Current
VDD = 10V, VIN = VDD or VSS
0.50
0.005
1.0
0.005
Low Level
VDD = 5V
0.05
Output Voltage
VDD = 10V
0.05
0.05
O < 1 A
High Level
VDD = 5V
Output Voltage
VDD = 10V
O < 1 A
4.95
4.95
9.95
9.95
Low Level
VDD = 5V, VO = 4.5V
1.5
Input Voltage
VDD = 10V, VO = 9.0V
3.0
0.25
7.5
0.50
15
1.0
30
0.05
0.05
0.05
0.05
0.05
0.05
4.95
10
9.95
15
14.95
1.5
1.5
3.0
3.0
4.0
4.0
3.5
7.0
7.0
11.0
11.0
0.64
0.51
0.88
0.36
mA
VDD = 10V, VO = 0.5V
1.6
1.3
2.25
0.9
mA
VDD = 15V, VO = 1.5V
4.2
3.4
8.8
2.4
mA
High Level Output VDD = 5V, VO = 4.6V
- 0.64
- 0.51
- 0.88
- 0.36
mA
Current
VDD = 10V, VO = 9.5V
- 1.6
- 1.3
- 2.25
- 0.9
mA
VDD = 15V, VO = 13.5V
- 4.2
- 3.4
- 8.8
- 2.4
mA
3.5
VDD = 10V, VO = 1.0V
7.0
VDD = 15V, VO = 1.5V
11.0
VDD = 5V, VO = 0.4V
Current
(Note 3)
IIN
os
.
sUnits
i
Mx
Mn
Mxa
or
t
au
s
o
it
e
r
di
+125oC
3.5
VDD = 5V, VO = 0.5V
Input Voltage
(Note 3)
IOH
s
o
d
a
v
4.0
High Level
Low Level Output
IOL
s
o
d
o
t
14.95
14.95
VDD = 15V, VO = 13.5V
VIH
Typ
VDD = 15V
VIL
Mn
Quiescent Device
VDD = 15V
VOH
+25oC
Input Current
r
e
es
R
.
a
d
za
i
or
t
au
VDD = 5V, VIN = 0V
- 0.10
VDD = 10V, VIN = 15V
- 10
10
0.10
-5
-5
- 0.10
- 1.0
0.10
1.0
n As especificaes do quadro referem-se s caractersticas com

CIs operando em coletor fechado (toten-pole). A famlia TTL pos-
a sui blocos lgicos com construo em coletor aberto (open colleci

p tor), que so semelhantes aos blocos que operam em coletor fechado
C
(totem-pole), com a nica diferena de no terem o resistor de coletor quando ligados ao +VCC (resistor de pull-up).
Observe tambm que nos CIs da famlia CMOS, VDD equivale
ao Vcc do TTL e VSS equivale ao GND.
130/59
Instituto Monitor
de propagao
por porta (ns)
Identificao
da srie
potncia por porta

(mW)
Observaes
54 / 74
10
Low power
54L / 74L
33
10
comum
baixssimo
consumo
Standard
Verso Famlia TTL
Cpia no autorizada. Reservados

todos
Consumo de
Tempo de atraso
.
s
i
Schottky
54S / 74S
3
20
altssima
a
velocidade
r
to
Low Power Schottky
54LS / 74LS
10
2
baixssimo
u
consumo
a
s
to
i
Obs.: a linha 54XX de uso militar, com limites de tenso, corrente e temperatura
mais rgidos.
e
A linha 74XX de uso geral civil.
ir
d
Sempre um s
dos transistores estar saturado.
O fan-out tambm denominado fator de
Isto faz com
carga, sendo definido como o nmero mxio que a sada apresente tenso de
+5 volts,ssendo reconhecida a sada com nvel
mo de entradas de circuitos lgicos que uma
oum e capaz de fornecer corrente de
lgico
sada pode alimentar de maneira confivel.
d
o da ordem de alguns miliampres (mA).
sada
Por exemplo, uma porta lgica com fan-out
t
de 10, pode alimentar at 10 entradas lgicas
sQuando a situao se inverte, teremos um
o
transistor saturado com o emissor aterrado,
padro. Fan-out: 10 (tpico).
d
a capaz de receber corrente externa da ordem
v
de alguns miliampres.
2. Famlias de Circuitos
r
e
Integrados Lgicos
s
Vcc
e
2.1 Famlia TTL (Transistor Transistor Logic)
R
.
a
No princpio, o Transistor Bipolar
d de Juna
o (TBJ) era a nica opo para
fabricar
cirz
i
cuitos integrados lgicos. Surgiu
ento a Faor
mlia TTL (Transistor t
Transistor
Logic).
u
Estes Circuitos Integrados
foram
padronizasada
a
dos para trabalhar ocom tenso de alimentao de +5 volts e interpretar
que nvel lgico
zero 0 volt (ou n

GND) e que nvel lgico um
a
i
+5 volts. A tolerncia
destes componentes era
p
de +/- 10%.
Estes
CIs
consomem muita ener
gia, esquentam
muito, so sensveis alteraC
54H / 74H
22
alta velocidade
High speed
+
5V
o da tenso de alimentao. Outra caracterstica a configurao das sadas no que

diz respeito parte eletrnica.
gnd
Totem-Pole
2.1.1 Toten-Pole
Este o tipo de sada mais comumente

A figura a seguir mostra como a sada
encontrado, porm tambm contamos com as
de
uma porta
em autorizada.
toten-pole (coletor fechado).
Cpia
no
Reservados
todos
sadas
em open-collect
130/60
Instituto Monitor

2.2 Famlia CMOS
2.1.2 Open-Collector
Os avanos dos semicondutores desencadearam uma nova tcnica na fabricao de

transistores, os Transistores de Efeito de
Campo (FET- Field Effect Transistor). Os CIs
de portas lgicas fabricados com estes transistores permitem uma gama de tenses de
alimentao, indo de +3 V at +15 V. Seu consumo de energia extremamente reduzido,
aquecem pouco ou nada e so baratos.
A figura a seguir mostra a sada com um

coletor de transistor sem conexo alguma,
chamado coletor aberto (open-collector).
Este tipo de sada pede que coloquemos externamente ao CI um resistor de pull-up.
Vcc
+
5V
Antigamente, eram sensveis a qualquer

descarga eltrica e queimavam ao simples toque das mos. Atualmente j vm com proteo de diodos contra descargas eltricas e
tornaram-se confiveis. Constituem a base
dos modernos microprocessadores Intel, Motorola, Zilog, National, etc.
Resistor de
Pull-up
os
Sada
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
o
t No mercado a famlia destes CIs conhe-
scida como 40XX.

o
gnd
d
a
Open-Collector
v
As informaes sobre estes CIs so forner
cidas pelos seus fabricantes atravs dos data
e
s
books, que so livros de dados ou livros de ine
formaes. Neles encontramos todos os detaO resistor de pull-up colocado entre
o +5
R
.
lhes eltricos, informaes sobre como lig-los,
V e a sada da porta. Sua funo fornecer
um
a
quais os limites de tenso, corrente e tempecaminho para a corrente eltrica.d Quando o
a
ratura. Qual o invlucro, pinagem, etc.
transistor est cortado, no flui
corrente
eniz
tre coletor e emissor. Assim, rno pino de sada,
o
Com a Internet voc acessa facilmente
teremos a tenso de +5 V,t que interpretada
estas informaes atravs dos sites dos facomo nvel lgico 1. Quando
au o transistor est
bricantes:
http://www.ti.com (Texas Instrusaturado, a correnteoflui entre coletor e emisments)
e
http://www.national.com
(National
sor limitada pelo
resistor de pull-up, e a tenn
Instruments Semiconductors).
so medida na sada aproximadamente 0,3
a
i
volts, que corresponde
a um VCE saturado e
p
Por fim, vale lembrar que a pinagem de
interpretada
como
nvel
lgico 0.
um CI qualquer segue um padro:

C
No mercado conhecida como a Famlia

74XX. Esta famlia evoluiu e agregou melhoramentos, surgindo as sub-famlias 74LXX,
74LSXX, 74HXX e 74SXX.
Marca de referncia apontada para a esquerda.
O pino inferior esquerdo o pino de nmero 1.
130/61
Instituto Monitor
Cpia no Seguindo
autorizada.
Reservados
todos
oscrescente
direitos
em sentido
anti-horrio, temos
a ordem
da autorais.
numerao dos pinos.
Veja a figura:
16
a
i
p
C
15
14
13
12
11
10
14
13
12
11
10
s
o
1
2
3
4 ad 5
v
r
e
s
8
7 e6
5
R
.
a
d
a
iz
r
o
t
au
1
s
o
d
o
t
6
s
o
it
e
r
di
os
s.
i
a
r
to
u
a
130/62
Exerccios Propostos
1
(
(
(
(
(
- Onde encontramos as portas lgicas?

) a) Em lojas de material para construo.
) b)Nos espaos lgicos.
) c) Em circuitos integrados.
) d)Em transistores.
) e) Nenhuma das alternativas anteriores.
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
2 - Os tipos de tecnologia empregados na fabricao de portas lgicas so:

( ) a) TTL (Transistor Transistor Logic) e CMAIS.
( ) b)TTL (Transistor Transistor Logic) e CMENOS.
( ) c) TTL (Transistor Transistor Logic) e CMOS.
( ) d)TTL (Transistor Transistor Logic) e TTL (Transistor Transistor Logic).
( ) e) TTL (Transistor Transistor Logic) e SEMOS.
s
o
d
o
t
s
o
d
a
3 - Por que no podemos deixar entradas
de
v portas lgicas digitais sem conexo?
r
( ) a) Para no nivelar a entrada comea sada.
( ) b)Para garantir um indeterminado
lgico para elas.
es nvelerrada
( ) c) Para que no haja uma interpretao
do nvel lgico de entrada.
R
.
( ) d)Para que no haja uma interpretao correta do nvel lgico de sada.
a anteriores.
( ) e) Nenhuma das alternativas
d
a
z
i
4 - Numere os pinos dos
CIs dados:
or
t
au
o
n
a
i
p
130/63
Instituto Monitor
Cpia
no
todos
os edireitos
autorais.
5 - Qual
a autorizada.
diferena de tensoReservados
de alimentao para
os CIs TTL
CMOS?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
s.
i
a
r
6 - O que um data book?
to
_____________________________________________________________________________
u
a
_____________________________________________________________________________
s
_____________________________________________________________________________
to
i
_____________________________________________________________________________
re
i
_____________________________________________________________________________
d
_____________________________________________________________________________
s
o
s
7 - Qual a diferena entre os CIs da Famlia 54XX e o
74XX?
d
_____________________________________________________________________________
to
_____________________________________________________________________________
s
o
_____________________________________________________________________________
d
_____________________________________________________________________________
a
v
r
_____________________________________________________________________________
e
s
_____________________________________________________________________________
e
R
.
a
d
a
iz
r
o
t
au
o
n
a
i
p
130/64
lio
lgebra de Boole e
Minimizao de Circuitos
Lgicos Combinacionais
s.
i
a
r
Para descobrir se um circuito
Introduo
to pode ser
u
minimizado, utilizaremos algumas tcnicas:
a
J sabemos expressar uma situao lgis
ca entre variveis para uma nica sada, atrao
1) lgebra de Boole: ttrabalhando
matematii
vs da Tabela da Verdade.
camente com as
expresses
booleanas,
re
tentaremos reduzi-las
e, portanto, redui
d lgico final.
J sabemos desenhar o circuito combizir o circuito
s
nacional entre portas lgicas atravs das exo
presses booleanas que vieram das Tabelas
s de Veitch e Mapas de Karnau2) Diagramas
da Verdade.
ghd
:o
quando trabalhar com equaes mateo
torna-se difcil, uma soluo pode
tmticas
J sabemos onde esto estas portas lgiser
utilizar
mapas e tabelas na minimizas
cas para que possamos montar um circuito
o
o da expresso booleana e, portanto, do
d circuito lgico final.
lgico eletrnico digital.
a
v
r
Progredindo, a pergunta : ser possvel
e
3)Circuitos Multiplexadores: quando uma
s
fazer um circuito lgico que utilize menos
e
soluo simples e econmica necessportas lgicas para a mesma Tabela da
VerR
ria, dispensamos a expresso booleana e
. Isto
dade? A resposta : algumas vezes sim!
a
trabalhamos apenas com a Tabela da Verse chama minimizar (reduzir) o circuito
lgid
dade.
a chamaco. O resultado desse procedimento
z
se Circuito Equivalente Minimizado.
ri
o
Cada uma destas tcnicas tm sua aplit
cao na Eletrnica Digital, mas nenhuma deNesta lio vamos apresentar
as tcnicas
au
las definitiva a ponto de dispensar as outras.
para minimizar os circuitos lgicos a fim de
o
Comecemos, nesta lio, com a lgebra de
torn-los mais simples
e operacionais.
n
Boole.
a
1. Circuito iMinimizado
p
2. Postulados da lgebra de Boole
Chamamos
de Circuito Minimizado aqueC
Boole, matemtico ingls, escreveu 10
postulados (proposies) que, se aplicados
s expresses booleanas, podem reduzi-las.
le circuito que cumpre a mesma Tabela da

Verdade que outro, de forma que no seja
possvel reduzi-lo ainda mais.
130/65
Instituto Monitor
POSTULADO
LEI
Associativa
Comutativa
Identidade
Idempotente
EXPRESSO
DEMONSTRAO
S=A.B.C
S = A . (B . C) = (A . B) . C = B .(A . C)
S=A+B+C
S = A + (B + C) = (A + B) + C = B + (A + C)
S=A.B
S=B.A
S=A+B
S=B+A
s.
i
ra
A=A o
t
u
A=A
a
s
Supondo A = 1, ento: S = 1 . 0 = 0
to
SupondoeAi = 0, ento: S = 0 . 1 = 0
r
Supondo
di A = 1, ento: S = 1 + 0 = 1
Supondo
os A = 0, ento: S = 0 + 1 = 1
A=B=C
Se A = B e B = C, ento A = C
A=A.A.A.A
A=A+A+A
S=A.A=0
Complementao
S=A+A=1
sSupondo A = 1, ento: S = 1 . 1 = 1 = A
o
d Supondo A = 0, ento: S = 0 . 1 = 0 = A
o
t
S=A.1=A
s
o
d
a
Constante
v
r
S = Ae+ 1 = 1
es
R
.
a S=A+0=A
d
za
i
Dupla Negaor
S=A
o
t
au S = A . (A + B) = (A . A) + (A . B)
Distributiva
o
n
a
i
p
Absoro
S = A . (A + B) = A
C
S=A.0=0
7
8
10
Dualidade
(Teorema de
De Morgan)
Supondo A = 1, ento: S = 1 . 0 = 0
Supondo A = 0, ento: S = 0 . 0 = 0
Supondo A = 1, ento: S = 1 + 1 = 1
Supondo A = 0, ento: S = 0 + 1 = 1
Supondo A = 1, ento: S = 1 + 0 = 1 = A
Supondo A = 0, ento: S = 0 + 0 = 0 = A
Supondo A = 1, ento: S = 1
Supondo A = 0, ento: S = 0
semelhante matemtica
S = A . (A + B) = (A . A) + (A . B),
portanto: S = A + (A . B) = A
Supondo A = 1, ento: S = 1 = A
Supondo A = 0, ento: S = 0 = A
independentemente do valor de B
S=A.B=A+B
S=A.B=A . B=A+B
S=A+B=A.B
S=A+B=A + B=A.B
130/66
Instituto Monitor
Aplicao PrticaReservados todos os direitos autorais.
Aplicando a lgebra de Boole na minimizao de circuitos lgicos temos:
Dada a Tabela da Verdade
A
0
0
0
0
1
1
1
1
a
i
p
C
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
1
1
1
0
1
0
1
s.
i
a
r
to
u
a
s
o
it
e
A expresso booleana ser:
ir
d
S = A . B . C + A . B . C + A . B . C + A . B . Cs+ A . B . C
o
s
Aplicando a Lei da Distribuio, isolamos
a varivel C (coloo
carmos em evidncia):
d
to + A . B + A . B )
S=A.B.C +C.(A.B + A.B
s
Podemos escrever ento que: o
d
S = A . B . C + C .v[a
A (B + B) + A (B + B)]
S = A . B . C +e
Cr. [ A + A]
Aplicando a Lei da Complementao
dentro dos parnteses, o
es
R
resultado ser 1 para qualquer
valor de A e B.
.
a
S=A.B.C +C
d
a
iz
Esta a rexpresso
booleana minimizada. Ela responde mesma
o
Tabela datVerdade
e, assim, a um circuito lgico minimizado com um
nmero menor
de portas lgicas. Comparando os resultados, verificamos
au da lgebra
a validade
de Boole na minimizao de circuitos lgicos.
o
n
CIRCUITO
NORMAL
CIRCUITO MINIMIZADO
A B C
A B C
S
S
. C + Cdireitos autorais.
Cpia noSautorizada.
todos
S = A . B os
= A . B . C + A . B . C + A . B .Reservados
C+A .B.C +A.B.C
130/67
Instituto Monitor
Cpia no autorizada.
todos
os
direitos
Por este exemploReservados
voc talvez tenha sentido
uma
certa
dificul- autorais.
dade em visualizar as aplicaes das Leis de Boole, mas garantimos que com o tempo e sucessivos exerccios voc adquirir um
domnio e facilidade de minimizao de expresses booleanas. Tudo
na vida assim! Quanto mais voc repete, mais se exercita em algo,
mais rpido e melhor consegue fazer o que pretende.
s.
i
a
r
to
u
Aprenderemos como minimizar circuitos lgicos aplicandoaos
Mapas de Karnaugh, na prxima lio.
s
o
it
e
r
di
os
s
o
d
o
t
s
o
d
a
v
r
e
es
R
.
a
d
za
i
or
t
au
o
n
Porm, para um mundo globalizado, onde a rapidez indispensvel, a utilizao de outros meios e tcnicas para atingir o
mesmo objetivo mais do que vlida.
a
i
p
C
130/68
Exerccios Propostos
1 - Minimize as expresses booleanas abaixo:
a) S = A + A
b) S = A . B + A . B
s
o
d
a
v
r
e
s
c) S = A . B . C + A . B . C
e
R
.
a
d
a
iz
r
o
t
d) S = A . B . C . D u
a+ A . C . D . B + A . B . C . D
o
n
a
i
p
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
e) S = A . (A + B) + A . (A + B)
130/69
lio
s.
i
a
r
Exemplo
Introduo
to
u
a
O clculo das combinaes possveis entre
Os mapas de Karnaugh so tabelas coms
variveis :
postas de linhas e colunas. A unio de uma lito
i
nha com uma coluna forma uma clula, e cada
= combinaes
2
re possveis
clula representa uma das combinaes entre
i
d
as variveis. Assim, o Mapa de Karnaugh ser
s
Quando
temos
uma varivel s (A): 2 = 2
to grande quanto for o nmero de combinao
teremos
duas
clulas
no mapa. Uma reprees possveis entre as variveis.
s
sentar
a
varivel
em
nvel lgico zero e a
o
d
outra a varivel em nvel lgico um.
1. Conceito
o
t
Quando tivermos 2 variveis (A e B):
s
o
Os Mapas de Karnaugh foram idealizad 2 = 4 clulas.
dos a partir das Lei da Absoro e Comple- a
Quando tivermos 3 variveis (A, B e C):
v
mento de Boole. Portanto, ainda estamosr
e
2 = 8 clulas.
utilizando os postulados de Boole, s quesde
e
forma grfica.
R
.
Assim:
a
d
A za
A
i
r
o
Diagrama de
t
u
1 varivel
A
a A
o
n
a
A
A
A
A
i
p
B
C B
Mapas de Karnaugh
variveis
A.B
A.B
A.B
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B
Diagrama de
2 variveis
Diagrama de
Cpia no autorizada. Reservados todos os

direitos autorais.
3 variveis
130/71
Instituto Monitor
Cpia no autorizada.
Reservados
todos
direitos
Note que o diagrama
dividido em partes
iguaisos
para
cada va- autorais.
rivel e para cada condio de varivel. Em cada clula voc encontra a combinao entre as variveis. At quatro variveis (A, B,
C e D), os mapas de Karnaugh so bem utilizados.
A
D
A.B. C.D
A . B . C .D
A . B . C .D
A . B . C .D
A.B. C.D
A . B . C .D
A . B . C .D
A . B . C .D
A.B. C.D
A . B . C .D
A . B . C .D
A . B . C .D
A.B. C.D
A . B . C .D
A . B . C .D
s
o
C
d
o
t
s
o
it
e
r
di
s.
i
a
r
to
u
a
osD
A . B . C .D
s
o
dmapas de Karnaugh se tornam
Acima de quatro variveis os
a
v booleanas, sendo pouco utilito incmodos quanto as expresses
r
zados.
e
s
e
R
.
a
E E
A
Ad
A
A
a
iz
r
D
.o
A . B. C .D A . B . C . D A
B. C .D A . B . C . D
A . B . C. D A . B . C .D A . B . C. D A . B . C .D
t
B
u
B
a
o
. B . C . D A . B. C .D A . B . C . D
A . B . C . D A
D
n
a
i
.
.
A BpC . D A . B . C . D A . B . C . D A . B . C . D
B
B
C
A . B. C .D
A.B.C.D
A . B. C .D
A.B.C.D
A.B. C.D
A . B . C .D
A.B. C.D
A . B . C .D
Diagrama para 5 variveis (A, B, C, D e E)
130/72
Instituto Monitor

A
A .B.C.D
A. B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A. B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A. B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A. B.C.D
A .B.C.D
A .B.C.D
D
B
D
B
D
A .B.C.D
A .B.C.D
A .B.C.D
A.B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A.B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
F
E
F
A
A
D
A .B . C. D
A .B.C.D
A .B . C. D
A. B.C.D
A .B . C. D
A .B.C.D
A .B . C. D
A. B.C.D
s.
i
a
r
to D
u
a C
A.B.C.D
A .B.C.D
A .B.C.D
A.B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A.B.C.D
s
o
d
B
B
a
Dr v
se
C
C
C
Ce
R
. para 6 variveis (A, B, C, D, E e F)
Diagrama
a
d
a
iz
r
o
2. Utilizando os tMapas
de Karnaugh
u
Cada clulaarepresenta uma combinao posso
A
vel entre variveis,
bastando ver a interseco entre
n
0
as variveis. Assim, colocamos um nmero 1 na clua
0
la correspondente
parcela da expresso booleana
i
0
ou p
Tabela da Verdade cuja sada seja 1.
0
C
1
A .B . C. D
A .B.C.D
A .B . C. D
A. B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A.B.C.D
A .B . C. D
A .B.C.D
A .B . C. D
A. B.C.D
A .B.C.D
A .B.C.D
A .B.C.D
A.B.C.D
Lembramos que s nos interessa quando a sada

est ativa, portanto sada em nvel lgico 1.
2.1 Da Tabela da Verdade
para os Mapas de Karnaugh
1
1
1
B
0
0
1
1
0
0
1
1
A.B.C.D
A .B.C.D
s
o
d
o
t
B
os
s
o
it
e
r
di
C
0
1
0
1
0
1
0
1
S
0
1
1
1
0
1
0
1
Tabela da verdade
Peguemos o exemplo dado anteriormente, com a
Cpia
no
autorizada.
Tabela
da Verdade
a seguir: Reservados todos os direitos autorais.
130/73
Instituto Monitor
Cpia no autorizada.
Reservados
todos
O Mapa de Karnaugh
para 3 variveis
(A, B eos
C). direitos autorais.
A
B
A . B.C
A . B.C
A . B.C
A . B.C
A . B.C
A . B.C
A . B.C
A . B.C
B
C
a
i
p
C
s
o
t
imapa
Teremos que colocar cada sada em nvel lgico 1 no
de
e
r
Karnaugh, basta encontrar a clula correspondente, lembrando
que
i
quando a varivel aparecer com valor 0, chamamosdde barrado, e
quando a varivel aparecer com valor 1, chamamos
osde varivel sem
barra. Assim:
s
o
d
A sada est ativa quando:
o
t
s
A for barrado, B for barrado e C o
for sem barra; OU
d
a e C for barrado; OU
A for barrado, B for sem barra
v
r e C for sem barra; OU
A for barrado, B for sem e
barra
s
A for sem barra, B forebarrado e C for sem barra; OU
R
A for sem barra, B. for sem barra e C for sem barra.
a
d
Note cinco sadas
iguais a nvel lgico 1 na tabela e cinco nza de Karnaugh:
i
meros 1 no Mapa
or
t
au
A
A
o
n
1
A .B .C
A .B .C
A . B .C
A .B .C
A .B .C
A . B .C
Cpia
s.
i
a
r
to
u
a
A .B .C
A .B .C
Cada nmero 1 no mapa ou na tabela significa que a sada

est ativa e podemos observar a situao de cada varivel para
noesta
autorizada.
sada.
130/74
autorais.
Instituto Monitor
Agrupamentos e Consideraes
Nos Mapas de Karnaugh, tentaremos agrupar os nmeros 1 em
laos internos ou ao redor.
Um lao deve envolver os nmeros 1 em linha, coluna ou bloco
fechado. S so permitidos agrupamentos de 1, 2, 4, 8, 16, 32, 64,
etc.
Aa
i
p
1 1
C
s.
i
a
Sempre tentaremos o maior agrupamento primeiro, pois isso r
render uma maior minimizao. Assim, se tivermos 4 variveis, to
tentaremos agrupar 16.
au
s
o
Se no for possvel, tentaremos 8, que o prximo maior
t ni
mero na seqncia.
re
i
d maior nSe no for possvel, tentaremos 4, que o prximo
s
mero na seqncia.
o
s
Se no for possvel, tentaremos 2, que oo prximo maior nd
mero na seqncia.
o
t
s
Se no for possvel, ento seroconsiderado isolado, entrando
d
nas consideraes.
a
v
r
e
s
e
R
Laos
.
A
A
A
A
A
A
A
a
B
1
B
B
1d
1
B
a
iz
B
1
B
B
1
1
r
B
o
t
Agrupamentos Internos
au
o
B
B
B
B
A
1
1
Agrupamentos ao redor
Exemplos de agrupamentos equivalentes internos e ao redor

para Mapas de Karnaugh de 2 variveis.
130/75
Instituto Monitor

B
A
B 1 1
B 1
A
1 1
1
C
Agrupamento de 8 INTERNO e seus equivalentes AO REDOR
B
C
1
1
C
A
1
1
C
os
s
o
B
it
Cre
di
s.
i
a
r
A
A
to
u
a 1 1
1 1
C
Agrupamento de 4 INTERNO e seus equivalentes AO REDOR
s
o
d
o
t
A
B 1
B 1
s
o
d
a
v
r
e
A
A
s
e
1
B 1
R
Esta .distribuio de 1 pelo Mapa de Karnaugh no permite
agrupamento
de 8, nem agrupamento de 4. Trs agrupamentos
a
B
1 1 1
d
de
2 e um isolado a nica opo.
C
C
C
za
i
r
o
t
u
Exemplos
de agrupamentos equivalentes internos e ao redor para
a
mapas de Karnaugh de 3 variveis.
o
n
a
i
p
C
C
Agrupamento de 4,
s possvel AO REDOR.
130/76
Instituto Monitor

A
1 1
1 1
1
1
1 D
1
1
1
1
1
1 1
B
1 1
1
1
1
1 D
1
B
1
1
1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
D
D
1 1
1 1
D
B
D
D
1 D
1
1
B
1
1
1 D
1 1
1 1
s
o
D it
re B
i
D
1 1d
s
B
1o 1 D
A
1
1
Agrupamento de 8
1 1
1 1
A
D
D
B
1 1
2 agrupamentos de 4
D
B
Agrupamento de 16
s.
i
Ca C
C
r
Agrupamento
oREDORde
8 AO
t
au
A
1 1
1 1
1 1
1 1
1 1
1 1
D
D
C
C
C
C
C
C
C oCs
C
C
C
C
d
2 agrupamentos de 8
de 4
2 agrupamentos
Agrupamento de
Agrupamento de
o
t
8 INTERNO
8 AO REDOR
s
o
d
a
A
A
A v
A
A
A
A
A
r
1
1
1 1
1
1 D
1 1 D
e D
1 1
D
s
B
B
B
B
e
R
D
D
D
D
.
B
a
B
B
B
1 1 D
1 1
1 1 1 1 D
1 D
1
d
D
1
a
C
C
C
C
C
iz C C C
C
C
C
C
r
o
Agrupamento de 4,
Agrupamento de
3 agrupamentos de 4
1 agrupamento de 4 e
t
u
s permitido se os
4 AO REDOR
2 agrupamentos de 2
a
4 cantos forem 1
o
n Exemplos de agrupamentos equivalentes internos e ao redor para

mapas de Karnaugh de 4 variveis.
a
i
p
Resumindo:
os agrupamentos devem ser de clulas vizinhas ou ao redor,
C
formando blocos de 16, 8, 4, 2, ou isolado. Sempre tentamos agrupar o mximo possvel dentro destas regras e exemplos vistos.
130/77
Exerccios Propostos
1 - Faa os agrupamentos corretos para cada Mapa de Karnaugh dados:
b)
a)
A
A
1
B
1
1
B
C
A
1 1
1
1
1 D
C
e)
c)
A
1
B
D
C
B 1
i)
A
B 1
a
i
p
C
B
A
1
A
1
os
s
o
d
o
t
s
o
d
A
A
a
Dr v
A
B 1
e
B
1
1
sD
e
B
1
1R
B
C
.
1 D
a
C dC
C
a
iz
r
oj)
k)
t
u
A
A
A
a
f)
1 D
A
1
C
B
C
D
C
A
D
1
D
C
l)
A
A
1 D
1
1
1 D
C
1
D
A
1
h)
B
C
g)
s
o
it A
e
rB 1
i
d
1
d)
A
B 1
s.
i
a
r
to
u
a
1
C
D
B
D
1 D
1
1
C
1 D
C
130/78
Instituto Monitor
Cpia
autorizada.
Reservados
todos
2 - A no
partir da
Tabela da Verdade
dada, monte o Mapa
de Karnaugh.
A
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
a
i
p
C
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S
0
1
1
1
0
1
0
1
0
1
1
1
0
1
0
1
s.
i
a
B
r
to
u
a
A.B.C.D A.B.C.D A.B.C.D A.B.C.D
s
to
i
e
r
i
.
.
.
A B C D A . B . C . DdA . B . C . D A . B . C . D
B
os
s
o
A.B.C.D d
A.B.C.D A.B.C.D A.B.C.D
o
t
C
C
Cs
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
A.B.C.D A.B.C.D A.B.C.D A.B.C.D
130/79
lio
Interpretando os
Mapas de Karnaugh
s.
i
a
r
envolvidas, eliminando aquelas
Introduo
toque no afeu
tam a sada com sua condio.
a
Nesta lio voc ir aprender a interpres
Tomando por baseo
o agrupamento de 8 da
tar corretamente os Mapas de Karnaugh, a
tque:
i
figura dada, notamos
escrever a expresso booleana minimizada e
re
o correspondente circuito minimizado.
i
A sada est d
ativa quando a varivel B 1,
ou quandosela 0, portanto B no afeta a
1. Cada Agrupamento uma Parcela
o
sada s
neste agrupamento.
da Expresso Booleana
o est ativa quando a varivel C 1,
A sada
d
Aps o agrupamento correto no Mapa de
touo quando ela 0, portanto C no afeta a
Karnaugh, cada agrupamento uma parcela
s sada neste agrupamento.
da expresso booleana minimizada. Assim, se
o
d A sada est ativa quando a varivel D 1,
voc conseguiu trs agrupamentos, a expresa
so booleana ter trs parcelas apenas.
v
ou quando ela 0, portanto D no afeta a
r
sada neste agrupamento.
e
s
Exemplo 1:
e
A sada est ativa (= 1) quando a varivel A
R
.
0 (barrada), e quando a varivel 1, a saA
A
a
da est desativada (= 0).
dD
1
1
a
B
iz
Concluso: para este agrupamento a parcela
r
1 1
1to 1
A. Tomando agora o agrupamento de 4 da
u
figura teremos:
D
a
1 1o
A sada est ativa quando a varivel A 1
B
ou quando ela 0, portanto A no afeta a

1 n1
D
a
i
p
C
C
C
A sada est ativa quando a varivel C 1

C
ou quando ela 0, portanto C no afeta a
Neste mapa foram feitos apenas dois

agrupamentos, portanto a expresso booleana minimizada ter apenas duas parcelas
contra dez parcelas da expresso booleana
original.
A sada est ativa quando a varivel B

barrada e a varivel D no barrada.
Concluso: para este agrupamento a parcela

Voc deve analisar o agrupamento como
Cpia
no
autorizada.
Reservados
Btodos
. D.
sendo
a sada
ativa
e observar as variveis
130/81
Instituto Monitor
Cpia no autorizada.
Reservados
todos
Assim, a expresso
booleana minimizada
:
S=A+B.D
O circuito minimizado ser:
A
s
o
it
e
r
di
s.
i
a
r
to
u
a
Vale dizer que este circuito responde mesma Tabela da Verdade que gerou o Mapa de Karnaugh acima.
Exemplo 2
Seja a Tabela da Verdade:
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
1
1
1
0
1
0
1
s
o
d
o
t
os
s
o
d
a
v
r
e
s
e
R
.
a
d
A expresso booleana
ser:
a
z
ri A . B . C + A . B . C + A . B . C + A . B . C
S = A . B . Co+
t
u
a
Minimizando
pela lgebra de Boole, resulta:
o
CIRCUITO MINIMIZADO
CIRCUITO
NORMAL
n
A B C
A B C
a
i
p
C
S
S
Cpia
no
autorizada.
Reservados todos
. .
. .
. .
. .
. .
. .
S=A B C+A B C+A B C+A B C +A B C
S=A B C+C
130/82
Instituto Monitor
Cpia no autorizada.
Reservados
Gerando o seguinte
Mapa de Karnaugh:
A
A.B.C
A.B.C
B
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
Este agrupamento resulta

a parcela A . B
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
Este agrupamento resulta

a parcela C
s
o
d
o
t
Tomando por base o agrupamento de 4 da figura acima, notas
mos que:
o
d
a
A sada est ativa quando av varivel B 1 ou quando ela 0,
r neste agrupamento.
portanto B no afeta a sada
e
es a varivel A 1 ou quando ela 0,
A sada est ativa quando
Ra sada neste agrupamento.
portanto A no afeta
.
a(= 1) quando a varivel C 1 (no barrada).
A sada est ativa
d
za
i
Concluso: para
or este agrupamento a parcela C.
t
Tomando
au por base o agrupamento de 2 da figura, notamos que:
o
A sada est ativa quando a varivel C 1 ou quando ela 0,

n
portanto C no afeta a sada neste agrupamento.

a
i A sada est ativa (= 1) quando a varivel A 1 (barrada) e a
p
varivel B 0 (no barrada).

C
Concluso: para este agrupamento a parcela A . B. Portanto, a
expresso minimizada ser:
S=A.B + C
130/83
Instituto Monitor
Cpia no autorizada.
Reservados
O circuito minimizado
ficar:
A
a
i
p
C
s.
i
a
r
to
u
a
s
o
it
e
Ambas as respostas esto corretas considerando que
ir houve red
duo no uso de portas lgicas para uma mesma Tabela da Verdas mais fcil
de. Porm, atravs dos Mapas de Karnaugh,oficou
visualizar a reduo pelo nmero de agrupamentos.
s
o
d
Pronto! Agora basta aplicar as leis eoregras vistas para minit
mizar circuitos lgicos.
s
o
d
a
v
r
e
es
R
.
a
d
za
i
or
t
au
o
130/84
Exerccios Propostos
s.
i
a
r
1 - Escreva a expresso booleana minimizada para cada Mapa de Karnaugh dado:
to
u
a
s
a)
b)
to
A
A
A
A
i
e
D
D
1 1
1 1ir
B
B
d
1 1
1s 1 1 1
D
D
o
1 1
Bs 1 1
B
o 1 1
1 D
D
d
o
C
C
C
C
C
C
t
s
4 agrupamentos de 2
o 1 agrupamento de 8 e 1 agrupamento de 4
d
a
v
r
e
es
R
.
a
d
za
i
c)
d)
A Ar
A
A
o
1t 1
D
B u
1 1
B
Ba
1 1
o
D
n1 agrupamento de 2
B
a
D
i
1 1
p
C
C
C
C
Este exemplo aceita outro tipo de arranjo, mas no final sero
sempre 4 agrupamentos de 2.
2 agrupamentos de 4
130/85
Instituto Monitor
e)
B
A
1
1
B
.
s
i
1
a
r
B
1 D to
C au
C
C
No possvel agrupar. Sos4 isolados.
to
i
re
i
d
s
o
s
o
d
to
1 1
C
f)
1 agrupamento de 4 e 1 agrupamento de 2
s
A
A
o
d
1
1
B 1
D
a
B
v
1
B 1
r
1
1
e
D
s
C
C
C
1
e
B
R
D
2 agrupamentos de 2 .
a
C
C
C
d
a
iz
No possvel agrupar. So 4 isolados.
r
o
t
u
a
o
n
a
i
p
C
g)
h)
130/86
Instituto Monitor
i)
A
B 1
j)
A
1
A
B
B 1
2 agrupamentos de 2
A
1 D
1
1
1
1
1
C
s.
i
a
r
D to
au
D
s
o
it
e
r
di
k)
a
i
p
C
s
o
d
1 1 D
a
B
v
1 1
1 1
r
e
D
s
1
1 1
e
B
R
1
1 1
D
1
.
a
C
Cd
C
a
4 agrupamentos
izde 8
r
o
t
au
o
n
A
1 1
s
o
d
o
t
os
130/87
lio
Circuitos Multiplexadores
e Demultiplexadores
s.
i
a
r
to
A partir daqui, alguns u
circuitos lgicos
Introduo
a fechado, e o
viro encapsulados num bloco
s
que nos importa saber
Continuando os trabalhos de minimizao como utiliz-los, e
no como form-los.it
o de circuitos lgicos, nesta lio voc ir
conhecer os circuitos multiplexadores e dere
i
ENTRADAS
multiplexadores, que so bastante utilizados
dSADA ENTRADA SADAS
s
em Eletrnica Digital, microprocessadores e
1
1o
2
microcomputadores.
2
s
o
3
plo
d34 plo
1. Circuitos Multiplexadores
o
4
t
5
5
s
So combinaes de portas lgicas encapo
MULTIPLEXADOR
DEMULTIPLEXADOR
suladas num nico conjunto de vrias entrad
a
das e uma nica sada.
v
r
Chave Eltrica de Onda 1 X 5
e
Um circuito multiplexador se assemelha
s
etem
Tudo em Digitais numerado a partir
a uma chave eltrica de onda, ou seja,
Rentrado zero. Portanto, as entradas de um circuito
um plo e vrias posies. Tem vrias
.
a
MUX (forma reduzida de multiplexador) codas, mas uma nica sada.
d
a
meam pelo nmero zero.
z
i
2. Circuitos Demultiplexadores
or
Temos MUX com 2 entradas, 4 entradas,
t
8 entradas, 16 entradas, e assim por diante.
So combinaes deu
encapa portasdelgicas
suladas num nico conjunto
vrias sadas
o
Como tudo que o MUX faz o DEMUX (fore uma nica entrada.
n
ma reduzida de demultiplexador) desfaz, e
a
teremos DEMUX com 2 sadas, 4 sadas, 8 saO controle
de
qual
sada
ser
conectada
i
das, 16 sadas, e assim por diante.
entrada pfeito por linhas de seleo.
C
Num multiplexador as variveis A, B, C,
etc., controlam qual entrada do MUX ser
conectada sada.
Um circuito demultiplexador se assemelha mesma chave eltrica de onda, sendo o

plo agora a entrada.
130/89
Instituto Monitor
Cpia no autorizada.
Reservados
todos
O bloco MUX funciona
como ilustramos
a seguir:
I0
I1
MUX
I2
I3
I0
I0
I1
I1
I2
I2
MUX
I3
A
I3
MUX de 4 canais
I4
I4
I5
I5
I6
I6
I7
Is
o
it I
e
r I
di
s.
i
a
r
to
u
aMUX
MUX de 8 canais
s
o
d
a
v
I = Input = Entrada
s
o
d
o
t
os
I10
I11
I12
I13
I14
I15
r
e
B C D
A
es
R
.
a
d
MUX de 16 canais
a
z
ri
o
Cada tentrada conectada sada, desde que nas linhas de seleo (A,
au B, C, etc.) tenhamos o correspondente nmero binrio
desta entrada.
o
n O bit menos significativo vale um e est sempre mais direita.

O = Output = Sada
a Logo, teremos, para cada MUX, o nmero de entradas igual ao ni

de combinaes possveis entre as variveis (A, B, C, etc.) das
p mero
linhas de seleo. Veja a seguir a Tabela da Verdade para cada
C
MUX da figura dada:
A
0
0
1
1
B
0
1
0
1
S
I0
I1
I2
I3
Cpia no autorizada. Tabela

Reservados
da Verdade para todos
MUX
de 4 canais (2 linhas de seleo A e B)
130/90
Instituto Monitor
autorais.
Cpia no autorizada. Reservados todos
A B os
C direitos
D S
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
I0
I1
I2
I3
I4
I5
I6
I7
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Tabela da Verdade para MUX

de 8 canais (3 linhas de seleo A, B e C)
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
os
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
I0
I1
I2
I3
I4
I5
I6
I7
I8
I9
I10
I11
I12
I13
I14
I15
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
o
t Tabela da Verdade para MUX
a
i
p
C
s16 canais (4 linhas de seleo A, B, C e D)

de
o
d entre entrada e sada, mas as
Para os DEMUX, teremos o inverso
a
vmesmas. Veja os exemplos a seguir:
linhas de controle continuam as
r
e
s
0
e
0
0
R
1
1
DEMUX 1
.
2
2
I
a
2
d
3
3
DEMUX
3
a
A B
I
4
4
iz
r
5
5
o
6
t
DEMUX de 4 canais
6
DEMUX
u
7
7
a
I
8
A B C
o
9
n
10
DEMUX de 8 canais
11
12
13
14
I = Input = Entrada
15
O = Output = Sada
A B C D
DEMUX de 16 canais
130/91
Instituto Monitor
Cpia no autorizada.
Reservados
todos
os
autorais.
Para cada um deles
teremos as seguintes
Tabelas
da direitos
Verdade:
A
0
0
1
1
B O0 O1 O2 O3
0 I
I
1
I
0
I
1
Tabela da Verdade para DEMUX

de 4 canais (2 linhas de seleo A e B)
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
s
o
it
e
r
di
s.
i
a
r
to
u
a
O0 O1 O2 O3 O4 O5 O6 O7
I
I
I
I
I
I
I
I
s
o
d
o
t
s
o
d
a
v
r
e
s
e
R
C D O 0 O 1 O 2 .O 3 O 4 O 5 O 6 O 7
a
0 0 I
d
I a
0 1
z I
i
1 0
r
o
1 1
I
t
0 0 u
I
a
0 1
I
o
1 0
I
n1 1
I
os
Tabela da Verdade para DEMUX de

8 canais (3 linhas de seleo A, B e C)
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
a
i
p
C
0
0
1
1
0
0
1
1
O 8 O 9 O10 O11 O12 O13 O14 O15
0
1
0
1
0
1
0
1
I
I
I
I
I
I
I
Tabela da Verdade para DEMUX de 16 canais (4 linhas de seleo A, B, C e D)
130/92
Instituto Monitor
Cpia no autorizada.
os direitos
Na minimizao Reservados
de circuitos lgicos todos
combinacionais,
o MUX autorais.
a soluo mais econmica, mais simples e a que ocupa menos
espao.
Para utilizar o MUX na minimizao, trabalharemos apenas
com a Tabela da Verdade, podendo-se esquecer Mapas de Karnaugh e lgebra de Boole. Basta encontrar um MUX com um nmero
de entradas igual ao nmero de linhas da Tabela da Verdade a ser
seguida quando forem feitas as ligaes.
Exemplo:
Seja a Tabela da Verdade:
+ 5V
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
1
1
1
0
1
0
1
s
o
Id
o
tI
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
I0
1
s
o
d
a
v
I3
I4
MUX
I
r
I
e
s
I
e
R
.
a
d1
+ 5V = Nvel Lgico
A B C
a
GND = Nvel lgico
0
z
ri
o
t
u
GND
a
o
n Note que cada sada com nvel lgico 1 tem sua correspondente entrada ligada ao +5V que corresponde a nvel lgico 1. Cada
5
6
7
a sada com nvel lgico 0 tem sua correspondente entrada ligada ao

i
p GND, que corresponde a nvel lgico 0.
C
Comprovando:
Na primeira linha da Tabela da Verdade, os valores das variveis
so 0002, que corresponde ao decimal zero. Sua entrada correspondente no MUX a entrada zero (I0).
Pela Tabela, quando A, B e C forem zero, a sada zero; assim,

Cpia no conectamos
autorizada.
a entrada I ao GND.
0
130/93
Instituto Monitor
Cpia no autorizada.
Reservados
todos
os direitos
Na segunda linha da
Tabela, os valores
das variveis
so 0012, autorais.
que corresponde ao decimal um. Sua entrada correspondente no
MUX a entrada um (I1).
Pela Tabela, quando A e B forem zero e C for um, a sada um;
assim, conectamos a entrada I1 ao +5V.
s.
i
a
r
to
u
a
O procedimento simples e absolutamente visual. Sem clculos, sem mapas, econmico, ocupa menor espao, mais barato, etc.
a
i
p
C
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
s
o
d
o
t
os
s
o
it
e
r
di
130/94
Exerccios Propostos
s.
i
a
r
1 - Faa as conexes corretas no MUX para termos um circuito minimizado, de
toacordo
u
com a Tabela da Verdade abaixo:
a
s
a)
to
+ 5V
i
re
i
d
A B C D S
s
I o
0 0 0 0 1
0 0 0 1 1
sI
o
0 0 1 0 1
d I
o
0 0 1 1 1
I
t
0 1 0 0 0
I
s
O
o
0 1 0 1 1
I
d
0 1 1 0 0
I
a
v
0 1 1 1 0
I
r
MUX
e
1 0 0 0 1
I
1 0 0 1 0
es
I
R
1 0 1 0 1
I
.
1 0 1 1 1
a
I
d
1 1 0 0 0
a
I
1 1 0 1 1 iz
I
1 1 1 0 0r
o
I
t
1 1 1 1 1
u
I
a
o
A B C D
GND
n
a
i
+ 5V
p = Nvel Lgico 1
GND = Nvel lgico 0
C
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
130/95
Instituto Monitor
Cpia
b)
+ 5V todos os direitos autorais.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
1
1
1
1
0
1
0
1
I0
I1
I2
I3
I4
I5
I6
MUX
I7
+ 5V = Nvel Lgico 1
GND = Nvel lgico 0
s
o
d
o
t
GND
s
o
t
Ci
A B e
r
di
os
s.
i
a
r
to
u
a
s
o
dadequado e faa as ligaes corretas para obter2 - Dada a Tabela da Verdade, escolha um MUX
a
v
mos um circuito minimizado.
r
e
s
e
R
.
A B C D S
a
0 0 0 0 0
d
a
0 0 0 1 1
iz
0 0 1 0 1
r
0 0 1 1 1 to
0 1 0 0 0u
a
0 1 0 1 1
o
0 1 1
0 0
0 1 1 n1 1
1 0 ia
0 0 0
p
1
0 0 1 1
1C0 1 0 1
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
0
1
1
0
1
0
1
130/96
lio
10
Prtica de
Circuitos Combinacionais
s.
i
a
r
gitais de tenso contnua, filtrada
Introduo
to e estabiu
lizada em 5 volts.
a
Vamos pr em prtica os conhecimentos
s
o encontramos faNo mercado eletrnico,
adquiridos, montando uma fonte de alimenit
cilmente fontes deealimentao para circuitao especial para circuitos digitais. Tamir rdios, walkmans, CD
tos eletrnicos como
bm faremos experincias com portas
d
players, etc.,smas nenhuma para circuitos de
lgicas.
o
estudos digitais.
s
Esta lio prtica visa a fixao da teoria
o
Chamamos
de tenso compatvel TTL uma
d
at aqui aprendida. Alis, toda teoria estuo
tenso
contnua
de +5 volts 10%.
t
dada deve levar a um uso prtico, finalidade
s O esquema abaixo mostra uma fonte comltima de nossos estudos.
o
d posta de um transformador de 6-0-6 x 1A/
a
v
1. Fonte de Alimentao
110-220, diodos retificadores, capacitor eler
e
troltico servindo de filtro para ripple e um
esdiA fonte de alimentao para circuitos
regulador de tenso 7805.
R
.
a
d
a
iz
Transformador
r
6 - 0 - 6 x 1A
o
Regulador
t
110/220
Volts
7805
u Fusvel
Chavea
IN
OUT
220
+ 5 Volts
7805
1o
x2
6
+
50 mA
GND
n
a
110
0
GND
i
p
(0 Volt)
Capacitor
Capacitor
Eletroltico
C
Cermico
Fusvel
0
100 nF
2.200 F
Diodos
1N4007
100 mA
Esquema Eltrico da Fonte de Alimentao para

Circuitos Digitais compatveis TTL
130/97
Instituto Monitor
Cpia
no
autorizada.
Reservados todos
os para
direitos
autorais.
Montada,
ficaria
assim:
Placa padro
CI 20 terminais.
PLACA PADRO
20 PINOS
Um esquema mais simples pode ser

conseguido com pilhas, conforme mostra
a figura.
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
De posse desse pequeno material, j
a
aproximadamente
v
podemos
aplicar nossos conhecimentos de
4,6 volts
r
Eletrnica Digital em circuitos lgicos.
e
4 pilhas de 1,5 volt = 6 volts
s
Cada diodo de silcio
e
consome 0,7 volts
R
.
a
Para visualizar os resultados
ad utilizaremos leds (diodos emissores de zluz),
i conforme
r
o esquema a seguir:
o
t
au
o
LED
n
Ctodoia
p
C
nodo
2. Aplicando a Eletrnica Digital
Resistor
de 330
Experincia 1: A Porta NAND
A partir de um CI com portas NAND podemos implementar todas as outras portas.

130/98
Instituto Monitor

A
B
S=A.B
S=A
A
B
S=A.B=A.B
s.
i
a
r
to
u
a
S=A.B=A.B=A+B
S
B
s
o
it
e
r
Alimente o CI pelos pinos Vcc (VDD) e GND (Vss).
diSolde os fios
conforme o esquema a seguir. O nmero do pino do
os CI aparece ao
lado de cada terminal.
s
o
d
o
t
s
+Vcc
lado de cada pino temos seu nmero
oAo com
relao ao Circuito Integrado.
d
a
Faa as ligaes corretas.
v
7400
r
e
LED aceso sada em Nvel Lgico 1
s
e GND LED apagado sada em Nvel Lgico 0
R
.
a
d
za
i
or
t
au
o
n
14
out
+ 5V
14
in
A
B
LED
9
10
out
S
+ 5V
14
4
5
9
10
in
R
LED
1
2
out
13
11
R
LED
GND
12
PORTA NOU (NOR)
14
PORTA OU (OR)
+ 5V
in
LED
GND
GND
out
PORTA E (AND)
+ 5V
in 1
INVERSORA
a
i
p
C
S=A.B=A+B
GND
130/99
Instituto Monitor
Cpia no autorizada.
Reservados
todos
direitos
Cada entrada dever
ser conectada ao
+ 5 voltsos
quando
dese- autorais.
jarmos nela nvel lgico 1, e cada entrada dever ser conectada ao
GND quando desejarmos nela nvel lgico 0. Nunca deixe entradas
sem conexo!
Para cada circuito, faa o ensaio e preencha as Tabelas da
Verdade abaixo:
A
0
1
a
i
p
C
A
0
0
1
1
B
0
1
0
1
A
0
0
1
1
B
0
1
0
1
A
0
0
1
1
B
0
1
0
1
s.
i
a
r
to
u
a
s
o
it
Compare as Tabelas da Verdade com as estudadaseanteriormente. Baseado nestas experincias, voc j pode montar
ir quald
quer outra.
os
s
o
d
o
t
s
o
d
a
v
r
e
es
R
.
a
d
za
i
or
t
au
o
130/100
Exerccios Propostos
1 - Numere os pinos abaixo, de acordo com o CI:
Vcc
Vcc
7404
s
o
d
o
t
GND
os
s
o
it
e
ir
d
7432
s.
i
a
r
to
u
a
GND
s
+ 5V
o
d
a
A
A
vB
r
B
e C
C
S s
D
D
e
E
R
.
a
d
GND
GND
za
i
CIRCUITO EMULA PORTA
CIRCUITO EMULA PORTA OU (OR)
or OU (OR)
DE 4 ENTRADAS
DE 5 ENTRADAS
t
u
a
o
+ 5V
+ 5V + 5V
n
A
a
A
i
B
B
p
C
C
S
D
DC
+ 5V
GND
GND GND
CIRCUITO EMULA PORTA NOU (NOR)

DE 4 ENTRADAS

DE 5 ENTRADAS
130/101
lio
11
Clock e
Gerador de Clock
s.
i
a
r
Introduo
to
u
a
A parte dinmica da Eletrnica Digital evoluiu muito no final
s
do sculo passado. Microcomputadores, telefonia fixa, telefonia
to
celular, CD, DVD, som digital, pedaleiras de guitarra, iteclados
re
musicais, cartes musicais, injeo eletrnica de automveis,
air
i
d videogames,
bags, freios ABS, automao industrial, fliperamas,
televiso digital, satlite de comunicao, etc. s
o
s
O ponto de partida para o entendimentooe aplicao desta tecd
nologia o clock.
o
t
s
Como voc ver a seguir, o clock
o um conceito to bsico para
d
a eletrnica digital que costuma ser
considerado o corao do cira
cuito. indispensvel conhec-lo.
v
r
e
s
1. O que Clock?
e
R
Clock, traduzido. do ingls, significa relgio. No entanto, em
a
tecnologia digitaldo conceito de relgio insuficiente.
a
z
i
O Clock rfunciona como o corao do circuito. Se ele bater mais
rpido, asto
coisas ocorrem mais rapidamente; se ele bater mais
lento, asucoisas ocorrem mais lentamente.
a
o
Eletronicamente falando, clock um sinal eltrico que varia
n
sua tenso no tempo em apenas dois nveis de tenso: 0 volt e +Vcc
a (entenda +Vcc como a tenso de alimentao necessria. Se for

i
a famlia TTL, de +5 volts; se for para a CMOS, pode ser de 3
p para
a 15 volts). Clock uma seqncia de pulsos no tempo.
C
130/103
Instituto Monitor
Cpia no autorizada.
Reservados
os direitos
autorais.
A figura mostra como
interpretar o sinaltodos
eltrico chamado
clock.
IDEAL
B
REAL
s
o
it
e
r
di
REAL
os B
s.
i
a
r
to
u
a
Simtrica: tempo em 1 igual ao tempo em 0 (50%)
IDEAL
B
s
o
d
o
t
s
o
A
C
d
a
v
r
e
Assimtrica: tempo ems1 maior que o tempo em 0 (>50%)
e
R
.
a
IDEALad
REAL
z
Dri
B
D
o
t
u
a
C
ia
p
nC
Assimtrica: tempo em 1 menor que o tempo em 0 (<50%)
A Borda de subida (transio de 0 para 1)

B Nvel lgico 1
C Borda de descida (transio de 1 para 0)
D Nvel lgico 0

130/104
Instituto Monitor
Cpia
no autorizada.
Reservados
Nos grficos
est convencionado
que o
nvel lgico 1. Obviamente, o restante do tempo estar em nvel lgico 0.
tempo passa da esquerda para a direita. A figura mostra os grficos comparativos entre o
clock ideal e o clock real.
2. Gerador de Clock
O clock ideal no apresenta atraso em sua

subida, que ocorre imediatamente. J o clock
real est limitado velocidade da fsica dos
componentes reais, que nunca conseguem se
descarregar imediatamente. Sempre haver
um tempo, por menor que seja, para que ocorra a descarga eltrica de um componente. Isto
fora o sinal eltrico a ter uma aparncia trapezoidal. Mesmo assim, o tempo de subida ou
descida no clock real da ordem de alguns microssegundos ou nanossegundos, ou seja,
muito rpido.
Qualquer circuito eletrnico capaz de

gerar um sinal eltrico no chamado formato
onda quadrada um gerador de Clock.
s.
i
a
r
Para aplic-lo na Eletrnica
toDigital preciso adequar seus nveis de u
tenso aos nveis
a (Famlia TTL
de tenso do circuito digital
s
+5 volts e 0 volt (GND)).
to
i
Vejamos alguns
re circuitos eletrnicos gei
radores de clock.
d
s
o
SADA
Um pulso de clock dividido em quatro
s
o
partes:
+
d
100F
o
t
a) Borda de subida Intervalo de tempo muis
to reduzido que marcado pela transio
o
d
do nvel lgico 0 para o nvel lgico 1.
a
v
r
+
100F
b)Nvel lgico 1 Tempo em que o sinal ele
s
trico apresenta +Vcc sem variao noe inSADA
tervalo de tempo.
R
1K
.
1K
a
c) Borda de descida Intervalod de tempo
muito reduzido que marcado
za pela transiGERADOR DE CLOCK
i
o de nvel lgico 1 para rnvel lgico 0.
COM
PORTAS NAND (CMOS)
o
t
d)Nvel lgico 0 Tempo
au em que o sinal eltrico apresenta 0ovolt (GND) sem variao
no intervalo de
n tempo.
+ 5V
a
Podemosi ajustar os pulsos de clock com
p
1K
1
8
relao aoseu nvel lgico 1 (+3 volts, +5 volts,
2
7
C relao ao intervalo de tempo em
etc.) e com
555
3
que fica em nvel lgico 1 ou nvel lgico 0.

Chamamos isto de duty cycle, que a porcentagem de tempo em que o sinal fica em
nvel lgico 1 durante todo o perodo do pulso de clock.
6
5
470K
SADA
470F
GND
Exemplo: um clock de 30% significa que

Cpia
30% do perodo do pulso de clock est em
130/105
GERADOR DE
todos os
direitos
CLOCK
COM CI 555autorais.
Instituto Monitor
Cpia no autorizada.
todos
direitos
So circuitos bemReservados
simples. O primeiro
tem suaos
freqncia
de autorais.
clock fixada pelos valores dos componentes. Aumente o valor do capacitor e diminuir a freqncia. Diminua o valor do capacitor e
aumentar a freqncia.
O segundo circuito tem sua freqncia de clock ajustada atravs do potencimetro de 470K. Diminua o valor do potencimetro e
atinja freqncias maiores. Aumente o valor do potencimetro e
consiga freqncias bem baixas (1Hz; 0,5Hz; etc.).
a
i
p
C
s.
i
a
r
H vrios outros tipos de geradores de clock ou de pulsos de to
clock.
au
s
o
Resumindo, o gerador de clock um circuito eletrnico
t que
i
gera um sinal eltrico chamado onda quadrada, que varia
e sua tenr
so de sada no tempo em apenas dois nveis. Um cicloicompleto ou
um pulso completo de clock tem borda de subida, d
nvel lgico 1,
s
borda de descida e nvel lgico 0 fechando o pulso
ou
o ciclo.
s
o
Podemos alterar a largura destes pulsos
o seu duty
demvariando
cycle, que a porcentagem de perodo total
que a sada fica em
o
t
nvel lgico 1.
s
o
d
Montado com poucos componentes
de fcil aquisio, temos
a
um circuito que impulsionar vnossos circuitos lgicos digitais dir
nmicos.
e
es
Agora voc entende
aquelas propagandas de microcomputa.R
dores que falam emaPentium
II 500MHz de clock!
d
a
iz
r
o
t
au
o
130/106
Exerccios Propostos
s.
i
a
r
1 - Se o perodo de um pulso de clock de 100 ms e seu duty cycle de 75%,
toquanto
u
tempo o pulso fica em nvel lgico 1?
a
( ) a) 75 ms
s
( ) b)25 ms
to
i
( ) c) 57 ms
re
( ) d)100 ms
i
d
( ) e) 50 ms
s
oduty cycle de 10%.
2 - Desenhe um pulso de clock de 50 ms, sabendo que seu
s
o
d
to
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
o
n
a
i
p
130/107
Instituto Monitor
Cpia
no
autorizada.
Reservados
3 - Um
pulso
de clock simtrico
apresenta:
(
(
(
(
(
)
)
)
)
)
a) Tempo em nvel lgico 1 igual ao tempo em nvel lgico 0.

b)Uma borda de subida e nenhuma borda de descida.
c) Dois nveis lgicos 1.
d)Dois nveis lgicos 0.
e) Tempo da borda de descida igual ao tempo da borda de subida.
4 - A definio de clock :
( ) a) relgio.
( ) b)sinal eltrico chamado onda quadrada.
( ) c) sinal eltrico chamado onda triangular.
( ) d)carrilho.
( ) e) sinal eltrico senoidal.
a
i
p
C
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
130/108
lio
12
Flip-Flop
Introduo
J reparou que os modernos aparelhos

eletroeletrnicos tm um boto de liga e desliga diferente dos convencionais? No so
mais chaves tipo gangorra, faca ou de presso que se retraem e somente voltam ao normal quando pressionadas novamente.
s
o
d
o
t
Os botes power so do tipo contato

momentneo: apertou, o contato se fecha;
soltou, o contato se abre.
os
s
o
it
e
r
di
s.
i
a
r
o
tFLIP-FLOP
RS
u
(RESET/SET)
a
s
o
d
Como o aparelho fica ligado com um simples clicar do boto? Como o aparelho se des- va
r
liga ao simples clicar do boto? Chamamos
e
este efeito de flip-flop.
es
R
Voc j deve ter percebido que,.passo a
a prpasso, nos aproximamos das aplicaes
d
aNo entanto,
ticas da teoria que aprendemos.
z
i
o fato de saber que os circuitos
estudados so
or no deve ser
encontrados prontos no mercado
t
u do conhecimenmotivo para voc descuidar
a
to terico sobre o funcionamento
ciro e a prtica,desses
cuitos. Entre a teoria
preciso
n
alcanar um equilbrio.
a
i
p
1. Flip-Flop
RS
C
O circuito a seguir mostra como construir um flip-flop utilizando portas lgicas

NAND.
SET = Ativa a Sada

RESET = Desativa a Sada
Q = Sada
Q = Complemento da Sada (Barrada)
Trata-se de um flip-flop tipo RS, ou seja,

set (liga) e reset (desliga).
130/109
Instituto Monitor
Cpia
no autorizada.
Reservados
todos
osdadireitos
autorais.
Esta Tabela
Verdade parece
meio esPreste ateno
agora! Liga a sada
colotranha a princpio, mas trata-se de uma abordagem lgica. As consideraes iniciais esto
nela: zero no set e um no reset, a sada vai a
nvel lgico zero; um no set e zero no reset, a
sada vai a nvel lgico um.
cando-a em nvel lgico 1 (set). Desliga a sada colocando-a em nvel lgico 0 (reset).
Os termos no existem na Lngua Portuguesa, mas sim no dialeto dos eletrnicos:

setar significa colocar a sada em nvel lgico 1; resetar significa colocar a sada em nvel lgico 0.
s.
i
a
r
to
u
a
As novidades so: zero no set e zero no

reset, a inteno clara. No desejamos ligar
e nem desligar a sada. Ou seja, desejamos
deixar como est. Portanto, escrevemos
que permanece o estado lgico da sada.
Vamos entender que s existe uma sada

para os flip-flops, nomeada de Q. Toda sada
de flip-flop tem este nome. Q barrado o complementar da sada.
s
o
it
e
r
Chamamos de complementar binrio o
iem
Se a sada est
um, permanecer em um.
d
binrio inverso. Assim o complementar de 1
0 e vice-versa.
oscombinao considerada ilA ltima
s no podemos ligar-desligar algo
gica, porque
o
Ento, memorize: a sada o pino Q.
ao mesmo
d tempo. No existe algo cheio-vao
zio,
vivo-morto,
apagado-aceso, etc. A isso se
t
Acompanhando o primeiro circuito da fisaplica o termo ilgico.
gura, colocando nvel lgico 1 na entrada set
o
e nvel lgico 0 na entrada reset, tornamos ad
Se voc montar o circuito a seguir, ver
clara nossa inteno de ligar a sada, ou seja, v
que ele no queima, mas os dois leds estar
coloc-la em nvel lgico 1.
e
ro acesos quando set e reset estiverem em
es
nvel lgico 1 ao mesmo tempo. Isto ilgico,
Se pensarmos:
R
pois se Q a sada e Q barrado o seu com.
a
plemento, como ambos podero estar em nd
desejo ligar a sada: nvel lgico
1 no set e
vel lgico 1?
a
nvel lgico 0 no reset.
z
ri lgico 0 no set
MONTAGEM de FLIP-FLOP RS com
desejo desligar a sada: nvel
o
PORTAS NAND e INVERSORES
t
e nvel lgico 1 no reset.
u
a
+ 5V + 5V
o
Colocando nvel lgico 1 no reset, nossa
inteno resetar
na sada, ou seja, coloc-la
14
14
em nvel lgico
a 0.
i
1 2
1
Q
p da Verdade para o flip-flop RS
S
3
A Tabela
2
C
a seguinte:
Se a sada est em zero, permanecer em

zero.
Permanece
5
4
1
0
0
1
7
LED
R
0
1
0
1
LED
S
0
0
1
1
Ilgico

GND GND
130/110
Instituto Monitor
Cpia
no autorizada.
todos
os
direitos
Este tempo
chama-se
delay autorais.
time, traduOs fabricantes
de CIs consideramReservados
vantazido como atraso de propagao. o tempo
necessrio para que uma informao na entrada atinja a sada, alterando-a.
joso encapsular flip-flops j montados, bastando a voc apenas utiliz-los. A partir de

agora, portanto, os flip-flops sero tratados
em nossas lies apenas como caixinhas.
Assim o clock em um flip-flop faz o papel

de chaveador. Podemos ter:
2. Acessrios dos Flip-Flops
s.
i
a
r
tode descida do
Flip-flop chaveado na borda
u
a
clock.
2.1 Clear
s
Flip-flop chaveado o
no nvel lgico um do
t
i
clock.
um pino prioritrio que deve ser ativado
re no nvel lgico zero do
momentaneamente e depois desativado, para
i
Flip-flop chaveado
d
que o flip-flop possa funcionar normalmente.
clock.
s
o
A figura nos mostra alguns exemplos:
Sua funo colocar a sada em nvel lgico
s
o
zero, independentemente das entradas S e R.
d
RS e seus ACESSRIOS
to FLIP-FLOP
Enquanto o clear estiver ativo, as entra(PRESET, CLEAR e CLOCK)
s
das S e R so ignoradas pela sada, que se
o
d
mantm em nvel lgico zero.
a
v
S
Q
r
2.2 Preset
e
Flip-flop RS simples,
s
sem acessrios.
e
Tambm um pino de ordem prioritria
R
R
Q
. ser atisobre as entradas S e R, o preset deve
a
vado momentaneamente e depoisddesativado
para que o flip-flop funcione normalmente.
za
i
r
PRESET
o
t
Sua funo colocar a sada em nvel lgiS
Q
co um independentemente
au das entradas S e R.
Flip-flop RS
com preset e clear.
o
estiver ativo, as entraEnquanto preset
n
R
Q
das S e R so ignoradas pela sada que se
CLEAR
a
mantm em invel lgico um.
p
C
2.3 Clock
Flip-flop chaveado na borda de subida do
clock.
Podemos considerar os flip-flops RS como

modelos bsicos aos quais possvel juntar
acessrios. Os acessrios so:
Pino de entrada, o clock controla a leitura das entradas S e R para alterar a sada.
PRESET
Q
CLOCK
Como vimos no ensaio com flip-flop feito

com portas NAND, a sada Q e seu complemento levam um tempo para estabilizar o reCpia no autorizada. Reservados
sultado na sada.
130/111
Flip-flop RS com preset,

clear e clock.
CLEAR
Instituto Monitor

J
O smbolo de entrada de clock em flipflops um tringulo ().
Flip-flop JK Simples
Borda de Descida
3. Flip-Flop JK
s.
i
a
r
to
u
a
No processo de evoluo das tcnicas digitais, pensou-se em transformar a tal combinao ilgica em algo til. Foram ento
colocadas mais algumas portas lgicas, de
forma a no se ter mais uma combinao ilgica. Como conseqncia disso, no poderamos continuar chamando este novo flip-flop
de RS. Assim ele foi batizado com o nome
flip-flop JK.
PRESET
Q
O J se assemelha ao S e o K se assemelha
ao R, mas quando J e K estiverem em nvel
lgico 1, a sada inverte seu estado atual.
os
s
o
Flip-flop
JK Com Preset e
t Clear Borda
i
de Descida
e
r
diQ
CLEAR
s
o
d
Assim, supondo Q = 1 e seu complemento
o
Na
figura observamos a entrada de clock
t e sem
igual a 0, ao colocarmos J e K em nvel lgico
com
uma bolinha na frente. Esta bos
1, aps o delay time a sada Q passa para 0 e
o
linha o smbolo de inversor incorporado.
seu complemento para 1. Esta inverso sem- ad
pre ocorrer e chamada de toogle ou inver- v
Neste caso, pode ser aplicado ao clock,
r
so.
e
preset e clear, indicando que esta entrada
s
ativa em nvel lgico zero ou na borda de desFLIP-FLOP JK e seus ACESSRIOS e
R
cida do clock.
(PRESET, CLEAR e CLOCK) .
a
d
Note que os fabricantes tambm acharam
a
J
Q
economicamente vantajoso encapsular flipiz
r
flops JK totalmente montados em CIs. Para
oFlip-flop JK Simples
t
conhecer as opes oferecidas pelos fabricanu
Borda de Subida
tes, basta consultar um data book.
a
o
K
Q
Vejamos alguns exemplos de Tabela da
n
Verdade para flip-flops JK:
a
i
Preset J
K
Q Q
p
1
0
0
1
0
C
PRESET
1
1
1
0
0
0
0
Flip-flop JK Com Preset e

Clear Borda de Subida
K
CLEAR
0
1
1
0
0
1
1
1
0
1
0
1
0
1
1
1
1
0
0
0
Permanece
0
1
1
0
Toogle
Flip-flop JK com preset ativo em nvel lgico um
130/112
Instituto Monitor
Cpia no autorizada. Reservados todos

os Kdireitos
autorais.
Clock
J
Q Q
Clear
1
1
1
1
0
0
0
0
J
0
0
1
1
0
0
1
1
K
0
1
0
1
0
1
0
1
Q
0
0
0
0

Q
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Permanece
Permanece
Permanece
Permanece
Permanece
s.
i
a
r
to
u
Flip-flop JK com clear ativo em
Flip-flop JK com clock chaveado
a na
nvel lgico um
borda de subidas
to
i
Obs.: representamos borda de subida atravs de umare
seta para
i
cima e borda de descida com uma seta para baixo. d
os
s
o
d
o
t
s
o
d
a
v
r
e
es
R
.
a
d
za
i
or
t
au
o
n
a
i
p
C
Permanece
0
1
1
0
Toogle
0
1
1
0
Toogle
130/113
Exerccios Propostos
s.
i
a
r
1 - Analise o funcionamento do circuito abaixo e preencha a Tabela da Verdade.
to
u
a
MONTAGEM de FLIP-FLOP RS com
PORTAS NAND e INVERSORES
s
to
+ 5V + 5V
i
re
i
d
14
14
s
o
1 2
1
Q
s
S
3
2
o
d
o
t
5
Q
s
6
3 4
4
o
R
d
R
R
a
v
r
7 7
e LED
LED
s
e
R
GND GND
.
a
S R Q Q
d
0 0
a
iz
0 1
r
1 0
to
1 1 u
a
2 - Qual o significado de setar?
o
( ) a) Colocar
a entrada em nvel lgico 0.
n a entrada em nvel lgico 1.
( ) b)Colocar
a
( ) c) Colocar
a sada em nvel lgico 0.
i
p
( )d)Colocar a sada em nvel lgico 1.
( C) e) Borda de subida do clock.
3
(
(
(
(
(
- Qual o significado de resetar?

) a) Colocar a entrada em nvel lgico 0.
) b)Colocar a entrada em nvel lgico 1.
) c) Colocar a sada em nvel lgico 0.
) d)Colocar a sada em nvel lgico 1.
) e) Borda de subida do clock.
130/114
Instituto Monitor
Cpia
noserve
autorizada.
4 - Preset
para:
(
(
(
(
(
5
(
(
(
(
(
)
)
)
)
)
a) Colocar a entrada em nvel lgico 0.

b)Colocar a entrada em nvel lgico 1.
c) Colocar a sada em nvel lgico 0.
d)Colocar a sada em nvel lgico 1.
e) Borda de subida do clock.
- Clear serve para:

) a) Colocar a entrada em nvel lgico 0.
) b)Colocar a entrada em nvel lgico 1.
) c) Colocar a sada em nvel lgico 0.
) d)Colocar a sada em nvel lgico 1.
) e) Borda de subida do clock.
6 - Entrada de clock em um flip-flop serve para:

( ) a) Colocar a entrada em nvel lgico 0.
( ) b)Colocar a entrada em nvel lgico 1.
( ) c) Ler a entrada S e R somente em uma borda de clock.
( ) d)Ler a sada S e R somente em uma borda de clock.
( ) e) Borda de subida do clock.
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
a
v
r
e
s
e
R
. binrio ?
8 - O que complemento de um
a
( ) a) o nmero binrio inverso
do binrio em questo.
d
a
( ) b) o que falta paraz1.
( ) c) o que falta para
ri 0.
o
( ) d) o que completa
t o nmero.
( ) e) o clock.au
o
9 - O que faza funo toogle?
n quando J e K forem a nvel lgico 1.
( ) a) Nada,
a
( ) b) iMuita coisa, quando J e K forem a nvel lgico 1.
( )c)pInverte a sada e seu complemento, quando J e K forem a nvel lgico 1.
( C) d) Fixa a sada e seu complemento, quando J e K forem a nvel lgico 1.
7 - Por que foi criado o flip-flop JK ?

_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
) e) ilgica, quando J e K forem a nvel lgico 1.
130/115
lio
13
s.
i
a
r
Introduo
Os fabricantes acharam vantajoso
encapto
u
sular flip-flops tipo toogle em
CIs.
a
Os flip-flops JK so a base dos modernos
s
computadores, calculadoras, videogames,
2. Flip-Flop Tipo Data
to
i
modems, internet, etc.
re inversor entre J e K e
Conectando ium
Duas ligaes dos flip-flops JK so extrechamando J ded
entrada de dados ou data, formamente empregadas: ligao tipo Toogle e
s
amos
o
flip-flop
a trabalhar nas funes de
ligao tipo Data.
o
set e reset da Tabela da Verdade.
s
Com esta lio aprofundaremos nosso
o
d se na entrada data tivermos nvel
conhecimento sobre os flip-flops, iniciado na
Assim,
o
t 1, com o pulso de clock esta informao
lio anterior.
lgico
s
enviada sada. Se na entrada data tivero ser
1. Flip-Flop Tipo Toogle
d
mos nvel lgico 0, com o pulso de clock esta
Conectando J e K num mesmo terminal, va
informao ser enviada sada.Enquanto no
r
foramos o flip-flop a trabalhar nas funes
houver pulso de clock, a sada e seu complee
permanece (J = 0 e K = 0) e toogle (J = 1 e K =s1).
mento permanecem inalterados.
e
R
.
a
d
a
z
i
Flip - Flops JK e suas Ligaes Tipo T e D
or
t
TOOGLE
DATA
au
J
Q
J
Q
D
Q
T
Q
o
n
Ka Q
K
Q
Q
Q
i
p
Ligaes do Flip-Flop JK
FLIP-FLOP JK SIMPLES
BORDA DE SUBIDA
LIGAO TIPO DATA
FLIP-FLOP TIPO T
TIPO TOOGLE
BORDA DE SUBIDA
FLIP-FLOP TIPO D
TIPO DATA
BORDA DE SUBIDA
BORDA DE SUBIDA
LIGAO TIPO TOOGLE
DATA
TOOGLE
FLIP-FLOP TIPO T
FLIP-FLOP TIPO D
JK SIMPLES
Cpia
autorizada.
ReservadosFLIP-FLOP
todos
os direitos
autorais.
BORDA
DE DESCIDA
BORDAno
DE DESCIDA
TIPO TOOGLE
DATA
TIPO
BORDA DE DESCIDA
LIGAO TIPO DATA
LIGAO TIPO TOOGLE
130/117
BORDA DE DESCIDA
Instituto Monitor
Contadores Binrios
Interligando os flip-flops tipo toogle, formamos um contador
de pulsos de clock com sada no formato binrio.
Veja como se faz:
CONTADOR BINRIO COM FLIP-FLOPs JK
Q1
Q0
CONTA / PAUSA
PULSOS DE
CONTAGEM
CL
CL
os
sJ
o
it
e
r
di
K
s
o
d
o
t
CONTADOR BINRIO COM FLIP-FLOPs TIPO T
s
o
Q0
Q1
d
a
CONTA / PAUSA
v
r
e
s
T
Q
T
Q
e
R
.
a
PULSOS DE
CONTAGEM
ad
Qz
Q
CL ri
CL
o
t
CLEAR
au
o
n
a
i
p
s.
i
a Q2
r
to
u
a
Q
CL
CLEAR
Q2
Q
CL
Anotaes/dicas
130/118
Instituto Monitor
Cpia no autorizada.
Reservados
todos
os direitos
O sentido da contagem,
progressiva ou
regressiva,
determi- autorais.
nado pela borda de chaveamento do clock e se as prximas entradas de clock esto conectadas na sada Q ou no seu complemento.
Vejamos um exemplo:
CONTADOR BINRIO COM FLIP-FLOPs JK
Q1
Q0
CONTA / PAUSA
PULSOS DE
CONTAGEM
CLEAR
CONTA / PAUSA
PULSOS DE
CONTAGEM
a
i
CLEAR
p
C
CL
CL
s
o
it
e
r
di K CL Q
J
os
.
s
i
Q2
a
r
to
u
aQ
s
o
d
o
t contagem regressiva
Borda de SUBIDA, CLOCK ligado no Q,
s
(UP = subida)
o
d
a
v
r COM FLIP-FLOPs TIPO T
CONTADOR BINRIO
e
s
e
Q1
Q0
R
.
a
d
za
i
T
Q
T
oQr
t
au
Q2
Q
CL
CL
Q
CL
Borda de DESCIDA, CLOCK ligado no Q, contagem progressiva

(DOWN = descida)
Cpia
Note que as ligaes do circuito se repetem a cada flip-flop

colocado na seqncia. Assim podemos ter um contador binrio de
1 bit (contando de 0 at 1, este circuito utilizado no power dos
de 2 bits (contando de 0 at 3), de 3 bits (contando de 0 a
noaparelhos),
autorizada.
7), de 4 bits (contando de 0 a 15, este circuito chamado de conta
130/119
autorais.
Instituto Monitor
Cpia nodorautorizada.
Reservados
todosdeos
direitos autorais.
hexadecimal e muito
utilizado em sistemas
microprocessadores, microcomputadores); enfim, de quantos bits voc quiser.
Para cada bit colocado um flip-flop na seqncia.
Vejamos pela primeira vez um grfico que mostra as alteraes do circuito lgico no tempo.
s.
i
a
15 14 13 12 11
r
to
u
a
s
to
i
re
i
d
CARTA DE TEMPO (TIME CHART) DO CONTADOR DOWN (REGRESSIVO)

BORDA DE SUBIDA - CLOCK LIGADO NA SADA Q
CLOCK
15 14
13
12
11
10
Q0
0
Q1
0
Q2
0
s
o
d
o
t
Q3
0
CLOCK
Q0
0
Q1
0
Q2
0
Q3
0
a
i
p
C
Cpia
os
s
o
d
CARTA DE TEMPO (TIME CHART)aDO CONTADOR UP (PROGRESSIVO)
BORDA DE DESCIDA -vCLOCK LIGADO NA SADA Q
r
e
3
4
5
6
7
8
9 10 11 12 13 14 15 0 1
2
3
s
e
R
.
a
d
a
iz
r
o
t
au
Obs.: Time Chart o nome em ingls, traduzido para Carta de

Tempo ou Grfico de Tempo do circuito lgico.
necessrio que voc se acostume a utilizar, a ler e a entender termos tcnicos em ingls. As fontes tecnolgicas esto todas
nesse idioma, e o uso de termos tcnicos traduzidos para o portugus s vezes cria confuso e mau entendimento. No decorrer destexto estamos passando lentamente a utilizar os termos tcnicos
note
autorizada.
como eles so em ingls.
130/120
autorais.
Instituto Monitor
Cpia
nogrfico
autorizada.
Reservados
direitos
autorais.
O primeiro
uma combinao
de
vertodos
que todasos
as sadas
terminaram
em nvel lgico 1.
grficos do clock e de cada sada Q.
A concluso que um contador formado

por quatro flip-flops tem quatro sadas de Q0
at Q3 e apresentou como resultado 11112,
que em decimal 15. Aps o segundo pulso,
apresentou 11102, que em decimal 14. Aps
o terceiro pulso, apresentou 11012, que em
decimal 13, e assim por diante.
Os flip-flops so chaveados na borda de

subida (transio de nvel lgico 0 para nvel
lgico 1); isto significa que a sada de um flipflop s alterar seu estado quando houver tal
transio em seu pino de entrada de clock.
s.
i
a
r
Olhe para o grfico de Q0 e compare com
o grfico do clock. Note que a sada Q0 s se
to
u
altera quando o clock vai de 0 para 1.
A contagem claramente
a regressiva, indo
de 15 at 0. Note que o ciclo
s se repete indefio
Olhando para o circuito, voc v que o
nidamente, pois quando
t 0 o prximo pulso
i
clock do segundo flip-flop a sada do prilevar ao 15. Chamamos
este efeito de recie
r
meiro flip-flop. Assim, a sada do segundo flipclagem automtica.
di
flop s se alterar quando a sada do primeiro
flip-flop for de 0 para 1. Caso contrrio ele
O segundo
os circuito que gerou o segundo
mantm sua sada no estado anterior.
conjuntosde grficos tem seus flip-flops chaveadosoagora na borda de descida (lembre-se
d
Voltando ao grfico e aplicando este conqueoa borda de chaveamento do flip-flop det
ceito, voc deve comparar os grficos dois a
terminada na hora da escolha do CI atravs
s
dois.
o do data book do fabricante).
d
a
Cada sada tem um valor correspondente v
Este foi o nico item alterado, todo o resr
em decimal. Assim:
to das ligaes so idnticas s anteriores.
e
s
Mas o efeito produzido na contagem foi o ine
Q0 equivale a 20, que corresponde aR1 em
verso. Agora ns temos um contador up (pro.
gressivo), que conta de 0 a 15 e recicla
decimal.
a
d a 2 em
automaticamente.
Q1 equivale a 21, que corresponde
a
decimal.
iz
r
Podemos ento criar uma tabela para este
o
Q2 equivale a 22, que corresponde
a 4 em
t
tipo de contador.
u
decimal.
a
Chaveamento do CLOCK ligado
CONTAGEM
Q3 equivale a 23,oque corresponde a 8 em
Flip-Flop
no...
decimal.
Borda de Subida
Q
n
DOWN
Borda
de
Descida
4
Q
a
DOWN
Q4 equivale
a
2
,
que
corresponde
a
16
em
i
Borda de Subida
Q
p
UP
decimal.
Borda de Descida
Q
UP
C
Na tabela vemos que, alterando apenas
uma das opes, o sentido da contagem se
inverte.
Note que o ndice da sada corresponde

ao expoente da base 2.
Este conceito muito aplicado no curso

de microprocessadores.
Utilizando flip-flops com clear, podemos

for-los a iniciar a contagem a partir do
Olhando verticalmente aps o primeiro
zero, assim que a alimentao do circuito for
Cpia
no autorizada.
Reservados
pulso
de contagem
ou pulso de clock
, voc
feita; e utilizando flip-flops com preset po
130/121
Instituto Monitor
Cpia nodemos
autorizada.
Reservados
todos
os alto
direitos
for-los a iniciar
a contagem a partir
do mais
valor, autorais.
assim que a alimentao do circuito for feita.
Para que isso ocorra utilizamos um circuito muito simples,
chamado acionador automtico.
4. Preset e Clear Automticos
s.
i
a
r
to
u
a
Este circuito composto apenas de um resistor e um capacitor. Observe as figuras:

4.1 Circuito 1
s
o
it
+Vcc
e
VOLT
NVEL LGICO UM ir
+Vcc
d
s
C
o
s
SADA
o
d
NVEL
R
to LGICO ZERO
TEMPO
s
o
0
d
a
Circuito para PRESET ou CLEAR
ativos em nvel lgico 1
v
r
e
Assim que a alimentao
es ligada, o capacitor se comporta como
se fosse um curto-circuito.
R Desta forma, na sada teremos a tenso
.
+Vcc, que entendida
como nvel lgico 1.
a
d
a
Passa o tempo
vai se carregando, at estar comiz e o ecapacitor
r
pletamente carregado
se tornar um circuito-aberto. Com isso, a
o
sada ficatconectada ao GND via resistor de pull-down, que entendido
aucomo nvel lgico 0.
o
4.2
n Circuito 2
a
CIRCUITO DE PRESET OU CLEAR AUTOMTICO
i
p
+Vcc
VOLT
C
+Vcc
CIRCUITO DE PRESET OU CLEAR AUTOMTICO
NVEL LGICO UM
R
SADA
C
NVEL LGICO ZERO
0
TEMPO

Circuito para PRESET ou CLEAR ativos em nvel lgico 0
130/122
Instituto Monitor
Cpia no autorizada.
Reservados
todos
os direitos
Assim que a alimentao
ligada, o capacitor
se comporta
como autorais.
se fosse um curto-circuito. Desta forma, teremos a sada conectada ao GND, que entendida como nvel lgico 0.
Passa o tempo e o capacitor vai se carregando, at estar completamente carregado e se tornar um circuito-aberto. Com isso a
sada fica conectada ao +Vcc via resistor de pull-up, que entendido como nvel lgico 1.
a
i
p
C
s.
i
a
5. Contadores Binrios Encapsulados
r
to
u
Novamente os fabricantes de CIs acharam vantajoso encapsua
lar circuitos contadores completos. Dentre os disponveis no mers
cado, citamos, entre outros:
to
i
e pode ser
CI 74LS192 Contador binrio decimal (conta de 0 air9),
ddeterminado
programado para iniciar a contagem a partir de um
s
nmero. Pode ser programado para realizar a contagem
de modo
o
progressivo ou regressivo (up ou down). Permite ser interligado
spinos carry (vai um)
em cascata com outros 74LS192 atravs dos
o
e borrow (empresta um). Permite zerar da contagem a qualquer
to
momento atravs do pino clear.
s binrios hexadecimal (cono
CI 74LS193 e 74LS192 Contadores
ta de 0 a F) e decimal (conta a
ded0 a 9), respectivamente. Podem
v a contagem a partir de um deterser programados para iniciar
r
minado nmero. Tambmepodem ser programados para realizar
a contagem de modo progressivo
ou regressivo (up ou down). Peres
R
mitem ser interligados
em cascata com outros 74LS193 ou
. pinos carry (vai um) e borrow (empresta
74LS192 atravsados
um). Permitemdzerar a contagem a qualquer momento atravs
do pino clear.
zaSuas entradas de clock (up ou down) so sensveis
i
borda der subida.
o
t
CONTADOR DECIMAL
au
2
6
7
16
8
3
o
n
Q0 Q1
12
Q2
Q3
+Vcc
74LS192
CARRY OUT
GND
BORROW OUT
UP
DOWN
LOAD
15
10
11
13
CLEAR
14
130/123
Instituto Monitor
Cpia no autorizada. CONTADOR

Reservados
HEXADECIMAL
3
Q0 Q1
12
16
Q2
Q3
+Vcc
GND
74LS193
CARRY OUT
BORROW OUT
UP
DOWN
LOAD
15
10
11
CLEAR
14
13
s.
i
a
r
to
u
a
s
o
it gera
CI 4040 Contador BCD - binrio apenas com 12 sadas,
e
ir combinmeros binrios de 0 at 2 , o que corresponde a 2.048
d
naes, equivalentes aos decimais de 0 at 2.047. No permite
s
programao alguma. Sua contagem sempreoprogressiva (up).
Permite zerar a contagem a qualquer momento
s atravs do pino
o
reset.
d
o
Q
Q
Q t RESET 1
Q
V
Q
s
o
16
15
14
13 d 12
11
10
9
a
V
v
r
e
s
e
R
.CD4040BM/CD4040BC
a
d
a
iz
r
o
t
V
au
2
3
4
5
6
7
8
o 1
n
11
DD
11
10
DD
ss
Q12
Q6
Q5
Q7
Q4
Q3
Q2
Vss
a
i
p
Voc pode encontrar outras opes consultando os data books
C
dos fabricantes e escolher a que melhor se aplica ao seu projeto.
6. Contadores Binrios Programveis
Voc j deve ter visto o lanamento de foguetes em contagem regressiva, ou relgios digitais contando 60 segundos de 0 a 59. Afinal,
como programar o contador para que ele faa esse tipo de contagem?
130/124
Instituto Monitor

6.1 Programando o Trmino da Contagem
Um contador conta pulsos. Estes pulsos podem vir de um gerador de pulsos de clock ou de sensores do tipo abre-fecha contatos.
No entrando pulsos, o contador no conta. bvio!, voc diria.
Ento responda: como fazer para que um circuito contador pare de
contar? Simples! Tire dele os pulsos de contagem!
s.
i
a
r
Lembre-se da porta lgica AND de duas entradas. A sada s to
estar em nvel lgico 1 quando as duas entradas estiverem em
au
nvel lgico 1. Com isso montamos nosso bloqueador de pulsos
s de
o
contagem.
it
CIRCUITO BLOQUEADOR DE PULSOS
e
ir
d
+ 5V
os
s
o
14
d
o
1
Entrada
Sada
3t
s
2
PULSOS
o
d
de
R
a
CONTAGEM
v
r
7
e
LED
PARA
CONTA
s
e
R
+ 5V
.
GND
a
d
a
iz
r
o
t
O funcionamento
bem simples: quando a chave est ligada ao
u
+5V (nvel
lgico
1),
a
sada da porta s depende do que est na
a
outra
entrada.
Assim,
quando
o pulso for 1, na sada teremos 1,
o
quando o pulso for 0, na sada teremos 0. Ou seja, os pulsos de conn
a tagem passam direto. Chamamos isso de bypass.

i
Agora, quando a chave est ligada ao GND (nvel lgico 0), a
p
C
sada permanece o tempo todo em 0. Ou seja, bloqueamos os pulsos
de contagem e o contador pra de contar.
Vamos fazer agora a parada de contagem em um nmero qualquer. Devemos saber primeiro em que nmero desejamos que a
contagem pare.
Faamos uma combinao lgica entre as sadas do contador
Cpia nodeautorizada.
modo a produzir um sinal quando este nmero aparecer.
130/125
Instituto Monitor
Cpia noExemplo
autorizada.
1
Contador: up (progressivo)
Incio de contagem: 0
Trmino de contagem: 12 (em hexadecimal C)
CI contador = 74LS193
+ 5V
Q0 Q1 Q2
12
CARRY OUT
A
15
B
1
16
+ Vcc
Q3
BORROW OUT
74LS193
C
10
UP
D
9
8
GND
DOWN
LOAD CLEAR
11
s
o
d
o
t
+ 5V
o14s
s
o
it
e
r
di
s.
i
a
r
to
u
a
13
s
o
d
a
v
PULSOS DE
r
e
CONTAGEM
s
e
R
.
Ao ligarmos a a
alimentao do circuito, o capacitor C se comd
porta como um a
curto-circuito,
colocando o pino 14 em nvel lgico
z
1 e zerando oicontador
(todas as sadas vo a NL = 0).
or
t
A sada
da porta NAND de quatro entradas fica o tempo em
au 1, s indo a nvel lgico 0 quando Q0 = 0 e Q1 = 0 e Q2 = 1
nvel lgico
e Q3o= 1, representando o decimal 12. Em outras palavras, quando
as
nsadas formarem o decimal 12, a sada da porta NAND vai a nvel
a lgico 0, travando (parando) o contador no nmero 12.

i
p
A porta AND de 2 entradas o nosso bloqueador de pulsos. As
C
demais ligaes so determinadas pelo fabricante em seu data book.
Conectar a entrada down em NL = 1; desabilitar load colocando-o em NL = 1; desabilitar o clear colocando-o em NL = 0 (o circuito automtico j faz isso).
130/126
Instituto Monitor
Cpia noExemplo
autorizada.
2
Contador: down (regressivo)
Incio de contagem: 9
Trmino de contagem: 0
CI contador = 74LS193
+ 5V
Q0 Q1 Q2
12
CARRY OUT
A
15
B
1
16
+ Vcc
Q3
BORROW OUT
74LS193
C
10
UP
D
9
DOWN
LOAD CLEAR
11
R
8
GND
+ 5V
s
o
d
o
t
s
o
it
e
r
di
s.
i
a
r
to
u
a
13
s14
o
C
s
o
d
a
v
r
PULSOS DE
e
s
CONTAGEM
e
R
.
a
d
Existem poucas
em relao ao circuito anterior. Ao
a diferenas
z
ligarmos a alimentao,
o
capacitor
se comporta como um curtoi
r
circuito, levando
o
pino
11
a
nvel
lgico
0 e ativando o load que
o
t
transfere
os nveis lgicos das entradas A, B, C e D para as respecau Q0, Q1, Q2 e Q3.
tivas sadas
o
n Concluso: ao ligarmos o circuito, ele se inicia com o nmero 9,
a que a combinao entre as entradas A, B, C e D.

i
p
A sada da porta NAND de quatro entradas fica o tempo todo
C
em NL = 1 at o momento em que todas as sadas estejam em NL = 0,
quando ento vai a NL = 0, parando a contagem.
Voc pode brincar com este circuito bsico e faz-lo contar
a partir de qualquer nmero e parar em qualquer nmero.
130/127
Exerccios Propostos
s.
i
a
r
1 - Faa as ligaes para que o circuito abaixo seja progressivo. Inicie a contagem
a
to
u
partir do nmero 5 (em binrio) e pare a contagem no nmero 15 (F em hexadecia
mal). Explique como o circuito funciona.
s
to
i
re
i
d
s
3
2
6
8o
7
16
s
Q0
Q1 Q2
Q3
+ Vcc
GND
o
d
12
o
t BORROW OUT 13
74LS193
CARRY OUT
s
o
d LOAD CLEAR
a
UP
DOWN
A
B
C
D
v 4
r
15
1
10
9
5
11
14
e
es
R
.
R
C
a
d
a
z
R
R
Rri R
o
t
+ 5V
au
o
n
a
i
p
PULSOS DE
C
CONTAGEM
+ 5V
Explicao: __________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
Cpia
no autorizada. Reservados todos os direitos autorais.
_____________________________________________________________________________
130/128
Instituto Monitor
Cpia
autorizada.
2 - Ono
que significa
bypass?
(
(
(
(
(
)
)
)
)
)
a) sinal lgico 1 que vira 0.

b) sinal lgico da entrada que vai direto para a sada.
c) sinal lgico da sada que vai direto para a entrada.
d) sinal lgico que no vai para lugar nenhum.
e) Nenhuma das alternativas anteriores.
s.
i
a
r
to
u
a
3 - Uma seqncia de flip-flops tipo T (toogle) interligados, formando um contador

binrio. Sendo eles sensveis borda de descida e tendo as entradas de clock, a
partir do segundo flip-flop, ligadas no complemento da sada anterior, a contagem
ser:
( ) a) progressiva.
( ) b) regressiva.
( ) c) compulsiva.
( ) d) equilibrada.
( ) e) no haver contagem.
a
i
p
C
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
s
o
d
o
t
os
s
o
it
e
r
di
130/129
lio
14
Codificadores e
Decodificadores
s.
i
a
r
Introduo
to
u
Em sistemas digitais podemos citar ala
Vamos dar uma paradinha estratgica nos
guns cdigos para representar um nmero
s
flip-flops e olhar um pouco os decodificadecimal:
to
i
dores.
re
Cdigo BCD 8421
i
d
Na lio anterior voc projetou um
Cdigo Johnson
s
contador binrio, programou-o a seu modo,
o
Cdigo Gray
etc. Mas a frustrao era imaginar a tal
s
contagem em decimal, pois o contador
o Excesso 3 (XS-3)
Cdigo
d
binrio.
o outros...
tentre
s
Binrio, Decimal, Hexadecimal, entre
o
Acompanhe, a seguir, a descrio de ald
outros, so cdigos. Apesar de conhecermos
a
guns desses cdigos.
a palavra, podemos perguntar: o que signifi- v
r
ca cdigo?
e
1.1 BCD 8421
s
e
Esta lio visa introduzir o aluno noRmunBCD significa Binary Coded Decimal. As. dido dos cdigos empregados em sistemas
a
sim,
BCD 8421 representa os nmeros decigitais. Para tanto, preciso comear
pelo prd
mais
de 0 a 9 com 4 bits (binary digits). O LSb
a
prio sentido da palavra cdigo.
z
vale 1 e o MSb vale 8.
ri
o
1. Cdigos em Sistemas
t Digitais
1.2 Cdigo Johnson
u
a
No Dicionrio Aurlio, a palavra cdigo
o
Este cdigo utiliza-se de 10 bits (binary
significa:
n
digits) para representar um nmero decimal
a ou sistema de sinais convende 0 a 9. Assim:
Vocabulrio
i
p
cionaisou secretos utilizados em corres0000000001 = 0
pondncias
e comunicaes.
C
0000000010 = 1
0000000100
0000001000
0000010000
0000100000
0001000000
0010000000
0100000000
1000000000
Informtica: sistema de smbolos com que

se representam dados e instrues de programa, de modo a tornar possvel seu
processamento por computador.
=
=
=
=
=
=
=
=
2
3
4
5
6
7
8
9
130/131
Instituto Monitor
Cpia
1.3
Cdigo no
Excessoautorizada.
3 (XS-3)
Reservados
todos os
direitos
autorais.
o acendimento
de cada
um destes
segmentos
(leds), podemos formar nmeros de 0 a 9.
Este cdigo composto pelo BCD 8421

com excesso de 3.
0011 = 0
0100 = 1
0101 = 2
0110 = 3
0111 = 4
1000 = 5
1001 = 6
1010 = 7
1011 = 8
1100 = 9
a
f
b
g
Note que apesar de utilizarmos binrios,

no podemos colocar a base 2, pois se trata
de um cdigo que utiliza o binrio.
s
o
d
2. Decodificadores
a
v
r
Voc mesmo pode inventar um cdigo
e
s
utilizando binrios, de modo a representar
e
os nmeros decimais.
R
.
a
Um homem pensou assim e patenteou
a
d
a
idia da criptografia no mundo
da
infor
iz financeiras
mtica. Hoje nossas transaes
r
oso todas cripto
e de segurana via Internet
t
grafadas para evitar ufraudes. O Cdigo
a
utilizado um segredo de cada banco ou
o
instituio financeira.
n
Mas issoia
s um comentrio. O que nos
p
interessaso os circuitos decodificadores,
que pegam
C estes cdigos e decodificam novamente para o decimal.
Para visualizarmos um nmero de 0 a 9,

utilizamos um dispositivo chamado display
de 7 segmentos (display em ingls significa
mostrador). Ele composto de 7 leds arranjados de modo a formar um 8. Controlando
s
o
d
o
t
d
os
s
o
it
e
r
di
14,22
16,24
Assim, em XS-3 (na lngua inglesa X

tem som de ex e S tem som de s.
Juntando temos o som da palavra excess,
que significa excesso).
18,06
0,5
s.
i
a
r
to 1,25
u
a
2,54
1,68 D.P.
a
b
f
NODO
COMUM
g
e
c
d
ESTRUTURA INTERNA DE UM
DISPLAY DE 7 SEGMENTOS
a
b
f
g
CTODO
COMUM
e
c
Cpia no autorizada. Reservadosd todos os direitos autorais.

130/132
Instituto Monitor
direitos
osdisplay
todos
Reservados
Cpia no autorizada.
Observe o circuito
a seguir feito de diodos
e um
de 7 autorais.
segmentos.
a
a
b
c
d
e
f
g
f
g
e
au
to
r
ai
s.
c
d
(1)
(2)
+5 volts
Pos. 2
Pos. 3
au
to
ri
za
da
.R
es
er
va
do
s
Pos. 1
to
do
s
os
di
re
it
os
(3)
Ao acionarmos a chave para a posio 1, aparece no display o

nmero 0.
Na posio 2, aparece no display o nmero 6.
Na posio 3, aparece a letra A. Lembra-se dos hexadecimais?
Os diodos utilizados servem para evitar o retorno de corrente
eltrica.Caso eles no estivessem ali, todos os segmentos acenderiam ao mesmo tempo.
C
p
ia
n
o
Voc pode expandir esse circuito e montar um decodificador

de Cdigo Johnson para decimal via display de 7 segmentos (no
nos referimos ao ponto decimal como segmento).
Os principais decodificadores tambm so encontrados em

um nico CI. Dentre eles destacamos: BCD to 7 Segment Decoder
(no CI 4511) e BDC to Decimal Decoder (no CI 4028). Vamos
conhec-los
2.1 BCD to 7 Segment Decoder (CI 4511)
Trata-se de um CI com entradas para cdigo BCD e sada para
display de 7 segmentos do tipo ctodo comum (reveja o exemplo).
Converte BCD em sada decimal via display de 7 segmentos.
130/133
Instituto Monitor

Vdd
Vss
4511
B
LT
BI
LE
s.
i
a
r
to
u
a
Consultando o data book, temos:

Vdd = 3V a 15V.
s
o
it
e
r MSb (esta
A, B, C, D so as entradas BCD, sendo A o LSb e Dio
d
ordem dada pelo fabricante, uma vez que no existe norma ou
regra dizendo que A deve ou no ser o LSb). os
s
Vss = GND (0 V).
o
dhabilitado, todos os seg LT = Lamp Test. Quando este pino est
o
mentos devem se acender. Serve paratverificar se algum display
apresenta segmento queimado. os
d est habilitado, todos os seg BI = Blank in. Quando este pino
a
v Serve para apagar, por exemplo,
mentos devem ficar apagados.
r
e do nmero.
os nmeros zero esquerda
s
e
LE = Latch Enable.RQuando
este pino habilitado, ele trava a
ltima informao. presente nas sadas. Ou seja, quando ele
a de observar a entrada e mantm a sada.
habilitado, o CIddeixa
a
Serve para fotografar
uma informao que est presente nas
zum
i
entradas por
intervalo
de tempo muito pequeno. Muito utilir
o
zado em
sistemas
microprocessados
onde a velocidade do clock
t
da ordem
au de MHz (1:1.000.000 segundos).
oSua Tabela da Verdade :
n
a, b, c, d, e, f, g so as sadas para os segmentos do display CC
(ctodo comum).
LT
0
1
1
1
1
1
1
1
1
1
1
1
1
a
i
p
C
BI
1
0
1
1
1
1
1
1
1
1
1
1
1
LE
X
X
1
0
0
0
0
0
0
0
0
0
0
X
X
X
0
0
0
0
0
0
0
0
1
1
X
X
X
0
0
0
0
1
1
1
1
0
0
X
X
X
0
0
1
1
0
0
1
1
0
0
X
X
X
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
Mantm as sadas no momento do LATCH
1
1
1
1
1
1
0
0
1
1
0
0
0
0
1
1
0
1
1
0
1
1
1
1
1
0
0
1
0
1
1
0
0
1
1
1
0
1
1
0
1
1
1
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
DISPLAY
8
0
1
2
3
4
5
6
7
8
9
130/134
Instituto Monitor
Cpia no autorizada.
Reservados
todos
os direitos
A ordem dos segmentos
segue um padro.
Por exemplo,
o seg- autorais.
mento a sempre ser o segmento superior horizontal e no sentido horrio.
Note que o Lamp Test e o Blank in so ativos (habilitados) em
nvel lgico 0 e precisam estar em nvel lgico 1 para liberar o funcionamento do decoder.
s.
i
a
r
Este CI tem quatro entradas (A, B, C e D) e dez sadas (0, 1, 2, 3, to
4, 5, 6, 7, 8, 9). Cada sada ir a nvel lgico 1 quando o respectivo
au
binrio estiver nas entradas.
s
o
it
e
Vdd
3
1
B
C
D
A
8 r
di
os
4028
s
o
4
2
0
7
9
5d 6
Vss
o
t
s
o
C
B
A
0
1
2 ad 3
4
5
6
7
8
9
v
0
0
0
1
0
r0 00 00 00 00 00 00 00
0
0
1
0
1 e0
0
1
0
0
0 s 1
0
0
0
0
0
0
0
0
1
1
0
0e
0
1
0
0
0
0
0
R0 0 0 1 0 0 0 0 00
1
0
0
0
.
1
0
1
0a
0
0
0
0
1
0
0
0
0
d
1
1
0
0
0
0
0
0
0
1
0
0
0
1
1
1 a0
0
0
0
0
0
0
1
0
z 0 0 0 0 0 0 0 0 1 00
i
0
0
0
0
0
o1r 0 0 0 0 0 0 0 0 0 1
t
Outros casos
de entrada sem significado como DECODER na sada
u 0previstos
0
1
0
0
0
0
0
0
0
0
1
0
a
0 o 1
1
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
0
0
1
0
n1 0 1 0 0 0 0 0 0 0 0 0 1
2.2 BCD to Decimal Decoder (CI 4028)
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
a
i
p
C
1
1
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
Voc pode construir qualquer circuito codificador ou

decodificador, incluindo os que vimos nesta lio, utilizando portas lgicas. As variveis sero as mesmas, porm teremos 7 sadas
e 10 sadas. Para cada sada teremos um circuito digital responsvel por control-la.
Perceba a vantagem de se trabalhar com decoders montados
Cpia noemautorizada.
CIs.
130/135
Exerccio Proposto
LE
330
BI
330
LT
330
330
330
330
330
s.
i
a
r
1 - Faa as ligaes entre o 4511 e o display de 7 segmentos, de modo a deix-lo
to pronto
u
para receber as entradas A, B, C e D. Obs.: os resistores de 330 ohms tm a funo
a
de limitar a corrente que vai para o led, evitando queimar o CI e o prprio led.
s
Resistores de 330 ohms so um padro para tenso de alimentaoode +5V.
it
e
ir
d
a
b
os
f
s
o
d
o
g
t
s
o
e
d
c
a
v
r
d
e
es
R
.
a
d
za
i
or
t
au
o
n
a
Vdd
f
g
a
b
c
d
e
i
p
C
4511
Vss
130/136
lio
15
Shift-Register ou
Registrador de Deslocamento
s.
i
a
r
o
lizam binrios no formato tparalelo
e so
Introduo
u
indicados como microprocessador de 16
a
bits, 32 bits, 64 bits; videogames de 32
Encerrando neste fascculo a parte que
s
bits,etc.
trata de circuitos digitais, veremos o que so
to
i
os registradores de deslocamento e qual o seu
Serial: utilizamos
para nos rere este termo
emprego na Eletrnica Digital.
i
ferir a uma informao
binria que apared
ce na sada
chamada serial, bit a bit com o
s
O objetivo principal desta lio transpassar do
o tempo.
mitir ao aluno conhecimentos sobre a transs
formao de informao paralela em inforocontadores que estudamos anteriorOs
d
mao serial, de importante aplicao na
mente
to tm em suas sadas uma palavra biInformtica.
snria no formato paralelo. Enxergamos todos
o
os bits que compem a sada de uma nica vez.
d
1. Conceito
a
v
Os modems utilizam a linha telefnica
r
Os registradores de deslocamento so
e
para enviar dados. Como a linha telefnica
formados exclusivamente por flip-flops s
s tem dois fios, precisamos enviar a tal pae JK
ligados na configurao tipo data ou simplesR
lavra binria um bit de cada vez. Ou seja,
.
mente flip-flops tipo D.
uma
srie de pulsos compe tal palavra.
a
d
a um ligada
Ligados em cascata (sada zde
Quem transforma informao paralela em
i
entrada do outro e assim porr diante), servem
serial
so os circuitos chamados shifto paralela de bits
para converter uma seqncia
t
registers
ou registradores de deslocamento.
u
em uma seqncia serial
de pulsos binrios.
Mas registrar o deslocamento de quem? Resa
posta: dos bits da tal palavra binria.
o
Paralelo: utilizamos
este termo para nos
referir a umanquantidade de bits que deVejamos os Circuitos EP/SS (Entrada

a
vem ser trabalhados
juntos. Exemplos: os
i
Paralela/Sada Serial) e ES/SP, (Entrada
modernos
pcomputadores e videogames utiSerial/Sada Paralela):
C
130/137
Instituto Monitor

ENTRADA PARALELA bit = 1
SADA PARALELA
Q0
Q1
Q2
J PR Q
J PR Q
J PR Q
CL
CL
CL
s.
i
SADA a
SERIAL
or
t
au
s
o
it
e
CLOCK PARA
ir
d
TRANSFERNCIA
os
Este um circuito EP/SS formado com flip-flops
JK e inversos
o
res. Pergunta: para que fazer tanta ligao se j existem os flipd fica mais limpo.
flops tipo D (data)? Resposta: assim o circuito
o
t
s
o
d
ENTRADA
PARALELA bit = 1
a
v
r
e
SADA PARALELA
s
e
R
. Q0
Q1
Q2
a
d
a
PR
D PR Q
D
Q
iz D PR Q
r
SADA
o
t
SERIAL
au
Q
Q
Q
CL
CL
CL
o
n
a
i
CLOCK PARA
p TRANSFERNCIA
C
Neste exemplo temos uma palavra binria de 3 bits, mas

fcil observar que, conforme colocamos mais flip-flops em cascata,
o tamanho da palavra binria aumenta para 4 bits, 5 bits, 6 bits,...,
32 bits... Enfim, para quantos precisarmos.
130/138
Instituto Monitor
FuncionamentoReservados todos os direitos autorais.
Antes de enviar a tal palavra binria no formato serial, precisamos carreg-la no circuito EP/SS. Isto feito ativando o preset
quando o bit correspondente for 1 ou ativando o clear quando o bit
correspondente for 0.
s.
i
a
r
to
u
O pulso de clock agora tem a funo de transferir a informao
a
de um flip-flop para o prximo.
s
to
i
Lembre-se do delay time (atraso de propagao). Como
e todas
r
as entradas de clock de todos os flip-flops esto juntas
nico
dienum
ponto, todos lero suas entradas no mesmo instante
durante o
tempo da borda de chaveamento.
os
s
o
Como vimos, o tempo de uma borda, seja
ela de subida ou de
dtime.
descida, muitas vezes menor que o delay
Isto implica que,
o
t
quando um flip-flop recebe a borda do clock, ele gastar um tempo
s
maior para colocar a informao daoentrada na sada. At que isto
d
ocorra, o tempo da borda j acabou.
a
v
r
Exemplo
e
s
e
R
+ 5V
.
a
d
R
a
iz
r
o
Q1
Q2
Q0
C t
au
D PR Q
D PR Q
D PR Q
o
SADA
FF-0
FF-1
FF-2
SERIAL
n
Uma vez carregada a palavra binria, as sadas apresentam
uma cpia da informao, e a sada do ltimo flip-flop ser a sada
serial.
a
i
p
C
CL Q
CL Q
CL Q
CLOCK PARA
TRANFERNCIA
CLOCK
Q0
Q1
Cpia no autorizada.
Q2
130/139
Instituto Monitor
Cpia no autorizada.
Reservados
direitos
Ao ligarmos o circuito,
o capacitor setodos
comportaos
como
um cur- autorais.
to-circuito, levando preset do FF-0 a nvel lgico 0, ativando-o e
fazendo sua sada ir para nvel lgico 1; levando clear dos FF-1 e
FF-2 a nvel lgico 0, ativando-os e fazendo suas sadas irem para
nvel lgico 0.
Ento, nossa palavra de 3 bits 100.
s.
i
a
r
to
u
a
Podemos observar isso no Diagrama de Tempos da figura. Antes do primeiro pulso de clock borda de subida, as sadas esto Q0
= 1, Q1 = 0 e Q2 = 0.
s
o
it
e
r
di
Na primeira borda de subida do clock, todos os flip-flops fazem a leitura de suas entradas. Mas perceba que esta leitura muito
rpida e termina antes que os flip-flops consigam colocar suas leituras em suas sadas. Isto quer dizer que cada flip-flop l o estado
de cada sada antes do pulso de clock.
os
s
o
dpara a sada.
o FF-0 l sua entrada que 0 e a manda
o
t
o FF-1 l sua entrada que a sadasdo FF-0 que est em 1, pois a
o
nova informao ainda no chegou.
d
a
o FF-2 l sua entrada que avsada do FF-1 que est em 0, pois a
rchegou.
nova informao ainda no
e
s
e
Aps a segunda borda
R de subida:
.
a que 0 e a manda para a sada.
o FF-0 l sua entrada
d
zaentrada que a sada do FF-0 que est em 0.
o FF-1 l sua
i
r
o FF-2 tlosua entrada que a sada do FF-1 que est em 1.
au
Aps a terceira borda de subida:
o
n
Aps a primeira borda de subida:
o FF-0 l sua entrada que 0 e a manda para a sada.
a o FF-1 l sua entrada que a sada do FF-0 que est em 0.

i
p o FF-2 l sua entrada que a sada do FF-1 que est em 0.
C
Com isso a palavra binria 100 foi transferida para a sada

serial bit a bit.
Cpia
Para recuperar uma palavra binria enviada no formato serial,

precisamos, alm do sinal serial, o sinal de clock que originou o
sinal serial. Chamamos isso de sincronismo. Sem sincronismo no
noconseguimos
autorizada.
Reservados
os
recuperar
ou converter um todos
sinal serial
emdireitos
paralelo.
130/140
autorais.
Instituto Monitor
Cpia no autorizada.
todos
os direitos
Assim, o circuitoReservados
ES/SP tambm precisa
dos pulsos
de clock autorais.
de modo sincrnico que originou o sinal serial.
Vejamos:
SADA PARALELA
+ 5V
Q0
ENTRADA
SERIAL
Q1
D PR Q
D PR Q
FF-0
FF-1
CL Q
CL Q
s
o
d
o
t
CLOCK PARA
TRANFERNCIA
CLOCK
Q0
os
s.
i
a
Q2
r
to
u
a
D PR Q
SADA
s
FF-2
o
SERIAL
it
e
CL Q
r
di
s
o
d
a
Q1
v
r
e
Q2
s
e
R
.
a
Este circuito d
desfaz o que o circuito anterior fez, ou seja, um
a
conversor serial-paralelo.
iz
r
o bastante lgica e depende muito do sincronismo.
t
A situao
au
oPense! Se voc utilizou trs pulsos de clock (trs bordas de su
bida) para converter de paralelo para serial, voc precisar dos mesn
mos trs pulsos de clock para converter de serial para paralelo.
a
i
Observando a figura e o grfico, note que aps a terceira borda
p
C
de subida teremos nas sadas a palavra binria 100.
Se no houver o sincronismo, no haver recuperao da palavra binria original, mas de outra palavra binria qualquer
sem o significado ou sentido esperado.
Uma aplicao maior destes circuitos feita em microcomputadores.
130/141
Exerccios Propostos
s.
i
a
r
1 - Faa as ligaes para transformar uma palavra binria de trs bits, sendo
to111, no
u
formato serial.
a
s
+ 5V
to
i
re
i
d
R
s
o
s
o
d
Q0
Q2
C
to Q1
s
o
PR
PR
dPR Q
Q
Q
D
Da
D
v
SADA
r
SERIAL
e
s
e
Q
Q
Q
R
CL
CL
CL
.
a
d
za
i
or
t
CLOCK PARA
TRANFERNCIA
au
o
2 - Por quennos modems precisamos transformar uma palavra binria em formato serial?
a
( ) a) Porque,
nos computadores, o formato das palavras paralelo e no telefone s
i
p
temos 2 fios.
( C) b)Porque, nos computadores, o formato das palavras serial e no telefone s te(
(
(
mos 2 fios.
) c) Porque, nos computadores, o formato dos telefones paralelo e no telefone s
temos 2 fios.
) d)Porque, nos computadores, o formato das palavras paralelo e serial s tem 2 fios.
) e) Porque, nos computadores, o formato da serial paralelo e no telefone s temos
2 fios.
130/142
Instituto Monitor
Cpia
Reservados
todos
3 - Ano
maior autorizada.
aplicao de circuitos
shift-register ocorre
em: os direitos autorais.
(
(
(
(
(
)
)
)
)
)
a) bancos.
b)postos.
c) computadores.
d)casas lotricas.
e) televisores.
s.
i
a
r
_____________________________________________________________________________
to
u
a
5 - Complete:
s
Por causa do delay time, os dados da _____________ demoram __________________
que
o
t
a borda de _______________ para atingir a ___________________ : i
re
i
( ) a) entrada - mais - subida - sada.
d
( ) b)sada - mais - subida - entrada.
s
o
( ) c) entrada - menos - subida - sada.
s
( ) d)entrada - mais - descida - sada.
o
d
( ) e) sada - menos - descida - sada.
to
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
o
n
a
i
p
C
4 - ES/SP e EP/SS significam:
_____________________________________________________________________________
130/143
lio
16
Operaes Aritmticas
com Binrios
s.
i
a
r
Introduo
Note este outro exemplo:to
u
256 a
Nesta ltima lio, para voc relembrar, re+o
65s
tomamos o trabalho com os nmeros binrios,
t
i321
tratando de operaes aritmticas com eles.
e
r
Seis mais cinco
di onze; coloca-se o nmero
Os sistemas digitais s vezes devem opeum e vai s
um para o cinco l em cima.
rar dois nmeros binrios.
o
Cinco s
com um que foi seis, mais seis
Podemos somar e subtrair binrios. Mulo
doze;
coloca-se
nmero dois e vai um
d o dois l emo cima.
tiplicar e dividir binrios j algo mais como
para
t
plexo que demanda um processamento de
s
dados. Requer, portanto, o uso de computao Dois mais um que foi trs. Trs mais
d
dores. Vamos l!
nada trs.
a
v
r
Resultado: trezentos e vinte e um.
1. Soma de Binrios
e
esser
Voc j deve ter percebido que todo
Com os circuitos lgicos somadores ocorR
.
humano s consegue operar dois nmeros por
re a mesma coisa. Neles entram dois bits e
a
vez. Vejamos o exemplo de adio
abaixo:
sai
o resultado.
d
a
z
ri
s vezes acontece o vai um e o circuito
713 o
manda um bit para o prximo circuito.
t
+ 24
au
737
Primeiro vejamos como somar em bino
rio, depois o circuito que faz isso.

n o processo de adio, noSe voc analisar
a do ser humano em trabai
Exemplo:
tar essa limitao
p
lhar com
apenas dois nmeros de cada vez:
C
Some 10001 com 1001 :
Trs mais quatro sete.
O processo de arranjar os nmeros para

o clculo da adio igual ao que utilizamos
para somar nmeros decimais. Ora, somos
seres humanos!
Um mais dois trs.
Sete mais nada sete.
Resultado: setecentos e trinta e sete.
130/145
Instituto Monitor

10001
+ 1001
Muitos acham difcil somar ou subtrair nmeros binrios. Faa

ento a conta em decimal e s no final converta para binrio:
17
+
9
26 11010
s
o
it
e
r
di
s.
i
a
r
to
u
a
Mas assim no vale! Assim voc no aprende a somar binrios!

Expliquemos ento como ocorre a soma em binrio:
Em binrio:
0+0=0
0+1=1
1+0=1
1 + 1 = 0 e vai um
s
o
d
o
t
os
s
o
d
a
v
r
1001
e 10001
s
+ 1001
e
R
11010
.
a
d
zazero e vai um para o alto na casa da esquerda.
Um mais um
i
r
ozero
Um mais
um e um mais zero um. Colocamos o um.
t
u
Zeroamais zero zero. Colocamos o zero.
o
Zero mais um um. Colocamos o um.

n
Um mais nada um.
Este ltimo o principal item da adio de binrios. Portanto:

1
10001
a
i
p Resultado: 11010
C
130/146
Instituto Monitor
Cpia no autorizada.
Reservados
todos osdedireitos
Em ingls nos referimos
ao vai um chamando-o
carry, e o autorais.
circuito lgico que faz isso :
RESULTADO
A
B
CARRY
s
o
it
CARRY
A
B
RESULTADO
e
0
0
0
0
ir
0 d
0
1
1
0
1
0
1
1
1
0
o1s
s
o
d da Verdade de uma
Note que praticamente a mesma Tabela
o
t
porta EXOR (ou EXCLUSIVA). Chamamos este circuito de half
s
adder (meio somador), pois ele nooreconhece vinda de carry.
d
a
Um circuito completo cujaventrada reconhece um carry :
r
e
es
RESULTADO
R
.
a
d
za
i
or
t
CARRY
au
OUT
o
n
Sua Tabela da Verdade :
A
B
CARRY
IN
a
i
p
C
s.
i
a
r
to
u
a
Note que existe aqui uma entrada de vai um, o carry. Existe
tambm uma sada de carry resultante.
se o bit A for 1 e o bit B for 1, gera carry.
se o bit A for 1 e a entrada de carry for 1, gera carry.
se o bit B for 1 e a entrada de carry for 1, gera carry.
130/147
Instituto Monitor
Cpia no autorizada.
Reservados
O resto do circuito
igual ao anterior.
Novamente os fabricantes acharam lucrativo produzir circuitos integrados completos de somadores de 4 bits expansveis para
8, 16, 32 ..., ficando assim:
A0
S0
B0
A1
B1
s
o
d
o
t
osS
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
CARRY OUT
o
d
a
v
r
Circuito Somador Completo
para 2 bits, expansvel
e
s
e
R
. somadores em cascata e cuidar para entrar
Basta interligaraos
d cada entrada.
com o bit certo em
a
izde Binrios
r
2. Subtrao
o
t
Vamos
au aplicar aqui o mesmo conceito de soma de binrios, operando
o somente dois nmeros por vez.
Na dvida, faa a conta em decimal e depois converta para bia nrio.

i
Lembrando que, na subtrao, existe o empresta um.
p
C
Em binrio:
00=0
10=1
11=0
0 1 = 1 e empresta um
130/148
Instituto Monitor
Cpia noExemplo:
1 0 0 0
- (1) (1) (1) 1
0 1 1 1
s.
i
a
r
o
Zero menos um que veio um e empresta um para a casa de t
u
baixo esquerda.
a
s
Zero menos um que veio um e empresta um para a casa
de
to
baixo esquerda.
i
re
Um menos o um que veio zero.
i
d
Resultado: 0111 ou simplesmente 111 .
s
o
s
O circuito que faz isto :
o
d
to
A
s
RESULTADO
o
B
d
a
BORROW
v
r
IN
e
es
R
BORROW
.
a
OUT
d
za
i
or
t
au que:
Note
o
n A = 0 e B = 1 gera borrow (empresta um).

a
i A = 0 e borrow in = 1 gera borrow (empresta um).
p
B = 1 e borrow in = 1 gera borrow (empresta um).
C
Zero menos um um e empresta um para a casa de baixo
esquerda.
130/149
Instituto Monitor
Cpia no autorizada.
Reservados
todos
os direitos
autorais.
Um circuito maior
composto de ligaes
em cascata.
Veja:
A0
B0
S0
A1
B1
s
o
it
S
e
r
di
s.
i
a
r
to
u
a
s
o
d
o
t
os
BORROW
OUT
s
o
d
a
v
r
3. Unidade Lgica e Aritmtica
(ULA)
e
s
e
Os fabricantes acharam
lucrativo produzir CIs completos com
R
.
somadores e subtratores,
alm
de incluir funes lgicas entre bia
nrios de 4 bits. d
za
i
r
Este CIoapresenta
duas entradas de nmeros binrios de 4 bits
t
(A0 ~ A3)
para operar com outro nmero binrio de 4 bits (B0 ~ B3).
au sada de 4 bits (S0 ~ S3) e suas funes lgicas ou aritApresenta
o so selecionadas atravs das combinaes entre os outros
mticas
pinos.
n
Circuito Subtrator Completo para 2 bits, expansvel.
a
i
p
C
130/150
Exerccios Propostos
1 - Faa a soma binria entre 111012 e 111012. O resultado :
( ) a) 1111112
( ) b)1111012
( ) c) 1110012
( ) d)11101012
( ) e) 1110102
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
2 - Faa a subtrao binria entre 111112 e 111012. O resultado :

( ) a) 0
( ) b)1
( ) c) 2
( ) d)10
( ) e) 11
a
i
p
C
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
s
o
d
o
t
130/151
Respostas dos Exerccios Propostos

Lio 1
1) C
2) A
3) B
4) B
5) B
Lio 2
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
1)
a) 1010112 e 2Bh
b) 11011112 e 6Fh
c) 110010002 e C8h
d) 1012 e 5h
e) 11111112 e 7Fh
f) 1111112 e 3Fh
g) 111112 e 1Fh
h) 11112 e Fh
i) 1112 e 7h
2)
a) 32 e 20h
b) 4 e 4h
c) 20 e 14h
d) 31 e 1Fh
e) 15 e Fh
f) 7 e 7h
g) 42 e 2Ah
3)
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
a
i
p informaes do mundo analgico para o mundo digital.
Para enviar
C
4) Para trazer informaes do mundo digital para o mundo analgico.
5) Onde tudo que analgico expresso em nmeros binrios (um ou zero).
130/152
Instituto Monitor
Cpia
Lio
3 no autorizada. Reservados todos os direitos autorais.
1)
2)
Porta Inversora
3)
Ligando uma porta inversora na sada de uma porta E, formando a porta NE, e ligando uma
porta inversora na sada de uma porta OU, formando uma porta NOU.
4)
5)
- Porta E
- Porta OU
Lio 4
s
o
it
e
r
di
s.
i
a
r
to
u
a
1)
2)
3)
S=A.B
4)
S=A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D
5)
6)
A
a
i
p
C
s
o
d
a
v
r
e
s
e
R
.
a
d
a
iz
r
o
t
au
s
o
d
o
t
os
S=A.B.C + A.B.C + A.B.C + A.B.C + A.B.C + A.B.C
130/153
Instituto Monitor
Lio
Cpia
1)
2)
3)
4)
14 13 12 11 10
14
13
12
11
s.
i
a
8r
to9
u
a 10
7
6
5
11
4
s
o
12
3
5
10
it
e
13
2
9
6
1 2 3 4 5 6 7
8 9 10 11 12 r13 14
i
14
1
8
7
d
os
s
o
5) Os CIs TTL trabalham exclusivamente com tenso de alimentao
de +5 volts 10%, enquand
to os CIs CMOS trabalham com qualquer tenso de o
t alimentao de +3 volts at +15 volts.
6) Livro de Dados ou Informaes sobre CIs, explicando
desde a alimentao at como utilizs
los corretamente devido s suas limitaes. do
a 74XX em termos de pinagem, porm para os
7) A Linha 54XX totalmente equivalente vLinha
r
54XX os limites de tenso, corrente eetemperatura
so mais rgidos, especficos para o uso
s
militar que trabalha com altas variaes
de temperatura e precises maiores.
e
R
.
Lio 6
a
d
a
a) S = A + A
iz
r
o
Aplicando a Lei da Complementao.
t
au
S =1
o
b) S = A . B + A. B
n
a
No h iMINIMIZAO, neste caso.
p
c) S = A. B . C + A . B . C
C
Colocando C em evidncia teremos:
S = C . (A . B + A . B). No h MINIMIZAO, neste caso.

d)
S=A.B.C.D + A.C.D.B + A.B.C.D

Aplicando o Teorema de De Morgan (dualidade), teremos:
S = (A no
+ B) . (C
+ D) + A . B . (C + Reservados
D) + A + B + C + D todos os direitos autorais.
Cpia
autorizada.
130/154
Instituto Monitor

S = ((C + D) . ((A + B) + A . B)) + A + B + C + D
=1
Aplicando a Lei da Complementao:
S=C+D+A+B+C+D
e)
S = A . (A + B) + A . (A + B)
Aplicando as Leis: Distributiva, Complementao e Idempotente:
S=A.A + A.B + A.A + A.B
S=
0+A.B+A+A.B
S=A+A.B
S = A . (1 + B)
=1
S=A
s
o
d
o
t
Lio 7
1)
a)
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
s
o
d
A
A
A
A
a
D
D
v
1 1
1 1
r
B
B
e
1 1
1 1 1 1
s
D
D e
1 1
R
B 1 1
B
.
1 1
1 aD
D
d
aC
C
C
C
C
C
z
i
4 agrupamentos
de 2
or
t
au
o
d)
n A A
A
A
b)
Este exemplo aceita outro tipo de arranjo, mas no final sero

sempre 4 agrupamentos de 2.
c)
a
i
p
C
1
1
1
D
1 agrupamento de 2
B
C
1
C
2 agrupamentos de 4
130/155
Instituto Monitor
e)
B
A
1
1
B
g)
h)
A
B
1
C
a
i
p
C
k)
s
C
C
C
o
d
a
v
r
e j)
A A
A
A
s
e
B 1 1
1 D
R
B
.
B 1
a
D
d
a
1
1
2 agrupamentos
B
iz de 2
r
1 D
o
t
C
C
C
au
o
n A
A
2 agrupamentos de 2
i)
.
s
i
1
a
r
B
1 D o
t
C au
C
C
No possvel agrupar. Sos4 isolados.
to
i
e
A ir A
d
1
D
s
B o
1
s1
D
o
1
d
B
to
D
1 1
C
f)
D
1
1
C
1
1
l)
1 D
1
C
D
C
1 1
1
1
1 1
1 1
C
A
1 1
1
C
D
D
D
4 agrupamentos de 8
130/156
Instituto Monitor

2)
A
A
D
B
D
B
D
C
Lio 8
a) S = A . B . D + B . C . D + A . B . D + A . B . C
s
o
d
o
t
b) S = A + B . D
c) S = B
d) S = B . C + C . D
os
s
o
d
f) S = A . B . C . D + A . B . C . D + A . B . Cv. a
D + A.B.C.D
r
e
g) S = A . C + A . C
s
.B.C.D + A.B.C.D
h) S = A . B . C . D + A . B . C . D + A e
R
.
i) S = A + B
da
j) S = A . B . C . D + A . B . C .aD + A . B . C . D + A . B . C . D +
+ A . B . C . D + A . B . C i. zD
r
k) S = A + B + C + D to
au
o
n
a
i
p
s
o
it
e
r
di
s.
i
a
r
to
u
a
e) S = C + A . B
A.B.C.D + A.B.C.D +
130/157
Instituto Monitor
Cpia
Lio
1)
a)
+ 5V
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S
1
1
1
1
0
1
0
0
1
0
1
1
0
1
0
1
I0
I1
I2
I3
I4
I5
I6
I7
MUX
I8
I9
I10
I11
I12
I13
I s
o
dI
a
v
A
r
GND
e
+ 5V = Nvel Lgico 1
GND = Nvel lgico 0
es
R
.
a
d
+ 5V
a
iz
r
o
A uBt C D
I
0a 0 0 1
I
0 0 1 1
o
I
n 0 1 0 1
I
0 1 1 1
a
I
i
1 0 0 0
p
I
1 0 1 1
I
C
1 1 0 0
s
o
d
o
t
os
s
o
it
e
r
di
s.
i
a
r
to
u
a
14
15
b)
0
1
2
MUX
3
4
5
6
I7
+ 5V = Nvel Lgico 1
GND = Nvel lgico 0
Cpia no autorizada. Reservados

GND
130/158
Instituto Monitor
2)
+ 5V
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
a
i
p
C
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S
0
1
1
1
0
1
0
1
0
1
1
1
0
1
0
1
I0
I1
I2
I3
I4
I5
I6
s
o
it
e
r
di
s.
i
a
r
to
u
a
I7
MUX
I8
s
o
Id
o
tI
I9
I10
os
11
r
e
es
R
.
a
d
za
i
or
t
au
s
o
d
a
v
12
I13
I14
I15
A
GND
130/159
Instituto Monitor
Cpia
Lio
Vcc
Vcc
7432
7404
GND
+ 5V
A
B
C
D
1
2
14
4
5
9
10
1
2
A
B
C
D
E
4
5
s
o
d
o
t
GND

DE 4 ENTRADAS
r
e
s
1
3
e
A
4
2
14 R 14
6
B
9
5
8.1
2
C
S
a
10
D
d
7
za7
i
r
o
t
GND
GND
u
a
o
CIRCUITOEMULA PORTA NOU (NOR)
n DE 4 ENTRADAS
a
i
p
C
+ 5V
+ 5V
os
s.
i
aGND
r
to
u
+ 5Va
s
o
it 14
6
e
r9 8 13
i
10
d
11
12
S
7
GND

s
DE 5 ENTRADAS
o
d
va
+ 5V + 5V
1
2
A
B
C
D
E
4
5
9
10
14
8
13
12
7
14
11 1
GND GND

DE 5 ENTRADAS
130/160
Instituto Monitor
Cpia
Lio
1)
A
5 ms
2)
45 ms
50 ms
10% de 50 ms 5 ms,
tempo em que o pulso fica em nvel lgico 1
s
o
d
o
t
os
s
o
it
e
r
di
3)
4)
A
B
5)
6)
7)
Para aproveitar a combinao ilgica do flip-flop RS em uma funo til.
8)
9)
s.
i
a
r
to
u
a
s
o
d
a
Lio 12
v
r
e
1)
s
S R
Q
Q
e
R
0 0
Qa
Qa
.
0 1 Apagado Aceso a
1 0
Aceso Apagadod
za
1 1
Aceso
Aceso
i
orem seu estado anterior, ou seja, no foi alterada ou
Obs.: Qa significa a sadatQ
PERMANECEU.
au
o
2) D
n
a
3) C
i
p
4) D
C
130/161
Instituto Monitor
Cpia
Lio
1)
+5V
s.
i
a
r
13
to
BORROW OUT
u
74LS193
a
s
to
C
D
UP
DOWN
LOAD
CLEAR i
re14
10
9
5
4
11
i
d
s
o
s
R
C
o
d
to
s
o
R
R
d
a
v
+5V
r
e
s
e
R
.
a
d
a
PULSOS DE
iz
r
CONTAGEM
o
t
au
3
Q0
12
CARRY OUT
B
15
Q1
Q2
16
Q3
+ Vcc
GND
Ao ligarmos a alimentao, o capacitor se comporta como um curto-circuito ligando o pino 11 ao GND e ativando o LOAD, que por sua vez transfere a combinao
entre A, B, C e D para as respectivas sadas Q0, Q1, Q2 e Q3. Com isso a contagem j
inicia com o nmero 5 em binrio na sada do contador.
a
i
Ap cada pulso a contagem aumenta, pois os pulsos entram no pino UP. Somente
C
quando todas as sadas Q0, Q1, Q2 e Q3 forem nvel lgico 1 que a sada da porta
NAND muda para nvel lgico 0, parando a contagem em 15 ou F em hexadecimal.
No precisamos dos inversores, neste exerccio.
2)
3)
130/162
Instituto Monitor
Cpia
Lio
1)
a
b
f
e
c
d
330
330
330
330
330
330
330
s
o
d
a
v
r
e
s
+5V
e
R
.
a
d
a
iz g
r
b
a
f
Vss
o
t
au
o
s
o
d
o
t
os
s
o
it
e
r
di
Vss
s.
i
a
r
to
u
a
4511
a
i
p
C
LE
BI
LT
130/163
Instituto Monitor
Cpia
Lio
1)
+5V
R
Q0
C
D PR Q
CL
Q1
D PR Q
CL
s
o
it
e
r
di
s.
i
a
r
to
Q2
u
a
D PR Q
s
o
d
o
t
os
CL
SADA
SERIAL
Q
s
o
d
a
v
r
e
s
e
R
.
2) A
a
d
3) C
a
iz Paralela e Entrada Paralela.
4) Entrada Serial com Sada
r
o
t
5) A
au
Lio 16
o
n
1) E
a
i
2) D
p
C
CLOCK PARA
TRANSFERNCIA
130/164
Bibliografia
s.
i
a
r
o
Eletrnica Digital
CAPUANO, Francisco G. / t
IDOETA,
Ivan
u
Malitron Ind. Com. Prod. Eletrnicos, 1981
G.
a
Elementos de Eletrnica Digital
s
FERREIRA, Aurlio Buarque de Holanda
So Paulo: rica, 1984
to
i
Novo Aurlio Sculo XXI CD-ROM
e
Rio de Janeiro: Nova Fronteira, 2001
LEACH, DonaldirP.
d no Laboratrio
Eletrnica Digital
s
National Instruments
So Paulo: Mc
Graw-Hill, 1993
o
Databooks CD-ROM
s A. P. / LEACH, Donald P.
Para aquisio, consultar:
MALVINO,
o
d
www.national.com/order/databooks.html
Eletrnica
Digital - Princpios e Aplicao
t
es
s
Texas Instruments
o So Paulo: Mc Graw-Hill, 1988
d
Databooks CD-ROM
a SZAJNBERG, Mordka
Para aquisio, consultar: www.ti.com
v
r
Eletrnica Digital
e
s
ZUIM, Edgar
Rio de Janeiro: LTC, 1980
e
Eletrnica Digital
R
.
Para ter acesso a este e outros arquivos,
TOCCI, Ronald J.
a
consultar: www.ezuim.com
Sistemas Digitais - Princpios e Aplicaes
d
a
Rio de Janeiro: LTC, 2000
z
i
Bibliografia Recomendada r
o
t
u
BIGNELL,James W. / DONOVAN,
Robert L.
a
Eletrnica Digital: Lgica e Seqencial
oBooks, 1995
So Paulo: Makron
n
ia
p

130/165
Pesquisa de Avaliao

130 - Eletrnica Digital
Caro Aluno:
.
s
i
Para que possamos aprimorar cada vez mais os nossos servios, oferecendo um
a
r
material didtico de qualidade e eficiente, muito importante a sua avaliao.
to
Sua identificao no obrigatria. Responda as perguntas a seguir assinalandou
a
a alternativa que melhor corresponda sua opinio (assinale apenas UMA
s
alternativa). Voc tambm pode fazer sugestes e comentrios por escrito
no
to
verso desta folha.
i
re
Na prxima correspondncia que enviar Escola, lembre-se deijuntar sua(s)
d
pesquisa(s) respondida(s).
s
o
O Instituto Monitor agradece a sua colaborao.
s
o
A Editora.
d
o
t
Nome (campo no obrigatrio): _______________________________________________________________
s
o
N de matrcula (campo no obrigatrio): _____________________
d
a
Curso Tcnico em:
v
r
Eletrnica
Secretariado
Gesto de Negcios
e
s
Transaes Imobilirias
Informtica
Telecomunicaes
e
Contabilidade
R
.
QUANTO AO CONTEDO
a
d
a
1) A linguagem dos textos :
iz muito a compreenso da matria estudada.
a) sempre clara e precisa, facilitando
r
o e precisa, ajudando na compreenso da matria estudada.
b) na maioria das vezes clara
t
c) um pouco difcil, dificultando
a compreenso da matria estudada.
au
d) muito difcil, dificultando muito a compreenso da matria estudada.
o
e) outros: ______________________________________________________
n
2) Os temas abordados nas lies so:
a
a) atuais eiimportantes para a formao do profissional.
b) atuais,
pmas sua importncia nem sempre fica clara para o profissional.
C mas sem importncia para o profissional.
c) atuais,
Queremos saber a sua opinio a respeito deste fascculo que voc acaba de estudar.
d) ultrapassados e sem nenhuma importncia para o profissional.

e) outros: ______________________________________________________
3) As lies so:
a) muito extensas, dificultando a compreenso do contedo.
b) bem divididas, permitindo que o contedo seja assimilado pouco a pouco.
c) a diviso das lies no influencia Na compreenso do contedo.
d) muito curtas e pouco aprofundadas.
e) outros: ______________________________________________________
QUANTO AOS EXERCCIOS PROPOSTOS
Cpia
no
autorizada.
4) Os exerccios
propostos
so:
a) muito simples, exigindo apenas que se decore o contedo.
b) bem elaborados, misturando assuntos simples e complexos.
c) um pouco difceis, mas abordando o que se viu na lio.
d) muito difceis, uma vez que no abordam o que foi visto na lio.
e) outros: ______________________________________________________
s.
i
a
r
to
u
a
5) A linguagem dos exerccios propostos :

a) bastante clara e precisa.
b) algumas vezes um pouco complexa, dificultando a resoluo do problema proposto.
c) difcil, tornando mais difcil compreender a pergunta do que respond-la.
d) muito complexa, nunca consigo resolver os exerccios.
e) outros: ______________________________________________________
s
o
it
e
6) O material :
r
a) bem cuidado, o texto e as imagens so de fcil leitura e visualizao, tornando
di o estudo bastante agradvel.
b) a letra muito pequena, dificultando a visualizao.
os
c) bem cuidado, mas a disposio das imagens e do texto dificulta a compreenso
do mesmo.
s
d) confuso e mal distribudo, as informaes no seguem uma seqncia lgica.
o
e) outros: ______________________________________________________
d
to
7) As ilustraes so:
s do texto.
a) bonitas e bem feitas, auxiliando na compreenso e fixao
o
b) bonitas, mas sem nenhuma utilidade para a compreenso
ad do texto.
c) malfeitas, mas necessrias para a compreenso v
e fixao do texto.
r
d) malfeitas e totalmente inteis.
e
e) outros: ______________________________________________________
es
R seus comentrios e sugestes, bem como apontar
Lembre-se: voc pode fazer
.
algum problema especfico
a encontrado no fascculo. Sinta-se vontade!
d
za
i
PAMD1
r
o
Sugestes e comentriosut
a
o
n
a
i
p
C
QUANTO APRESENTAO GRFICA

0.967652001330085126 130 Eletronica Digital

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

0.967652001330085126 130 Eletronica Digital

Hochgeladen von

Copyright:

Verfügbare Formate

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Lio 13 Ligaes do Flip-Flop JK

Lio 14 Codificadores e Decodificadores

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Lio 16 Operaes Aritmticas com Binrios

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

No comeo da eletrnica tudo era analde analgicos e n

Entendendo o Mundo Digital

estes termos agora andam juntos em nossa

A antena parablica comum recebe sinais

Pelo dicionrio Aurlio, Analgico : [Do

Cpia no autorizada. Reservados todos os direitos autorais.

que se transforma um sinal eltrico analgico em

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no autorizada. Reservados todos os direitos autorais.

expresses se referem a um conjunto de 8 dn

Cpia no autorizada. Reservados todos os direitos autorais.

pode ser igual a 11? So nmeros de bases

Para organizar esta situao, coloca-se

10112 = nmero binrio de base 2

1110 = nmero decimal de base 10

Agora sim, tudo fica mais claro: 1011 na

Isto nos lembra dois estados: aberto ou

Perceba que a unidade voltou a zero (0)

valores decimais que resultem no nmero decimal que voc deseja

Cpia no autorizada. Reservados todos os direitos autorais.

512 muito, no entra na soma, seno estoura! Portanto, 0 sob ele.

4 entra na soma, portanto, 1 sob ele. At agora temos: 8 + 4 = 12.

4 estoura, portanto, 0 sob ele.

Cpia no autorizada. Reservados todos os direitos autorais.

512 muito, no entra na soma, seno estoura! Portanto, 0 sob

Assim: 10101010 = 170

Utilizamos a mesma tabela e encaixamos o binrio a partir da

Cpia no autorizada. Reservados todos os direitos autorais.

Tem 1 sob o 64, portanto, entra na soma.

Tem 0 sob o 2, portanto, no entra na soma.

a Tem 0 sob o 8, portanto, no entra na soma.

Cpia no autorizada. Reservados todos os direitos autorais.

3. Bases Numricas Binrio, Decimal e Hexadecimal

bases o meio bvio de comunicao entre homem e mquina. No

Com 4 bits conseguimos os decimais de 0 a 15, totalizando 16

a Encaixamos o nmero binrio na tabela a partir da direita e a

Cpia no autorizada. Reservados todos os direitos autorais.

a Comeando pelo bloco da direita:

1111 = 8 + 4 + 2 + 1 = 15, mas 15 no existe em hexadecimal, o que

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no3 -autorizada.

Comeando pelo bloco da direita:

Cpia no autorizada. Reservados todos os direitos autorais.

Cpia no2 -autorizada.

Comeando a partir da direita:

n Lembrando a lio 1, um sinal analgico tem infinitos nveis de

Digitalizar um sinal eltrico analgico recort-lo em pea tenso.