Sie sind auf Seite 1von 4

Universidad de la Sabana. lvarez Jefferson, Bejarano Rodrigo, Rodrguez Felipe, Rodriguez Julin.

Sumador y
Restador Binario. 1

Sumador y Restador Binario


lvarez Jefferson, Bejarano Rodrigo, Rodrguez Felipe, Rodriguez Julin
Universidad de la Sabana

Resumen- Este documento


proporciona informacin e instrucciones
sobre la simulacin en Proteus necesaria
para sumar o restar dos nmeros binarios
de ocho bits en formato de complemento
a 2.
ndice de trminos- Sumador,
Complemento a dos, Magnitud.
I. INTRODUCCIN
En el siguiente documento se
presenta informacin sobre las
compuertas utilizadas para realizar una
suma o resta binaria en formato de
complemento a 2 de dos nmeros de ocho
bits de diferente magnitud o signo.
Adems de informacin general
pertinente al uso de estas tecnologas en
la vida cotidiana.

C. Experimento- El experimento
que se va a realizar consiste en hacer uso
de las compuertas 74HC386 Y 74283 para
poder permitir el ingreso de dos nmeros
de cualquier signo y magnitud de ocho
bits y convertirlos en formato de
complemento a dos para posteriormente
realizar la operacin suma y obtener el
resultado correspondiente incluyendo
tambin el bit de signo con el fin de
comprobar el correcto funcionamiento de
la lgica.

II. SUMADOR Y RESTADOR


BINARIO DE DOS NMEROS
A. Funcin- la funcin de un
sumador binario es realizar la operacin
suma de dos nmeros binarios y obtener
el resultado.
B. Instrumentos- Se necesitarn
los siguientes elementos para la
realizacin de la simulacin:
1. 2 Dip switch de 9 bits.
2. 1 Dip switch de 2 bits.
3. 19 Resistencias de 220
ohmios.
4. 10 Compuertas
74HC386.
5. 10 Leds.
6. 3 Compuertas 74283.

Ilustracin 1 Simulacin del alambrado en


Proteus.

Como se puede observar en la


simulacin del experimento (Ilustracin
1) se ubican y conectan los dip switch de
9 bits a los integrados 74HC386, este dip
simulara la entrada de los nmeros
deseados y posteriormente la compuerta
se encarga de convertirlo en su formato
de complemento a dos. Adicionalmente se
conecta el dip switch de 2 bits, el cual va
a servir para controlar si se sumarn o
restarn los nmeros ingresados. A parte
de esto es necesario conectar un led azul
para verificar el signo del resultado.

Universidad de la Sabana. lvarez Jefferson, Bejarano Rodrigo, Rodrguez Felipe, Rodriguez Julin. Sumador y
Restador Binario. 2

D. Procedimiento- Para el primer


experimento, se realizar una suma de dos
nmeros positivos, 37 y 111
respectivamente en decimal cuyo
resultado esperado es 148, lo cual en
binario
es 000100101+001101111=010010100.
Para el segundo experimento, se
realizar la suma de un numero positivo y
otro negativo con el fin de comprobar el
correcto funcionamiento de la simulacin.
Para esto se restar 37 menos 111 cuyo
resultado sera -74.

Ilustracin 2 Simulacin en Proteus de la


suma de los nmeros 37 y 111
respectivamente.

E. Demostracin- Como puede


observarse en la ilustracin 2, a cada dip
switch de 9 bits se le ha ingresado una
serie de datos 000100101 y 001101111
respectivamente, incluyendo el bit de
signo.
Una vez son introducidos todos
los datos en los dip switch de 9 bits, se
procede a dejar el dip de 2 bits en cero
para que se sumen los nmeros.
Posteriormente, se puede
comprobar gracias a los leds que el
resultado arrojado es el correcto es decir
010010100 lo cual equivale a 148 en
decimal.

Ilustracin 3 Simulacin en Proteus de la


resta de los nmeros 37 menos 111
respectivamente

Como puede observarse en la


ilustracin 3, se restan los mismos
nmeros (37-111=-74), como se puede
apreciar, se enciende el led azul (bit de
signo), indicando que el nmero es
negativo, aunque estamos ingresando los
nmeros de la misma forma en el
dip 000100101-001101111,
los nmeros se convirtieron a Ca2, es
decir que realmente est tomndolos
como 000100101+110010001=
110110110 tal como se puede ver en los
leds, resultado el cual convirtiendo a Ca2
de nuevo es equivalente a 001001010 que
es 74 en decimal.

III. CONCLUSIONES
Ambos experimentos fueron
validados realizando las operaciones de
forma terica con lo cual se le otorga
validez a la simulacin y los resultados
obtenidos.
Por otra parte, se puede concluir
que tanto para el caso de la operacin
suma como para la operacin resta de dos
nmeros de diferente signo es necesario
obtener su complemento a dos para poder
operar y posteriormente obtener un
resultado en este mismo formato.

Universidad de la Sabana. lvarez Jefferson, Bejarano Rodrigo, Rodrguez Felipe, Rodriguez Julin. Sumador y
Restador Binario. 3

Adicional a esto, es importante


concluir que para cualquier operacin que
se realice es necesario sacar el
complemento a dos del resultado con el
fin de conocer el resultado real,
dependiendo de los signos de los nmeros
que se operen. Por ejemplo, si se suman
dos nmeros positivos el resultado ya es
el esperado, mientras que si son dos
nmeros de diferente signo se debe
entonces sacar el complemento a dos del
resultado para obtener el esperado.
Adems, se puede ver reflejado
como estas tecnologas son usadas en la
vida diaria. Por ejemplo, uno de los usos
que se le da a los sumadores binarios es
en computacin la unidad aritmtica
lgica (ALU), la cual es in circuito digital
que calcula operaciones aritmticas.
Finalmente, una ALU se
encuentra presente en dentro de muchos
tipos de circuitos electrnicos. Por
ejemplo, el circuito dentro de un reloj
digital tendr una ALU minscula que se
mantiene sumando 1 al tiempo actual, y
se mantiene comprobando si debe activar
el sonido de la alarma, etc.

V. BIBLIOGRAFA
[1 W. D. Moscoso Barrera, Notas de Clase
] Logica Digital, Bogot, 2016.
[2 W. D. Moscoso Barrera, Presentacin
] Registros de Desplazamiento, Bogot,
2016.
[3 Tamini Electronics, [En lnea].
] Available: http://www.tamimielec.com/?
194,cd-74164. [ltimo acceso: 15 08
2016].
[4 Alessioviti, [En lnea]. Available:
] http://www.alessioviti.com/lcdprojects/dat
asheet/74165.gif. [ltimo acceso: 15 08
2016].