Sie sind auf Seite 1von 118

Coleccin de Ejercicios

Master IT Diseo de Circuitos Electronicos para


Comunicaciones

Curso 2014-15

Tenemos un circuito de muestreo y retencin (Sample&Hold) que muestrea una seal


senoidal de 2MHz y 3Vpico. Detrs de este muestreador colocamos un conversor A/D
de 10bits con un margen de entrada de -3V a +3V. Calcule cual es la incertidumbre de
apertura (aperture uncertainty) mxima permisible en el circuito de muestreo y
retencin para que el error introducido sea menor que 1LSB del conversor A/D. (1p)

Diga si siguientes frases son verdaderas o falsas (V/F) con respecto a un conversor D/A
basado en una red de resistencias de tipo R-2R (0.5p):
V/F
a) Es incondicionalmente monotonico
b) El numero de resistencias es proporcional al numero de bits
c) El numero de resistencias es proporcional al de niveles de cuantificacin
d) Las tolerancias de todas las resistencias influyen por igual en la DNL
mxima del conversor

Tenemos dos fuentes de tensin de ruido de origen trmico cuyos valores rms son
V1rms=10V y V2rms=5V respectivamente. Calcular el valor rms de la fuente de ruido
formada cuando se conectan ambas en serie. (1p)

-V
c
1+

+
V
c
2
-

Datos: C1=C2/2
El circuito de la figura representa un filtro de capacidades cuyos interruptores son
ideales. Le sugerimos que tome las polaridad de las tensiones en los condensadores que
se indica en la figura. Las seales 1 (Phi1) y 2 (Phi2) son las dos fases no solapadas
del reloj de muestreo. Para el periodo de muestreo n, considere que la muestra de
entrada Vi(n) es la tensin Vi al final de la fase 1 y que la muestra de salida Vo(n) es
la tensin Vo al final de la fase 2. Responda a las siguientes cuestiones:
a) Dibuje el circuito durante la fase de reloj 1 . Calcule la carga en los condensadores
C1 y C2 al final de la fase de reloj 1. (0.5p)

b) Dibuje el circuito durante la fase de reloj 2. Calcule la carga en los condensadores


C1 y C2 al final de la fase de reloj 2 (0.5p)
c) Explique brevemente cual es el cometido del amplificador operacional (0.5p)
d) Calcule la funcin de transferencia en el dominio de la transformada Z de este
circuito. (1p)
e) Si la tensin de entrada Vi es una tensin continua de +3V y el condensador C2 est
inicialmente descargado en el ciclo de reloj n=0, represente en una grfica como la
que se muestra, la tensin de salida desde el ciclo de reloj n=0 hasta n=2. (0.5p)

5 Se desea construir un conversor A/D de tipo "Flash" con 4 niveles de cuantificacin


(2bits) conectado tal y como se muestra en la figura

b0

A/D

b1
Vi ~
Vref=2V
a) Dibuje el esquema de bloques del conversor A/D para que la correspondencia entre
la salida del conversor y la tensin de entrada sea como en la Tabla I. (0.5p)
Entrada
Cdigo
b1
b2
0V<Vi<0.5V
0
0
0
0.5V<Vi<1V
1
0
1
1V<Vi<1.5V
2
1
0
1.5V<Vi<2V
3
1
1
Tabla I
b) Dimensione la cadena de resistencias del conversor para que al aplicarlas la tensin
de referencia Vref=2V, la corriente que las atraviesa sea de 1mA (0.5p)
c) Suponga que la primera resistencia que esta conectada a Vref tiene un error del
+10% frente al valor que ha calculado en el apartado anterior y que el resto son
ideales. (Si no lo ha calculado tome 500). Calcule la DNL mxima del conversor
expresada en fracciones de 1LSB. Le sugerimos que construya una tabla con los
valores ideales y reales de las tensiones que definen los puntos de transicin entre
cdigos de salida. (0.75p)
d) Se quiere modificar este conversor A/D para que su respuesta sea la de un
cuantificador logartmico en vez de uniforme. Calcule los nuevos valores de las
resistencias para que la corriente por ellas siga siendo de 1mA y para que los
escalones sean como en la tabla II. (0.75p)
Entrada
Cdigo
b1
b2
0V<Vi<0.25V
0
0
0
0.25V<Vi<0.5V
1
0
1
0.5V<Vi<1V
2
1
0
1V<Vi<2V
3
1
1
Tabla II
e) Calcule aproximadamente la relacin Seal a ruido (SNR) del conversor descrito en
la Tabla I. Podra calcular de la misma forma la SNR del conversor descrito por la
Tabla II?. Razone su respuesta. (0.5p)

Un conversor A/D construido con un modulador sigma-delta de 2 orden


muestrea a 800KHz una seal con un ancho de banda de 4KHz. El convertidor
contiene un filtro digital de diezmado que puede diezmar la seal muestreada
por un factor de 128 o por 256. Diga:
a) Cual seria la relacin de sobremuestreo en cada caso
b) Si existira aliasing en alguno de los dos casos y en cual.
c) Cual de los dos producir mejor relacin seal/ruido con una seal de
2KHz de ancho de banda y porqu

Tenemos una resistencia de 1Kohm en paralelo con un condensador de


160pF. Los conectamos a un analizador de espectro ideal para representar el
ruido trmico del circuito, que se encuentra a 273K. Dibuje el modelo
equivalente de ruido del circuito. Represente el diagrama de Bode aproximado
de la densidad espectral de tensin rms de ruido VoRMS(f) que mediramos
indicando las unidades en cada eje. Nota: K=1.38x10-23J/K

Relacione con una flecha cada seal con el conversor A/D mas adecuado:

Seal de vdeo de 7MHz


de ancho de banda
Seal vocal de 4KHz de
ancho de banda

Conversor de integracin
por doble rampa
Conversor tipo flash

Medida de tensin DC
de un polimetro

Conversor sigma-delta

9 Tenemos un circuito como el que se muestra en la figura. Esta compuesto de

un circuito de muestreo y retencin (sample&hold) conectado a un conversor


A/D (ideal) de 8 bits. La seal de muestreo es una onda cuadrada de 0 a +5V y
periodo T. El tiempo de conversin del convertidor D/A es menor que T/2. La
seal de entrada es siempre positiva y varia entre 0 y 4V. Responda a las
siguientes preguntas. Datos: CH=530pF, VT del transistor M1 = 1V

1) Suponga que el transistor MOS M1 se comporta como un circuito abierto


cuando esta cortado (S&H en modo retencin) y que su resistencia de canal
es de 300 cuando esta en zona hmica (S&H en modo muestreo). Al
circuito se le aplican la seales del cronograma. Copie y complete el
cronograma con las seales Vg, CLK y Vo usando T=500ns. Indique los
valores numricos de las tensiones.
2) Calcule cual es el periodo de muestreo T mnimo que podemos emplear de
forma que la constante de tiempo RC del circuito formado por el M1 y CH
produzca un error menor que un escaln de cuantificacion del convertidor
A/D en el caso del cronograma.
3) Dibuje el esquema de otro circuito de muestreo y retencin de los
estudiados en clase que mejore la velocidad a la que se carga el
condensador de retencin CH a base de emplear un amplificador
operacional ms. Explique brevemente su funcionamiento.
A
rra
n
q
u
e
c
o
n
v
e
rs
io
n
f
la
n
c
o
b
a
ja
d
a

V
c
lk
U
1
-

M
1

V
o

A
/D
8b
its

V
g

C
H
=
5
3
0
p
F
V
re
f
=
5
V

Vo
+4V
Vg
+5V
VCLK
T/2

3T/2

2T

10

Queremos analizar el comportamiento de un convertidor A/D basado en el


principio de aproximaciones sucesivas. Este convertidor A/D tiene a su vez un
convertidor D/A interno que consideraremos ideal y de tipo R-2R, con 3 bits.
La tensin de referencia es de -5V y la salida de dicho convertidor D/A interno
puede expresarse como:

bb

0
1 b
V

DA
ref
2 4 8

1) Dibuje el esquema de bloques del convertidor A/D. Puede omitir el


esquema interno del circuito digital del registro de aproximaciones
sucesivas (SAR). Incluya el esquema interno del convertidor D/A usando
un amplificador operacional como conversor corriente-tensin.
2) Diga cual ser el margen de tensiones de entrada al convertidor A/D y el
numero de ciclos de reloj que necesita para hacer una conversin.
3) Represente el grfico de la funcin de transferencia del convertidor
poniendo en abscisas la tensin de entrada y en ordenadas los cdigos
binarios de salida.
4) Aplicamos al convertidor una tensin continua de 3.13V. Represente en
una grfica los valores intermedios a la salida del convertidor D/A, VDA,
indicando sus valores numricos, y la salida digital (0 o 1) del comparador
Vc para todos los ciclos de reloj que dure una conversin.
5) En caso de que las resistencias del convertidor D/A no fueran ideales,
podramos estar seguros de que el convertidor A/D va a ser monotonico?

11

Tenemos el circuito de la figura. Calcule la expresin de la tensin V o(n) en


funcin de Vi(n) y Vo(n-1). Datos: C1=C , C2=9C, V(n)=V(nT)

C1

Vo
Vi

12

C2

Responda Verdadero o Falso


V/F
La INL de un conversor D/A mide el posicionamiento
absoluto de los niveles de cuantificacin
Si la DNL de un conversor A/D es mayor que 1 LSB el
convertidor no es monotnico
El error de offset de un conversor A/D contribuye a la
distorsin no lineal introducida por el convertidor
Si un conversor A/D no es monotnico se introduce
distorsin no lineal

13

Tenemos el circuito de la figura. Calcule la densidad espectral de ruido a la


salida del circuito suponiendo que el amplificador operacional es ideal y solo
hay ruido trmico.

100k
Vg

R
2

R
1

Vo

O
U
T

1k
+

15

Tenemos un convertidor cuya resolucin es de 18 bits, tiene un rango de


entrada de 1V a +1V y muestrea a 40Kmuestras/s. La entrada de este
convertidor se comporta como una capacidad de 10pF. Se quiere utilizar para
un sistema de grabacin digital de audio y esta conectado a una fuente de
seal con impedancia de 50Kohm y que tiene un ancho de banda de 20KHz,
segn se muestra en la figura 1.
4) Dibuje el esquema equivalente de ruido trmico que representa al circuito
de entrada del convertidor y calcule la tensin eficaz de ruido trmico que
aparece a la entrada del convertidor.
5) Calcule el ancho de banda equivalente del circuito RC formado por la
capacidad de entrada y la impedancia de la fuente. Nota ancho de banda
equiv. de ruido de un circuito RC: BW(Hz)=1/(4RC)
6) Suponiendo que la seal de entrada Vg es senoidal y de 1V de pico, calcule
la relacin S/N aproximada en dB que es capaz de producir el convertidor
en ausencia de ruido trmico.
7) Calcule ahora cual seria la relacin S/N en dB de la seal que aparece a la
entrada del convertidor considerado solo el efecto del ruido trmico.
8) Atendiendo al resultado del apartado anterior, que factor limita la SNR
que obtenemos, el ruido trmico o el ruido de cuantificacin?
9) Para mejorar el circuito, conectamos un condensador de 100pF en paralelo
con la entrada del convertidor. Calcule la tensin eficaz de ruido trmico en
esta nueva situacin.
10) Suponga ahora que el convertidor es de tipo sigma-delta y sobremuestrea a
5.632Mmuestras/s, filtrando la seal con un filtro paso bajo digital y
diezmando despues por un factor de 128. Explique cualitativamente si en
este caso la relacion S/N del convertidor estaria limitada por el ruido
termico o no en el caso de tener una capacidad de 10pF.
Datos KT=4.14*10-21J

Vg

Ci=10pF

Rg

ADC
50k
Figura 1

Tenemos un convertidor A/D de tipo de integracin de doble rampa cuyo

16 esquema interno se muestra en la figura 2. Durante la fase de carga del

condensador de integracin, el interruptor S1 esta en la posicin I durante


100ms. El amplificador operacional esta alimentado entre +5V y 5V y la
tensin de referencia del conversor es de 5V
1) Calcular el valor de C para que la tensin a la salida del operacional al
final de esta fase sea igual y de signo opuesto a la tensin de entrada
Vi.
2) Suponiendo que Vi=3V calcule cuanto tiempo tarda la salida del
operacional en alcanzar 0V al cambiar el interruptor de la posicin I a
la posicin II y dibuje la tensin en la salida del operacional durante un
ciclo de conversin completo. Use el valor de C calculado en 1).
3) Suponga ahora que C=0.5F y que R=100K Que pasara si aplicamos
a la entrada Vi=3? Dibuje cual seria la tensin a la salida del
operacional en las condiciones del apartado 3)
4) El conversor A/D esta construido con un contador que cuenta desde
0000 hasta 4999. Cual seria el numero generado por el convertidor en
las condiciones del apartado 2) y del apartado 3)?
5)

Que tensin correspondera a un VLSB en este conversor?

C
1
I S

+
5
V
R
2

V
i
II

V
-

1
0
0
K

V
o
O
U
T

-5
V
V
re
f

-5
V

V
+

Figura 2
18

Responda Verdadero o Falso


V/F
Un conversor A/D flash es el mas adecuado para una seal
de video
Existen conversores D/A que funcionan con circuitos
capacidades conmutadas
Un conversor A/D de aproximaciones sucesivas puede ser
ms rpido que uno de doble rampa
Un conversor D/A de tipo sigma delta de 1 bit no necesita
referencia de tensin

19

Tenemos el circuito de la figura. Calcule la densidad espectral de ruido a la


salida del circuito suponiendo que el amplificador operacional es ideal y solo
hay ruido trmico. KT=4.14*10-21J

100k

R
2

R
1

Vo

O
U
T

1k
+

Vg

20

Tenemos un circuito de capacidades conmutadas como el que se muestra en


la figura.
1) Dibuje el esquema equivalente del circuito durante la fase 2.
2) Calcule la carga que tiene los condensadores al final de la fase 2
suponiendo que en el instante t=nT el condensador C2 esta cargado a VC2(n-1)
y que la tensin de entrada Vi(n) es la tensin en Vi al final de la fase 2.
3)Dibuje el esquema equivalente del circuito durante la fase 1.
4)Calcule la carga que tienen los condensadores al final de la fase 1.
5)Si consideramos que Vo(n) es la tensin de salida del operacional Vo al final
de la fase 1, calcular la funcin de transferencia en el dominio de la
transformada Z de realiza este circuito.
6)Diga de que tipo de circuito se trata.
7)Si la entrada Vi es una batera de 1V y C1=C2 dibuje aproximadamente la
tensin Vo durante los 3 primeros ciclos de reloj si los condensadores estn
inicialmente descargados.

C1

Vi

C2

Vo

n+1

21

Tenemos un conversor D/A con el esquema de la figura. La resistencia R4


es de 500y la tensin de referencia Vr es de -1V
1) . Calcular los valores de las resistencias de forma que la
correspondencia entre las tensiones de salida y los cdigos binarios sea
la siguientes:
S3 S 2 S1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Vo
0V
0.125V
0.25V
0.375V
0.5V
0.625V
0.75V
0.875V

Suponga ahora que los interruptores no son ideales y tienen las siguentes
resistencias cuando estn cerrados:
S1=100 S2=100 S3=400
2) Recalcule los valores de la tabla anterior en esta nueva situacin.
2) El conversor D/A con los interruptores no ideales, es monotnico?
Explique su respuesta.
3) Si el amplificador operacional es ideal diga cual seria el error de offset
con los interruptores no ideales.

S1

S2

S3
500

Vr=-1V

Dado un filtro de variables de estado:

22 a) Dibuje su diagrama de bloques y el tipo de filtro que se implementa a la


salida de cada bloque.
b) Diga cules de esos bloques determinan el valor de 0 y de Q.
c) Seale la principal ventaja de este filtro frente a los filtros activos con un
solo amplificador.

Dado un convertidor A/D por integracin,

23 (a) Diga sus caractersticas ms relevantes y aplicaciones tpicas.

(b) Describa cmo funciona un A/D integrador de doble pendiente (doble


rampa).

24 En los circuitos de muestreo y retencin (S&H) se utilizan habitualmente


transistores MOS para implementar los interruptores (switches) necesarios en
dichos circuitos.
(a) Indique en qu regiones de funcionamiento tiene que trabajar dicho
transistor para un correcto funcionamiento.
(b) Dnde se debe conectar el sustrato B del MOS y cual es la condicin que
debe verificar en el circuito anterior para que se produzca el muestreo?
Nota: el TRT MOS est caracterizado por los parmetros VT (V) y K (mA/V2)

Vclk

Vin

25

Vout

Dado un convertidor D/A de 2 bits, en el cual Vref = 2 V, se miden los


siguientes valores a su salida:
0,013: 0,509: 1,004: 1,502
Se pide calcular los siguientes parmetros:
(a) errores de ganancia y offset en LSBs
(b) INL del punto final y DNL en LSBs

26 El circuito de la figura representa un conversor D/A de capacidades

conmutadas, en donde b1 y b2 son los dos bits del cdigo binario de control.
a) Qu relacin deberan tener C1 y C2 y C3 para que el valor de fondo de
escala fuese de Vref?
b) Dibuje la tensin Vo durante un ciclo completo de operacin del circuito
si b1=1 y b2=0.

n
C
2

-V
re
f

1
*b
2

C
1

2
C
3

1
*b
1
+

27

La figura (a) muestra un filtro de segundo orden implementado con


componentes pasivos:
Ca=10nF

Vi

+
Vo
-

Figura a

1) Calcule en el dominio de Lapalce la funcin Vo(s)/Vi(s)


2) Diga de que tipo de filtro se trata (paso bajo, alto, banda...)
3) Dibuje el esquema de un circuito cuya funcin de transferencia sea la
misma del de la figura (a) empleando condensadores, resistencias y el
circuito de la figura (b).
4) Calcule los valores de los componentes del circuito que ha dibujado en
el apartado anterior para que la frecuencia de corte del filtro sea 10KHz
y el factor Q sea 2. Observe que los condensadores ya estan fijados.
5) Si quisiera utilizar dos filtros como los del apartado 3 para realizar un
filtro de 4 orden, como conectara ambos circuitos?. Dibuje un
esquema de bloques con los elementos adicionales que estime
convenientes.

2
Z
(s
)=
s
C
R
b

- +
R

F
ig
u
r
a(b
)

C
b
=
2
5
.3
n
F
+ -

n+1

28

Tenemos un conversor A/D precedido de un circuito de muestreo y retencin,


segn se muestra en la figura. El conversor A/D puede considerarse ideal con una
tensin de referencia de 4V, tiene 3 bits de resolucin y genera a su salida un cdigo
binario bipolar en complemento a 2. El conjunto del conversor y el muestreador
muestrean una seal senoidal a una velocidad de 300 Millones de muestras por
segundo.
1) Construya una tabla indicando los valores numricos de las tensiones a las que se
producen las transiciones entre los cdigos de salida del A/D y los valores decimales y
binarios de dichos cdigos.
2) Dibuje la curva de transferencia del conversor A/D basndose en la tabla anterior.
3) Calcule el valor de pico mximo de la seal de entrada para que el error de
cuantificacin nunca sea mayor que 1/2VLSB en valor absoluto. En que rgimen se dice
que esta el convertidor si se aplica una seal de mayor amplitud?
4) Calcule el error de apertura mximo del circuito de muestreo y retencin para que el
error del sistema sea siempre menor que 1 LSB.
5) Que tipo de conversor A/D de los estudiados en la asignatura seria el mas adecuado
para implementar este sistema?

CLK 300MHz

Vp

b3
b2
b1

A/D

Vr=4V
Explique las diferencias entre los filtros de capacidades conmutadas y los

29 filtros activos en tiempo continuo respecto a:


Facilidad de integracin en un chip:

Precisin en la funcin de transferencia:

Requisitos de distorsin en los amplificadores operacionales:

30

31

Comente que tipo errores estticos puede ser corregidos mediante calibracin
en un conversor D/A y cuales no pueden ser corregidos. Explique cual es el
efecto de ambos tipos de errores en las seales reproducidas por el conversor
D/A.

Tenemos un circuito de muestreo y retencin que tiene un error de apertura mximo de


100ps y esta seguido por un conversor A/D cuyo VLSB=0.83mV. Aplicamos una
seal de video que flucta entre 0 y 1.7V y tiene 7MHz de ancho de banda.
a) Calcule si perderamos resolucin por el error de apertura.
b) Calcule la resolucin del convertidor en bits si con la seal descrita esta a
plena carga y su cdigo de salida es unipolar.

32

Tenemos un circuito integrado que contiene un convertidor A/D y un


circuito de muestreo y retencin como el de la figura. Queremos
emplearlo para digitalizar la seal del micrfono de un telfono mvil. El
micrfono entrega una seal de 250mV de pico y tiene 400KOhm de
impedancia interna. La capacidad de entrada del A/D cuando muestrea
la seal es de 40pF y el interruptor es ideal. El convertidor toma 10000
muestras por segundo.
a) Conectamos el micrfono directamente al conversor. Calcule,
considerando la impedancia del micrfono y la capacidad del
muestreador, si el conversor seria capaz de digitalizar correctamente la
seal siendo su referencia de 2.5V y su cdigo de salida de 14 bits en
complemento a dos. Justifique la respuesta con los clculos necesarios.

micrfono

400K

40pF

14bits

fs=10KHz

b) Se Inserta un preamplificador como el de la figura delante del


conversor para mejorar la situacin anterior. Calcule los siguientes
valores:
b.1) Valor de R2 para que el conversor este a plena carga con la
referencia de 2.5V.
b.2) Diga cual es el numero en decimal y su equivalente en binario de
los cdigos mas positivo y ms negativo de salida del conversor.

R
11
0
K

+
5
V

R
2
M
IC
R
O
F
O
N
O

V
2

A
/D

33

Tenemos el circuito de capacidades conmutadas de la figura, que cuenta con dos entradas
V1 y V2, y una salida Vo.
C
F

C
1

2
-

Vo

V1
+

V2

C
2

n+1

Figura 1
Se pide:
a) Calcule la carga y la tensin en los condensadores C1 y CF al final de la fase 1 y al
final de la fase 2 si V2=0 y V1 es distinto de 0.
b) Calcular en el dominio de la transformada Z la funcin H1(z) que relaciona la entrada
V1 con la salida Vo cuando V2=0.
Vo(z)=H1(z)*V1(z)
c) Calcular en el dominio de la transformada Z la funcin H2(z) que relaciona la entrada
V2 con la salida Vo cuando V1=0.

Vo(z)=H2(z)*V2(z)
d) Suponga ahora que se conecta el circuito de la figura 1 como se muestra en la
figura 2. Calcule la funcin de transferencia Vo(z)/V1(z) y los polos del sistema
discreto as formado si C1=CF y 2C2=CF. Funcionaria este segundo circuito si
los integradores no tuvieran retardo?
V1
Vo
V2

Figura 2

34

El filtro paso bajo de Sallen-Key tiene la siguiente funcin de transferencia:


H(s)=[AV]/[ R2C2s2+s RC (3-AV) +1] done AV es la ganancia del circuito en DC.
a) Establezca las relaciones de 0 y Q con los elementos del circuito. Defina asimismo
la condicin de estabilidad del sistema.
b) Dimensione el circuito amplificador (es decir, disee Rb y Ra) para que a la
frecuencia 0 la ganancia del filtro sea 1.
C

+
R

R
C

Rb

Ra

En un circuito de muestreo y retencin como el de la figura,


35

a) demuestre la condicin que debe cumplir la seal de reloj (Vclk) y la seal de


entrada (Vin) para que se produzca el muestreo
Nota: el transistor est caracterizado por K y VT.
b) Diga cual sera el efecto de tener una resistencia apreciable en el switch cuando
se est en modo muestreo y qu restriccin se debe cumplir para que se pueda
muestrear correctamente.
c) Diga como afectara cualitativamente el ruido generado por la Roff y Ron del
switch en las muestras tomadas. Diga si influye la frecuencia de muestreo en la
potencia de ruido de las muestras de salida.

36

Tenemos un conversor D/A de dos bits en cdigo unipolar con una referencia
de 4V. Su curva de transferencia se representa en la grfica adjunta. Calcule:
El valor de 1 VLSB
a)
b) El error de offset
Vo
b) Su INL y su DNL en fracciones de 1LSB
3.1V
1.9V
1.3V
0.1V
00

37

01

10

11

cdigos

Dado el siguiente circuito, se pide que:


C

R
2

R
1
-

A
/
D
V
1

Datos: R1= 1 k ; R2= 200 k ;


a) Establezca el modelo de ruido para el circuito de la figura sin tener en cuenta
inicialmente el condensador ni tampoco el convertidor (suponga que el AO es
ideal).
b) Calcule la densidad espectral de ruido a la salida del amplificador (V20n(f)).
c) A continuacin, se le aade una capacidad C al circuito anterior y adems se
conecta a un convertidor de 12 bits cuyo margen de tensiones de entrada es de
+1V a 1V. Disee la capacidad C para que la potencia de ruido trmico sea
inferior a la potencia de ruido de cuantificacin del convertidor.
Datos: KT = 4,14*10-21 J.
Ancho de banda equivalente de ruido de un sistema de primer orden con un polo en
fo Hz : fo/2.
Densidad espectral de tension de ruido de una resistencia
V2(f)=4KTR en V2/Hz

38

El circuito de la figura representa aun convertidor A/D de doble rampa


que utiliza un integrador de capacidades conmutadas en lugar de un
integrador en tiempo continuo. El circuito de control sita el interruptor
S1 en la posicin I durante la primera fase de la conversin (fase I)
durante 212 ciclos de reloj. Despus pone el interruptor en la posicin II
y cuenta el numero de ciclos que son necesarios para que la tensin Vo
llegue a 0V. El margen de tensin de entrada Vin ha de ser de 0 a +5V.
La tensin de referencia es de 1V.
Se pide:
1) Calcule la relacin entre C1 y C2 para que Vo valga -2V al final de
la fase I al aplicar 5V en Vin.
2) Calcule la relacin entre C1 y C3 para que una tensin de Vo=2V
al final de a fase I requiera 212 pulsos de reloj en llegar a cero en
la posicin II del interruptor.
3) Comente brevemente la influencia del ruido trmico de los
interruptores del integrador sobre el valor medido. (indicacin:
una medida acumula 212 muestras de ruido de los interruptores)
4) Suponga que la relacin entre C2 y C3 se altera con el
envejecimiento del circuito, temperatura etc. Cul seria
cualitativamente el efecto de esto sobre la precision del
convertidor? Qu habra que cambiar en el circuito para evitar
este efecto?
V
in

P
h
i1

C
2

P
h
i2

P
h
i2

P
h
i1

C
1

u
1
-

II
V
r
e
f=
1
V

P
h
i1

P
h
i2

C
3

P
h
i2

P
h
i1

S
1

V
o+

S
1
V
o

C
o
m
p
a
r
a
d
o
r

c
lk

c
to
c
o
n
tr
o
l

39

Comente brevemente las principales ventajas e inconvenientes entre las dos estructuras
de circuitos de muestreo y retencin que se proponen a continuacin.
clk
Circuito A
G=1

Vin

Vo

Circuito B

clk
+

Vin

40

G=1

Vo

a) En un convertidor D/A, defina qu es la resolucin, la linealidad y los errores de


offset y ganancia. Diga de qu factores dependen cada parmetro.
b) Proponga un mtodo para corregir los errores de offset y ganancia.
Responda verdadero o falso

41

V/F
El consumo de un filtro de condensadores conmutados es proporcional a su
frecuencia de reloj
Un filtro de capacidades conmutadas puede cambiar su frecuencia de corte
con la frecuencia de reloj
Un filtro de capacidades conmutadas puede cambiar su frecuencia de corte
cambiando las proporciones entre los condensadores
La precisin en la frecuencia de corte de un filtro activo RC es mayor en
general que la de un filtro de capacidades conmutadas
La linealidad de un filtro activo RC depende de sus amplificadores
operacionales

Cuestin 5. (1p)
Tenemos un conversor A/D de dos bits en cdigo unipolar con una tensin de
referencia de 4V. Su curva de transferencia se representa en la grfica
adjunta. Calcule:
El valor terico ideal de 1 VLSB
c)
d) El error de offset
cdigos
b) Su INL y su DNL en fracciones de 1LSB
11
10
01
Vi

00
0.3V

1.6V 2.3V

4V

42

El circuito de la Figura 1 se representa una estructura de Filtro de


Variables de Estado (FVE). Si cada integrador tiene una funcion de
transferencia H(s)=-0/s con 0=1/RC,

Figura 1
Se pide:
1) Calcule las funciones de transferencia de las salidas V1, V2 y V3
respecto de la entrada Vi y diga a qu tipo de filtro corresponden
cada una.
2) Se desea realizar un filtro basado en la configuracin FVE que
tiene el diagrama de polos-ceros de la Figura 2, el cual
corresponde a un filtro muesca (o cua, dependiendo de la
nomenclatura utilizada) y que sirve para eliminar selectivamente
una determinada frecuencia de una banda. Calcule para este
caso su funcin de transferencia asociada.
3) Queremos conectar las tres salidas del FVE, V1, V2 y V3 a un
circuito para que implemente el filtro en cua mencionado. Diga
cmo deben conectarse estas salidas y qu circuito se debe
colocar.
4) Proponga un esquema elctrico utilizando AO ideales para
implementar el bloque del apartado anterior.
j
X
0

X
0/2Q

Figura 2

El circuito de la Figura 1 representa a un convertidor A/D que utiliza


tecnologa de capacidades conmutadas y el principio de funcionamiento
de uno de los convertidores estudiados durante el curso. Tiene una
resolucin de 2 bits y emplea amplificadores operacionales que pueden
funcionar tambin como comparadores. Se pide:

43

a) Diga de que tipo de convertidor A/D se trata


b) Describa que sucede en el convertidor durante la fase 1. Cual
es la funcin de los amplificadores operacionales en esta fase?
c) Describa que sucede en el convertidor durante la fase 2. Cual
es la nueva funcin de los amplificadores operacionales en esta
fase?
d) Calcule el valor de las resistencias R2, R3 y R4 para que el
convertidor responda a la curva de la Figura 2. La resistencia R1
es de 500.
e) Cuantos ciclos de reloj tarda el convertidor en generar una
muestra a su salida?
f) Considerando solo el ruido trmico, Cual seria la relacin seal
a ruido mxima que se podra obtener para un tono de plena
carga de entrada si C=0.1pF? Suponga que al tono se le aade un
offset de 2V para que este centrado en la curva de la figura 2.
nota: KT=3.77*10-21 J/K

Vref
4V

Decodificador
Termomtrico

C
-

OUT

R4

T2

B1

C
-

OUT

R3

B0

11

Vi

Figura 2

cdigo
s

T1

10
C
-

01
OUT

R2

T0

Vi

00

n
R1

Figura 1

n+1

0.5V 1.5V

2.5V 3.5V 4V

Disponemos Convertidor A/D de Aproximaciones Sucesivas de tres bits (B1,B2,B3), siendo B1 el ms


significativo. La tensin de Referencia es de Vref=-8V
u3

44

U1
Vin

B1

B1
OUT

inp

Vin (V)

B2

B2

B3

B3

SAR_LOGIC

SW1
2R
R

SW2

U2

B1
0
0
0
0
1
1
1
1

B2
0
0
1
1
0
0
1
1

B3
0
1
0
1
0
1
0
1

4R
1

Vref

OUT
+

SW3
8R
1

0
16R

a)

Calcule los valores de transicin de la entrada (Vin) para cada uno de los distintos cdigos
digitales de salida y escrbalos en la tabla.
b) Suponiendo que el comparador U1 tiene un valor de Offset a la entrada de 50mV, entre las
entradas positiva y negativa ([V+,V-]=50mV), Cul es el Error de Offset del convertidor? Cul
es el Error de Ganancia? (El resto de los componentes son ideales)

c)

Diga cual es la misin de la resistencia de valor 16R que esta permanentemente conectada a la
entrada del operacional.

d)

En cul de los dos componentes U1 o U2 es ms crtico tener Offset de entrada? Por qu?

Un circuito de muestreo y retencin tiene el siguiente circuito, en donde la seal Vclk es una onda
cuadrada como se muestra en la figura:

45

Vclk
Vin

Vo

Vclk

VH

Datos del transistor MOS : VT=1.5V , COX=5fF/ , W=3L=1


a) Calcule el valor mnimo de VH que hace que el circuito funcione si la seal Vin varia entre 0 y 3
voltios. Razone su respuesta.

b) En V0 hay conectado un conversor A/D que tiene 12 bits y su rango de entrada coincide con el
de la seal Vin. Cual es el valor de 1VLSB?

c)

Calcule el tamao mnimo del condensador C para que el efecto de inyeccin de carga produzca
un error de menos de 1 VLSB en el conversor. Utilice un valor de VH=5V y el caso peor para Vin.

Responda verdadero o falso:


46

V/F
Un conversor A/D adecuado para instrumentacin es el de doble rampa
Con capacidades conmutadas se puede construir un conversor D/A
En un circuito de S&H tpico, si se desea obtener una potencia de ruido
trmico a la salida baja se debe disminuir la Ron de switch (TRT)
En un circuito de S&H tpico, si se desea obtener una potencia de ruido
trmico a la salida baja se debe aumentar la capacidad C del condensador de
salida.
El ancho de banda equivalente de ruido (BWnoise)de un filtro paso bajo de
primer orden est relacionado inversamente con su frecuencia de corte (f 0)
El valor hmico de una resistencia no influye en su densidad espectral de
ruido ya que sta solo depende de su temperatura (T).

47

Se necesita disear un filtro Anti-Alias paso-bajo para un sistema de adquisicin de datos. La


frecuencia de corte de dicho filtro ha de ser fc=6.25 kHz y se quiere implementar como un filtro de
Bessel de 4 orden. La funcin de transferencia de dicho filtro es:
1
Q1

Q2

2
2
V
w
w
0
1
2

w 2 2 w
V
2
2
i
s

s1
w

s2
w
1s
2
Q
Q
1
2

41580 rad/s
0.8055
37088 rad/s
0.5219

1) Se busca implementar dicho filtro usando etapas Sallen-Key paso-bajo como las de la figura a).
Se conectan dos etapas en cascada. Que diferencia tendra la funcin de transferencia de este
circuito con la funcion de transferencia V0/Vi propuesta?
2) Calcule los valores de los componentes del circuito necesarios para obtener las frecuencias w y
los factores Q de la tabla. En todas las etapas se supondr R2=R=10K.
3) Calcule la ganancia del circuito en continua. Proponga una modificacion del circuito para que la
funcin de transferencia tenga ganancia unidad en continua, como en la expresin de arriba.
4) El circuito de la figura b) tambin implementa un filtro de segundo orden. Recalcule los valores
de los componentes para esta ltima etapa, suponiendo R1=10K y R3=R4 y de forma que la
ganacia en continua sea la unidad.
C

10k

10k

U1
+

R
1

1
1
RC
2
2
R

R1

a)

V
0

1 R
1
i
s2s
2 1

RC
2
RC
2
R

R2
10k

5)
R4
C5
R1

R3
-

10k

OUT
C2

+
U2

b)
0

R 1
4
V
R
R
C
C
0
1R
3
4
2
5

11 1 1
1
i
2
s

C
R
R
C
C
2
1 R
3 R
4
3
4
2
5

El circuito de la figura a) representa a un filtro de capacidades conmutadas.


1

C2

a)

48

C
2
2

Vi

Cx

C1
7C

Vo

Cx

nT

(n+1)T

b)

Cx1

b1

Cx2

b2

Cx3

b3

1) Dibuje el circuito durante la fase de reloj 1 y calcule la carga en los condensadores C1, C2 y
Cx al final de dicha fase de reloj, en el instante t=nT
2) Dibuje el circuito durante la fase de reloj 2 y calcule la carga en los condensadores C1, C2 y
Cx al final de dicha fase de reloj, en el instante t=nT+T/2
3) Calcule la funcin de transferencia en el dominio de la transformada Z para este circuito en
funcin de C1, C2 y Cx. Represente los polos y ceros del filtro y diga que tipo de filtro es.
4) Ahora se sustituye Cx por el conjunto de condensadores mostrado en la figura b). Las seales b1,
b2 y b3 que controlan a los interruptores, son los 3 bits de una palabra binaria. Diga cual es la
nueva funcin de transferencia del circuito, incluyendo el efecto de b1, b2 y b3.
5) De valores a Cx1, Cx2 y Cx3 para que la ganancia del filtro sea programable entre 0 y 7 segn la
palabra binaria formada por b1, b2 y b3. (b1=MSB)

6) Usando los valores que ha calculado en 5), diga que posicin de los interruptores b1, b2 y b3
ser la que produce peor relacin seal a ruido a la salida del circuito, considerando el ruido
trmico. Razone su respuesta.

Tenemos un convertidor A/D de tipo flash como el de la figura. Si la resistencia R1


tiene un error del +10% de su valor nominal, se pide:
a) Cual es el valor ideal de 1Vlsb en este convertidor

49

b) Ser monotnico el convertidor real (monotnico: pendiente siempre del


mismo signo)?
c) Rellene la tabla siguiente con las tensiones de entrada a las cuales se reducen
las transiciones entre cdigos, si Vr=4V:

Cdigo
00
01
10
11

V ideal

V real

d) Calcule el error de offset utilizando la tabla anterior.

e3

V-

OUT
2

u1

V+

R/2

R4
Vg

0
4

R3

R
3

e2

V-

OUT
2

D1

V+

Vr

0
4

R2

D0

V+

e1

V-

OUT
2
R1

<Value>

R/2

Demostrar que el ancho de banda de ruido de un filtro paso-bajo (BWnoise) de segundo

50

orden cuya funcin de transferencia es la siguiente


A(jw)= A0/[1+jf/(f0)]2
Viene dado por BWnoise =(/4) f0.
2

Nota: Haga uso de la relacin

22
w

w
A
w 1 2
0

dw
0
w
A
arctg
0
0
2
2

, w=2f
w
2
2
w
w

0
0

jw

0
w

A
0

Responda verdadero o falso:


51

V/F

Cuestin a contestar
Los filtros activos con un amplificador operacional permiten un ajuste ms
fino de la frecuencia 0 y del Q que los filtros con estructura de variables de
estado.
Los convertidores A/D de doble rampa con N bits de resolucin necesitan
menos ciclos de reloj que los de aproximaciones sucesivas con idntico
nmero de bits de resolucin.
Los errores de offset y de ganancia de los convertidores D/A no pueden ser
fcilmente compensados ya que se originan por efectos no lineales de los
componentes que integran a los citados convertidores.
Para que un convertidor D/A deje de ser monotnico es necesario que tenga
algn error de no linealidad (integral/diferencial).
Un filtro pasivo RC paso-bajo de primer orden puede proporcionar una
pendiente en la magnitud de la funcin de transferencia de 20dB/dcada.
El valor del voltaje eficaz de ruido (Vno(rms))a travs de un condensador
aumenta de forma inversamente proporcional a su capacidad.

52

Tenemos el circuito de capacidades conmutadas de la figura. Se pide:


a) Calcule la carga existente en cada condensador al final de la fase de reloj 1 del instante de
muestreo n. (0.5p)
b) Calcule la carga existente en cada condensador al final de la fase de reloj 2 del instante de
muestreo n. (0.5p)
c)

Calcule la ecuacin en diferencias en que rige el comportamiento del circuito y su funcin de


transferencia en el dominio de la transformada z. (1p)

d) Que tipo de funcin realiza el circuito? (0.5p)


e)

Modifique este circuito para que se convierta en un integrador ideal, represente el esquema
modificado y escriba cual seria la nueva funcin de transferencia que tendra. (0.5p)
C1

1
C2

4C
0

Ve

OUT

Vo

nT

(n+1)T

53

Dado el diagrama de polo-cero de la figura siguiente que corresponde a un filtro activo de segundo
orden

j
X
0

0/2Q
X
a)

Calcule la funcin de transferencia asociada a dicho diagrama. (0,5p)

b) Dibuje aproximadamente el mdulo y fase de dicha funcin de transferencia. Diga alguna


aplicacin prctica donde podra ser usado dicho filtro. (0,5p)

c)

Se desea implementar fsicamente dicho filtro a partir de una estructura de filtro de variables de
estado (FVE) como el representado en el siguiente esquema de bloques. Describa el nombre de
cada uno de los bloques integrantes (?) y la funcin de transferencia que corresponde a las
salidas V0, V1 y V2 respecto de la entrada Vi, as como el tipo de filtro que realizan. (1p)

G1=

G2=
Vi

?
V0

V1

V2

d) Describa a nivel de esquema de bloques funcional cual sera la implementacin del filtro del
apartado a) combinando adecuadamente las tres salidas del FVE y utilizando adems un bloque
adicional basado en AO ideales que no tenga propiedades de filtrado de la seal de entrada. (1p)

54

Tenemos un conversor A/D que funciona con el principio de aproximaciones


sucesivas, tiene 3 bits de resolucin, una tensin de referencia de 5V y
contiene un conversor D/A interno que podemos considerar ideal. Se pide:
a) Escriba la ecuacin de la tensin de salida del conversor D/A interno V DA en
funcin del cdigo de 3 bits aplicado.
b) Si al conversor se le aplica una tensin de 3,23V, escriba en la tabla la
secuencia de tensiones VDA durante la conversin y dibuje como seria en la
grafica correspondiente. Diga cual seria el cdigo binario producido.

VDA

Ciclo
VDA

c) Cual seria la frecuencia mnima del reloj del conversor que seria necesaria para
convertir una seal que esta muestreada a 300K muestras/seg.

El circuito de la figura 1 representa un convertidor D/A de 2 bits.

55

Figura 1
a) Identificar el tipo de convertidor y demostrar que la salida es proporcional a la palabra digital de
entrada D (D = b1/21 + b2/22).
b) Cul es la impedancia que se ve desde Vref?
c)

Si Vref = -4 V y R=Rf=10k, represente la curva de transferencia para todos los cdigos


digitales de la entrada. Calcule el valor de 1 VLSB.

d) Si ahora suponemos que el valor del parmetro R aumenta un 5% en todas las resistencias, qu
influencia tiene esto en la curva de salida?

Responda verdadero o falso

56

V/F

Cuestin
Un filtro con estructura de variables de estado puede producir salidas
independientes que implementan filtros LP, BP y HP con 0 diferentes.
La repuesta en frecuencia de los filtros de capacidades conmutadas puede ser
muy exacta por qu no dependen de los valores absolutos de las capacidades.
Se puede reducir el error producido por inyeccin de carga en un circuito S&H
reduciendo el tamao del transistor que actua de interruptor.
Un filtro anti-aliasing debe ser siempre en tiempo continuo.
El ancho de banda equivalente de ruido (BW(noise)) de un filtro RC es
independiente del valor de la resistencia.

57

Tenemos un conversor A/D de 16 bits de resolucion que genera codigos en


complemento a dos y con 1.5V de tension de referencia. El conversor esta
precedido por un circuito de muestreo y retencion y un preamplificador como se
muestra en la figura. El preamplificador tiene conectado un microfono que
produce una seal de 100mV de pico.
a) Calcule la ganancia del preamplificador para que el conversor este a plena
carga. De valores a la reistencia R2 de acuerdo con esta ganancia.
b) Si el amplificador operacional es ideal y solo tenemos el ruido de las
resistencias, calcule la densidad espectral de ruido a la entrada del circuito de
muestreo y retencion (punto A).
c) Si la VT del transistor MOS usado como interruptor es de 0.7V, diga cuales
seran los niveles de tension minima y maxima de la seal de reloj de muestreo
(punto B) para que el transistor MOS se comporte como un interruptor y el circuito
funcione correctamente.
d) El transistor MOS tiene una resistencia de canal de 600 cuando se comporta
como un interruptor cerrado. Calcule la potencia de ruido termico observada por el
conversor A/D en su entrada (punto C) en funcion de la capacidad C H . Tenga en
cuenta el ruido que produce el preamplificador, el ruido que produce la resistencia
del canal del MOS y la limitacion en ancho de banda impuesta por el circuito RC
del muestreador.
e) Con el valor calculado en el apartado d), calcule el valor minimo del
condensador CH para que el ruido termico este 3dB por debajo del ruido de
cuantificacion.
Nota 1: Densidad espectral de tensin de ruido de una resistencia V 2(f)=4KTR en
V2/Hz
Nota 2: Ancho de banda equivalente de ruido de un circuito de 1er orden
B=/(4RC) (Hz)
Nota 3: KT=4.2x10-21J
R
2
B
V
C
L
K

1
=
4
K
V
m
ic
r
o
fo
n
o R
-

C
A

C
H

A
/
D

El circuito de la figura 1 representa a un filtro de capacidades conmutadas.

rst

58
Figura 1
1

Vr

Vo
2

nT

a
Ca
b
Cb
c
Cc
Figura 2

1) Dibuje el circuito durante la fase de reloj 2 y calcule la carga en los condensadores C1 y C2 al


final de dicha fase de reloj, en el instante t=nT - T/2. Suponga que el interruptor rst est abierto
siempre.
2) Dibuje el circuito durante la fase de reloj 1 y calcule la carga en los condensadores C1 y C2 al
final de dicha fase de reloj, en el instante t=nT (rst abierto).
3) Calcule la funcin de transferencia en el dominio de la transformada Z para este circuito en
funcin de C1 y C2. Diga que tipo de filtro es.
4) Ahora se sustituye C1 por el conjunto de condensadores mostrado en la figura 2. Las seales a, b
y c controlan a los interruptores. Diga cual es la nueva funcin de transferencia del circuito,
incluyendo el efecto de a, b y c.
5) Describa como se puede utilizar este circuito como un convertidor D/A. Cual es la relacin de
Ca, Cb y Cc con C2 y cmo se asociaran las seales a, b, c con el cdigo binario para convertir?
Qu valor tendr VLSB?
6)

Qu posicin de los interruptores a,b,c produce el mximo valor de ruido RMS ruido en la
salida? por qu?

(n+1)T

59

El circuito girador de la figura 1 realiza una bobina a partir de elementos RC y


2 A.O.s ideales. La impedancia vista desde la entrada es Z in= sC4R1R3R5/R2.

Figura 1
Se desea realizar un filtro paso bajo a partir de una configuracin de circuito
resonador como el de la figura 2, pero sustituyendo la bobina por el circuito girador.

Figura 2
a) Calcule la funcin de transferencia del filtro paso bajo resultante en funcion de
los valores de los elementos del circuito girador y de la figura 2.
b) Determine el valor de Q y 0 en funcion de los mismos parametros.
c) Disee los valores del circuito completo del filtro para obtener una 0 =
2rad/s, un Q=3.
Nota: haga las simplificaciones que considere razonables.

60

Tenemos un conversor A/D que funciona con el principio de aproximaciones


sucesivas, tiene 4 bits de resolucin, una tensin de referencia de 4V y contiene un
conversor D/A interno que podemos considerar ideal. Se pide:
d) Escriba la ecuacin de la tensin de salida del conversor D/A interno V DA en
funcin del cdigo de 4 bits aplicado.
e) Dibuje el diagrama de bloques del conversor, incluyendo un comparador, un
conversor D/A y un registro de desplazamiento de aproximaciones sucesivas
(SAR).
f)

Si al conversor se le aplica una tensin de 3,23V, escriba en la tabla la


secuencia de palabras binarias a la salida del SAR despus de cada ciclo y
dibuje como seria en la grafica correspondiente a las tensiones en el
convertidor D/A. Diga cual seria el cdigo binario producido finalmente.

VDA

Ciclo
VDA

Dado el siguiente circuito de muestreo y retencin,

61

Se pide elegir la respuesta correcta en cada una de las siguientes cuestiones:


Cul es la funcin del amplificador AO1?
Acta de buffer en el bucle de realimentacin mejorando las
prestaciones globales del circuito (efecto de carga, tensin de
mantenimiento, etc.)
Impide la descarga del condensador en la fase de retencin debido a
su elevada impedancia de entrada
No hace nada y se podra prescindir de l
b)
Cul es la funcin del amplificador AO2?
Hace que el condensador de retencin se cargue mas rpido debido al
bucle de realimentacin.
Ofrece un camino de alta resistencia impidiendo la descarga del
condensador en la fase de retencin
No hace nada y se podra prescindir de l
c)
Diga cual de las siguientes situaciones hacen el sample&hold mas rpido:
Cuando SW1 esta cerrado, SW2 tiene que estar cerrado y SW3 tiene
que estar abierto
Cuando SW1 esta cerrado, SW2 tiene que estar abierto y SW3 tiene
que estar cerrado
Los tres interruptores tienen que cerrarse a la vez
d)
Para que el sample&hold este en la situacin de retencin (hold) los
interruptores tienen que estar:
SW2 y SW3 cerrados y SW1 abierto
todos abiertos
SW1 abierto, SW2 cerrado y SW3 abierto
a)

Tenemos el circuito de la figura:

62
R
R

C
-

Vg

Vo

Este circuito implementa un filtro. Se pide:


1) Diga de que tipo de filtro se trata, de que orden es y cuantos polos y ceros
tiene.
2) Calcule la funcin de transferencia H(s)=Vo(s)/Vg(s)
3) El generador Vg conectado al circuito es ideal. Calcule cual seria el ancho de
banda equivalente de ruido del filtro. (Sugerencia: Emplee la integral que tiene
resuelta mas abajo)
4) Suponga que el generador Vg es una fuente de ruido tipo 1/f. Podra emplear
la expresin que ha calculado en el apartado 3 para calcular la potencia de
ruido a la salida del filtro? Justifique su respuesta
5) Considere al generador ideal y que las nicas fuentes de ruido son las
resistencias del filtro. Calcule cual seria la potencia de ruido a la salida del
filtro en V2rms si R=10Kohm y C=5nF
Nota 1: Densidad espectral de tensin de ruido de una resistencia V 2(f)=4KTR en
V2/Hz
Nota 2: KT=4.2x10-21J
Nota 3:

b
d

2 2

j
a

j
b
2
a

b
0

63

Dado el siguiente circuito de capacidades conmutadas, se pide:

2
1

nT

(n+1)T

a) Escriba las ecuaciones de carga para cada condensador al final de la fase de


reloj 1del instante de muestreo n.
b) Escriba las ecuaciones de carga para cada condensador al final de la fase de
reloj 2 del instante de muestreo n.
c) Calcule la ecuacin en diferencias que rige el comportamiento del circuito y su
funcin de transferencia en el dominio de la transformada z.
d) Qu tipo de funcin realiza el circuito?
e) Si el voltaje de entrada Vin es una seal DC de 3V, dibuje la tensin de salida V0
para 3 ciclos de reloj consecutivos si C1=C2.

El diagrama de bloques de la figura es un sistema en tiempo discreto que


corresponde con un modulador sigma delta.

64

X(z)

Y(z)

+
+
z-1

E(z)

g) Calcule la ecuacin de la salida Y(z) en funcion de la entrada X(z) y del ruido de


cuantificacin introducido por el cuantificador, E(z) en el dominio de la
transformada Z.

h) Considerando el resultado obtenido en el apartado anterior diga de que orden


es el modulador y cuales son ceros de la funcin que afecta al ruido de
cuantificacin

c) Si el modulador se quiere emplear para construir un convertidor


Digital/Analgico, diga si el retardo z-1 mostrado en la figura se tendra que
implementar con un circuito de capacidades conmutadas o con un registro digital.

Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es valida para cada

65 pregunta.

1) Cul es la razn por la cual un fitro tipo Sallen-Key no se utiliza cuando se necesita un factor Q
elevado?

Porque no es posible conseguir Q mayores de 5 con esta topologa

Debido a que existen topologas ms eficientes en trminos de rea/complejidad.

Porque es muy difcil controlar de manera precisa el valor de Q debido a las diferencias entre
los valores de los componentes.
Porque slo permite implementar filtros de 3er orden.

2) Cul es la principal razn para usar relojes no solapados en circuitos de capacidades


conmutadas?

Porque ello evita problemas de inyeccin de carga debido a las capacidades parsitas
presentes en los interruptores.
Porque permite mayores frecuencias de conmutacin.
Evita transferencias no deseadas de carga entre condensadores.
Reduce el efecto de las corrientes de polarizacin de los amplificadores operacionales.

3) Que tipo de aplicacin es ms adecuada para un conversor A/D integrador de doble rampa?

Polmetro digital de baja frecuencia, alta resolucion.


Tarjeta de sonido, media frecuencia, alta resolucion.
Tarjeta capturadota de video, alta frecuencia, alta resolucion.
Estacin meteorolgica en Marte, baja frecuencia, baja resolucion.

4) Un conversor D/A tipo R-2R tiene como una de sus principales caractersticas:

No es inherentemente monotnico.
Slo es adecuado para aplicaciones de alta frecuencia.
Necesita de un decodificador digital para funcionar.
Solo es adecuado para aplicaciones de baja precisin

5) Si usted disea un convertidor A/D sobremuestreado, necesitara:

Un filtro anti-alias despus del circuito de sample & hold.


Un filtro de interpolacin a la salida del convertidor A/D.
Un filtro de diezmado despus del circuito de sample & hold.
Un filtro digital paso bajo a la salida antes del diezmado.

66

Tenemos el circuito de capacidades conmutadas de la figura:

C2

Vi

C1

Cf

Vo

1) Dibujar el circuito cuando estamos en el final de la fase 1 correspondiente al instante t=nT.


Calcular la carga en cada condensador en este instante.
2) Dibujar el circuito cuando estamos en el final de la fase 2 correspondiente al instante t=nT+T/2
. Calcular la carga en cada condensador en este instante.
3) Calcule la funcion de transferencia Vo(z)/Vi(z) en funcion de la transformada Z considerando las
secuencias Vi[n]=Vi(nT) y Vo[n]=Vo(nT)
4) Calcule los polos y los ceros del circuito si C1=C2=3C y Cf=C
5) Diga que tipo filtro implementa este circuito

nT

(n+1)T

Un sistema de procesado de seal posee el siguiente esquema:


Fm

67
LPF

A/D

DSP

Se desea disear para este sistema el bloque que implementa el filtro antialiasing, designado como LPF.
Para ello se ha optado por el filtro de tipo Sallen-Key que se muestra en la figura. Este sistema recibe
seales de ancho de banda igual a 1kHz y utiliza una frecuencia de muestreo Fm=5kHz.
a) Determine la frecuencia de corte del filtro y el factor de calidad para que la ganancia en continua
sea 1.5 y la potencia de la seal a 10kHz se vea reducida en 40dB a la salida del filtro.
b) Calcule los polos y ceros del filtro diseado y dibjelos en un diagrama polo-cero
Calcule los valores de los componentes del circuito necesarios para obtener la respuesta en
frecuencia deseada, suponiendo que R=R1=10k
Nota:
Filtro de Sallen-Key a emplear
C

R
1
1
1
2
C

R
2R

V
o

V
1 R
1
g
s2s 2 1
2
R
C
C

R
2 R

+Vcc

R
+
-

Vg

Vo
-Vcc

R1
R2

El diagrama de bloques de la figura corresponde a un convertidor A/D.


fm

68

Vi(t)

fc

S&H

Y
D/A
D[n]

i)

Qu circuito digital pondra en el bloque Y para el caso de un convertidor A/D de


aproximaciones sucesivas?

j)

Si queremos construir un convertidor de 14 bits de resolucin,


cuntos bits tendr que tener el D/A de la figura?

k) Si la frecuencia de reloj del bloque digital Y es de fc=1MHz calcule cual sera la


frecuencia de conversin mxima del convertidor A/D.

Tenemos un convertidor D/A construido con un modulador sigma delta


de orden 1 como el representado en la figura:

69

x
[
n
]

y
(
t
)

1
1

D
/
A

Queremos utilizarlo de forma que x[n] sean las muestras de una seal de 8KHz de ancho de
banda muestreada a 16Kmuestras/segundo e y(t) sea una seal analgica continua en el tiempo
que reproduce a x[n]. Para que el sistema pueda funcionar diga:
1) Qu bloque deberamos situar en A si la relacin de sobremuestreo deseada es de 128?

2)

Qu bloque deberamos situar en B?

3) Qu tipo de circuito empleara para construir el integrador que lleva el modulador


sigma-delta?

4) A qu velocidad funcionara el convertidor D/A de 1 bit que lleva el modulador?

70

Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es
vlida para cada pregunta. Las respuestas errneas restan 0.1p y los aciertos suman
0.2p. La puntuacin mnima es 0p.
1- Un filtro RLC se usa en lugar de filtros activos en:
Aplicaciones de alta frecuencia.
Aplicaciones de bajo costo.
Aplicaciones de pequeo tamao.
Aplicaciones en circuitos integrados.
2- El efecto de un tiempo de subida/bajada no nulo en el reloj que activa un circuito de
sample&hold es:
Generar errores en los niveles de voltaje del condensador durante la etapa de
muestreo.
Generar errores no sistemticos en el periodo de muestreo.
Permite el uso de un sample&hold en aplicaciones de alta frecuencia.
Permite el uso de un sample&hold en aplicaciones de alta precisin.
3- Un circuito de capacidades conmutadas:
Es muy sensible a diferencias en las ganancias en lazo abierto de los
amplificadores.
Es muy sensible a diferencias relativas en los valores de las resistencias.
Es muy sensible a diferencias relativas en las impedancias de salida de los
amplificadores.
Es muy sensible a los efectos de inyeccin de carga en los interruptores.
4- El ruido de cuantificacin en un ADC es:
El ruido generado debido a los circuitos internos del ADC.
El ruido generado debido al circuito de sample&hold del ADC.
El ruido generado debido al hecho de que el ADC muestrea la seal de entrada a
una determinada frecuencia.
El ruido generado debido al hecho de que la salida del ADC tiene un nmero finito
de niveles.
5- La ventaja de usar sobremuestreo en un ADC es:
Permite usar el ADC en aplicaciones de alta frecuencia.
La relacin seal ruido mejora por el uso de un integrador
La relacin seal ruido mejora al filtrar el ruido de cuantificacin con un filtro
digital.
Permite el uso de circuitos de condensadores conmutados en los ADCs.

Los diagramas de bloques mostrados en las figuras 1 y 2 corresponden a


dos implementaciones de un convertidor D/A de 2 bits. Se desea que la
funcin de transferencia de ambos corresponda a:

71

b1

b2

VR

R1

RF

R2

Vo(t)

b
1 b
2
V
o
V
R
2 4

Figura 1
f2

CF

b1

C1

b2

C2

f2

f1

f1
VR

Vo(t)

f2

Figura 2
f1
f2
nT

(n+1)T

6) Obtenga la funcin de transferencia del circuito de la figura 1 en funcin de b 1, b2, R1, R2 y RF.
Dado RF=1K, disear R1 y R2 en el circuito de la figura 1 para obtener la funcin de
transferencia deseada.
7) Dado el circuito de la figura 2, dibujar el circuito cuando estamos en el final de la fase 1
correspondiente al instante t=nT. Calcular la carga en cada condensador en este instante en
funcin de b1 y b2.
8)

Dado CF=4pF, disear C1 y C2 en el circuito de la figura 2 para obtener la funcin de


transferencia deseada.

9) Si en el circuito de la figura 2 b1=1 y b2=1, calcule carga extrada de VR en cada ciclo de


muestreo suponiendo que VR=4V. Calcule la corriente media equivalente a la frecuencia de
muestreo de 10KHz.
10) Calcule ahora la corriente extrada de la fuente VR en el circuito 1 si b1=1 , b2=1 y VR=4V.
11) Cual de los dos circuitos utilizara en una aplicacin de audio? Razone su respuesta.

72

Tenemos el circuito de la figura 1 que implementa el filtro antialiasing de un sistema que digitaliza
seales de 200kHz de ancho de banda.

L1

Vo

Ve
R1

C1
Figura 1

1) Calcule su respuesta en frecuencia Vo(s)/Ve(s)


2) Calcule los valores de L1 y R1 para que la frecuencia de corte sea 200kHz y el factor Q sea de 5
si el condensador C1=100pF.
3) Se desea reemplazar este filtro por un filtro construido con circuitos de tipo Sallen-Key como el
de la Figura 2. Diga cuantos filtros como el de la figura 2 sern necesarios y dibuje el circuito
resultante completo. Calcule el valor de k en las ecuaciones del circuito de la figura 2 en funcin
de sus resistencias.
4) Calcule los valores de las resistencias del circuito que ha dibujado en el apartado 3) para que
tenga la misma frecuencia de corte y factor Q que el circuito de la figura 1 si C2=100pF y
Ra=10kohm.
5) Si el circuito de la figura 1 es mas simple que el circuito de la figura 2, Por qu es preferible
emplear el de la figura 2?
6) Que pasara en el circuito de la figura 1 y en el circuito de la figura 2 si conectamos en Vo otro
circuito con una impedancia de entrada de 1Kohm?
R2
R2

R2
+

Ve

C2

Vs

C2
-

Rb

Ra

Figura 2


1
1
Q

R
C 3

Vs
s

s
Ve
s
2 0
2
s

0
Q
2
0

2
2

73

Tenemos un convertidor Analgico Digital construido con un modulador sigmadelta implementado con capacidades conmutadas. El diagrama de bloques del
modulador esta en la siguiente figura:

f
s
x
(
t
)

x
[
n
]

1
1

y
[
n
]

y
[
m
]

El modulador funciona con una relacin de sobremuestreo R=128. La seal x(t) tiene
un ancho de banda de 4KHz.
1) Cual seria la frecuencia de muestreo mnima para que x(t) estuviera
correctamente muestreada?

2) Empleando la frecuencia de muestreo del apartado anterior, diga el valor de la


frecuencia fs del muestreador.

3) Qu bloque deberamos colocar en B para que y[m] sea el resultado de


muestrear x(t) a la frecuencia del apartado 1)?

4) Como podramos incrementar la resolucin de este convertidor sin cambiar


su estructura?

74

Tenemos un circuito de capacidades conmutadas como el de la figura:

nT
(n-1/2)T

1
V
i

2
C2

C1
+

V
o

1) Calcule la carga en los condensadores al final de la fase de reloj 2 en el instante (n-1/2)T

2) Calcule la carga en los condensadores al final de la fase de reloj 1 en el instante nT

3) Calcule la funcin de transferencia de este circuito en el dominio Z.

75

Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es
valida para cada pregunta.
1) Si el factor de calidad de un filtro de 2 orden aumenta:

El rizado en la banda de paso disminuye.


La atenuacin del filtro aumenta.
El pico de resonancia del filtro aumenta.
El rizado en la banda de rechazo disminuye.

2) Si dos fuentes de ruido, de 7uV y 10uV, contribuyen al ruido de un circuito, el ruido total del
circuito ser:

12,2 uV
17 uV
10 uV
3 uV

3) La relacin seal ruido (SNR) en un convertidor de 10-bits con unos mrgenes de entrada de
1V a +1V y una seal de entrada senoidal de 100mVp es aproximadamente:

60 dB
40 dB
25 dB
70 dB

4) A un convertidor A/D con 4ms de tiempo de conversin le ocurrir que:

El error de apertura mximo del muestreador es de 4 ms.


El periodo de muestreo mnimo del ADC ser de 4ms.
El periodo mximo admisible de la seal de entrada ser de 4ms.
El tiempo de subida del reloj de muestreo es de 4ms como mximo.

5) Un convertidor D/A termomtrico es:

Ms preciso que uno de escala binaria.


Con mayor resolucin que uno basado en decodificadores.
Ms rpido que un convertidor de doble rampa.
Inherentemente monotnico a diferencia de uno binario.

El circuito de la figura representa un convertidor A/D.


fm

76

S&H

fc
Vin[n]
Vc

b3
b2
b1

SAR
Control

Vin(t)

Rf

Va

R1

b1

R2

b2

R3

b3

R4
Vr

Responda a las siguientes preguntas:


1. De qu tipo de convertidor se trata? Qu funcin implementa el circuito del bloque
punteado?
2.

Calcule el valor de Va en funcin de b1, b2, b3 y las resistencias del circuito.

3. Disee las resistencias R1, R2 , R3 y R4 si Rf=10K y Vr=2V, teniendo en cuenta que b1


corresponde al MSB y que deseamos que Va con b1=b2=b3=0 sea 1/2V lsb en vez de 0V.
4. Construya una tabla con las tensiones de transicin y los cdigos de salida para este
convertidor A/D
5. Represente la evolucin de Va y Vc en el tiempo para un periodo de la seal f m,
considerando Vin=0.8V. Indique cul es el cdigo de salida del convertidor para dicho caso.
6. Si fm es un reloj de 100KHz, indique cul es la frecuencia del reloj f c necesaria en base a la
evolucin de seales obtenida.

Tenemos el sistema de adquisicin de datos de la figura 1, compuesto por un filtro antialiasing,


un circuito de muestreo y retencin y un convertidor A/D.

77

f
m

V
g

A
/
D

f
ilt
r
o

R
s
=
1
K
C
s
=
1
p
F

figura 1
El convertidor A/D tiene un margen de entrada de 2.56V a +2.56V y una resolucin de 10bits.
El filtro es de segundo orden y su circuito se muestra en la figura 2. La seal de entrada Vg esta
compuesta de dos tonos, uno de 500Hz y 0.5V de pico y otro de 12KHz y 0.25V de pico.
1) Calcule el factor de calidad y la ganancia en continua del filtro si R1=R2=10KOhm
2) Calcule el valor de 1Vlsb del convertidor
3) Calcule la frecuencia de corte del filtro para que el tono de 500Hz se digitalice
correctamente pero el tono de 12KHz tenga valor de pico a pico a la salida del filtro igual a
1Vlsb
4) Utilizando el valor de la frecuencia de corte calculado en 3) calcule el valor de R en el filtro
si C=47nF.
5) Teniendo en cuenta su valor de pico, entre qu cdigos fluctuara el tono de 500Hz a la
salida del convertidor A/D?
6) Si todos los componentes del filtro son ideales y solo produce ruido trmico la resistencia
Rs de 1KOhm de la figura 1, calcule si el ruido trmico del muestreador esta por encima o por
debajo del ruido de cuantificacin del convertidor. K=1.38x10 -23J/K y T=300K
Filtro de Sallen-Key a emplear

R
1
1
1
2
C

V
R
2R
o

V
1 R
1
g
s2s 2 1
2
R
C
C

R
2 R

+Vcc

R
+
-

Vg

Vo
-Vcc

figura 2

R1
R2

78

Considere el circuito de capacidades conmutadas de la figura 1, donde S1, S2, S3 y S4 son interruptores
controlados por las seales de reloj de la figura 2 de acuerdo a los siguientes casos:
Caso A) S1 y S4 estn controlados por 1, S2 y S3 estn controlados por 2
Caso B) S1 est controlado por 1, S3 est controlado por 2, S2 y S4 estn permanentemente
cerrados con independencia de 1 y 2
C2
S1

C1

S2

Vin

1
Vo

S3

S4

2
nT

Figura 2
Figura 1
1) Obtenga las cargas de C1 y C2 en los instantes t=nT y t=nT+T/2 para el caso A)

2) Obtenga Vo[n+1] en funcin de Vin para el caso A) (Considere que Vo[n]=Vo(t=nT))

3) En el caso A) diga qu funcin implementa el circuito

4) Obtenga las cargas de C1 y C2 en los instantes t=nT y t=nT+T/2 para el caso B)

5) Obtenga Vo[n+1] en funcin de Vin para el caso B)

6) En el caso B) diga qu funcin implementa el circuito

(n+1)T

79

Tenemos el circuito de la figura 1 que representa a un atenuador electrnico que tiene 4


posibles ganancias segn las posiciones de S0 y S1:
2R

V
s

V
g

2R
C
=10pF

S
0

S
1

Figura 1
1) Calcule la atenuacin del atenuador para cada una de las 4 posibles posiciones de S0 y
S1 y rellene la siguiente tabla.
S1
S0
Vs/Vg
0
0
0
1
1
0
1
1
El atenuador esta conectado a un circuito con una capacidad de entrada de 10pF.
Calcule la relacin SNR para cada posicin del interruptor si la nica fuente de ruido es
el ruido trmico de las resistencias, la seal de entrada Vg tiene 1mV rms y R=300K
S1
0
0
1
1

S0
0
1
0
1

SNR(dB)

1
Nota: K=1.38x10-23J/K , T=300K , Ancho de banda equivalente de un circuito RC es BW4RCen Hz

80

Marque la respuesta correcta. Respuesta correcta=0.2p, incorrecta=-0.1p, la calificacin mnima


es 0p.
1) En un circuito de muestreo y retencin el transistor MOS esta en zona de:
a) Saturacin cuando hace de interruptor cerrado y de corte cuando hace de interruptor abierto
b) Ohmica (triodo) cuando hace de interruptor abierto y de saturacin cuando hace de interruptor cerrado

c) Ohmica (triodo) cuando hace de interruptor cerrado y de corte cuando hace de interruptor abierto

2) Un filtro de capacidades conmutadas puede servir para:


a) El filtro de antialiasing de un conversor A/D
b) El filtro de bucle de un modulador sigma delta
c) EL filtro de interpolacin de un conversor D/A

3) Un convertidor D/A con INL de 0.5LSB tendr


a) Una SNDR mxima mayor que un convertidor con INL de 0.25LSB
b) Una SNDR mxima menor que un convertidor con INL de 0.05LSB
c) La SNDR no tiene nada que ver con la INL

4) Con un conversor D/A de de red R-2R podemos


a) Construir un conversor D/A con mayor linealidad que su equivalente con un sigma-delta de 1 bit
b) Construir un conversor D/A con mayor velocidad que su equivalente con capacidades conmutadas
c) Las redes R-2R sirven para construir conversores A/D y no D/A

5) Respecto a un filtro activo en tiempo continuo:


a) Su frecuencia de corte depende de relaciones entre sus componentes pasivos en vez de valores absolutos
b) Puede implementarse en un circuito integrado CMOS
c) Su frecuencia de corte solo depende de la frecuencia de reloj

81

Se desea disear un filtro antialiasing para un sistema de procesado de voz usando el circuito de la
figura 1. El sistema de procesado de voz tiene un ancho de banda de 20kHz y usa una frecuencia de
muestreo de 10.02MHz.

K wo
w
2
s 2 o s wo
Q
1
1
wo
Q
RC
3 K
R1 R2 R
C1 C 2 C
Vo
s
Vi

Figura 1
Se pide:

Calcule el rango de frecuencias que ocupa el primer alias de una seal de entrada de ancho de
banda 20kHz, esto es, el que ocurre a la frecuencia de muestreo.

Obtenga una expresin para el factor de calidad del filtro en funcin de la relacin de potencias
entre Vo y Vi a la frecuencia de corte del filtro.

Calcule el factor de calidad y la frecuencia de corte del filtro que permite que la relacin de
potencias entre Vo y Vi sea de 14dB a la frecuencia de corte, y de
-100dB a la frecuencia inferior del alias calculado en el apartado a).

Disee los valores de las resistencias R1, R2, R3, R4 y de los condensadores C1, C2 para el
apartado anterior

Calcule los polos del filtro si su ganancia en continua se fija a 3.

Diga si el filtro del apartado anterior seria de utilidad para la aplicacin propuesta y justifique su
respuesta.

82

Se desea disear un circuito integrado CMOS encargado de las funciones de conversin A/D y D/A
para un telfono mvil que incorpora reproductor MP3 y cmara de fotos. La Figura 1 muestra el
diagrama de bloques de dicho circuito.

El convertidor analgico digital ADC1 digitaliza la seal del micrfono a 8000 muestras por
segundo con 12bits.

El convertidor analgico digital ADC2 debe digitalizar la tensin de la batera adquiriendo 1


muestra por segundo con una resolucin de 12.5mV y un fondo de escala de 3.2V.

El convertidor analgico digital ADC3 digitaliza la imagen de la cmara. La cmara tiene


1.300.000 pxeles y es preciso completar la adquisicin de la imagen en 0.1 segundos. La
imagen requiere 3 conversiones de 8 bits por pxel, una por cada color primario: rojo, verde
y azul y se dispone de un nico convertidor que se multiplexa.

El convertidor digital analgico DAC1I y DAC1D reproducen la seal estereofnica del


reproductor de msica MP3 con una SNR de 84dB y un ancho de banda de 20KHz.
ADC 1

microfono

ADC 2
bateria

ADC 3

DAC 1I

camara
fotografica

Auriculares
reproductor
MP3

DAC 1D

Figura 1
Responda a las siguientes preguntas justificando sus respuestas en trminos de la velocidad, la resolucin,
la linealidad y el consumo de cada tipo de convertidor:
1) Calcule la SNR del convertidor ADC1. Qu tipo de convertidor sera ms apropiado,
un convertidor tipo sigma delta o un convertidor de doble rampa?
2) Calcule la resolucin del convertidor ADC2 en bits. Qu tipo de convertidor sera ms
apropiado, un convertidor tipo doble rampa o uno de tipo flash?
3) Calcule la velocidad de conversin mnima del convertidor ADC3. Qu tipo de convertidor
sera ms apropiado, un convertidor tipo flash o uno de aproximaciones sucesivas?
4) Cul sera la resolucin en bits de los convertidores DAC1I y DAC1D? Qu tipo de
convertidor sera ms adecuado, uno de tipo R-2R o uno de tipo sigma delta de un bit?
5) Detrs de DAC1I y DAC1D habra que colocar un filtro interpolador. Qu sera preferible
implementarlo como un filtro activo en tiempo continuo o con capacidades conmutadas?

Tenemos un circuito cuyo esquema es el de la figura.

83

Ir

R4=10KOhm R5

R6

Vr
R3

R2

R1
I1

I2

I3

a) Diga qu tipo de red representa. Calcule los valores de R1, R2, R3, R5 y
R6 para que I1=Ir/2, I2=Ir/4, I3=Ir/4.

b) Queremos construir un conversor D/A con esta red. Modifique este circuito
empleando interruptores electrnicos y un amplificador operacional y represente
el circuito resultante. Cuntos bits tiene el convertidor?

Dado el siguiente circuito,

84
1

C2

Vi
C1

Vo

(n-1)T

nT

a) Calcule las cargas de todos los condensadores al final de la fase de reloj 2,


en el instante t=nT-T/2

b) Calcule las cargas de todos los condensadores al final de la fase de reloj 1,


en el instante t=nT

c) Calcule la ecuacin en diferencias que relaciona la tensin de salida Vo con


la tensin de entrada Vi

d) Calcule la funcin de transferencia del circuito

e) Especifique la utilidad del circuito

85

Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta incorrecta resta -0.4p.
1) Cul es la principal razn por la cual los circuitos de capacidades conmutadas se usan en
microelectrnica?

Permiten disear circuitos con constantes de tiempo precisas.


Evitan el uso de inductancias.
Mejoran el ancho de banda del circuito.
Mejoran el ruido del sistema.

2) Un ADC comparado con un ADC de aprox. sucesivas (SAR) con sobremuestreo tiene la
ventaja de que:

Tiene menos ruido de cuantificacin porque puede tener ms alta resolucin.


Tiene menos ruido de cuantificacin porque tiene un filtro paso bajo digital previo a la salida.
Tiene menos ruido de cuantificacin debido al conformado de ruido.
Tiene un ancho de banda ms alto porque puede funcionar a ms alta frecuencia.

3) Un ADC de segundo orden necesita en su salida:

Al menos un filtro digital paso bajo de diezmado implementado con capacidades conmutadas.
Al menos un filtro analgico paso bajo de diezmado de tercer orden.
Al menos un filtro digital paso bajo de diezmado implementado con hardware digital.
Al menos un filtro paso bajo de interpolacin implementado con hardware digital.

4) Si tienes un convertidor de 16 bits, eso significa:

Su mxima INL es inferior a VREF/216 V.


El ancho de la palabra digital de entrada/salida es 16 bits.
El ruido RMS a la salida es menor de VREF/216 V.
La precisin total del convertidor es menor de VREF/2 16 Volts.

5) Si quiere disear un filtro paso bajo activo de alta atenuacin con polos en la banda de paso y
ceros en la banda atenuada, emplearemos:

Un filtro con una topologa de filtro de variables de estado.


Un filtro con una topologa de filtro de Sallen Key.
Un filtro tipo Butterworth usando una topologa de variables de estado
Un filtro tipo Butterworth usando una topologa de bobina activa (girador).

86

Tenemos un convertidor de aproximaciones sucesivas (SAR) implementado con


tecnologa de capacidades conmutadas. Este convertidor tiene que digitalizar una seal
de 200KHz de ancho de banda producida por un generador Vg con Rg=100KOhm de
impedancia de salida y una tensin eficaz de 1Vrms. El circuito se muestra en la figura.
Rg

ADC

SW
Ch

Vg

1) Calcule la relacin SNR en dB a la entrada del convertidor ADC considerando slo el


ruido trmico que genera Rg en el ancho de banda ocupado por la seal. Suponga que el
interruptor SW est abierto.
2) Necesitamos obtener a la salida del convertidor una seal con 84dB de SNR. Calcule
el valor mnimo del condensador Ch para que la SNR este limitada por ruido trmico.
Considere que el interruptor SW tiene una resistencia despreciable.
3) Calcule la resolucin en bits del convertidor para que el ruido de cuantificacin est
al menos 6dB por debajo del ruido trmico, empleando el condensador que ha obtenido
en el apartado 3).
4) Calcule la frecuencia mnima de reloj que tendra que tener el registro SAR del
convertidor para que la seal de Vg fuese muestreada a la frecuencia de Nyquist si el
convertidor tuviese 15 bits.
5) Cul es mayor, el ancho de banda de la seal (200KHz) o el ancho de banda
equivalente de ruido del circuito RC formado por Rg y Ch?
1
Datos: K=1.38x10-23J/K y T=300K. Ancho de banda equiv. ruido de un circuito RC f
(Hz)
4 RC

Se desea disear un filtro con la siguiente funcin de transferencia:

87

Ho( s )

Vo
K wo s

w
Vi
s 2 o s wo2
Q

Para su implementacin se ha elegido el siguiente circuito:


R2

R4
C

R3
R1
R4

Vi

R3
Vo1
Vo2

Vo3

Conteste a las siguientes preguntas:


a) Calcule por separado las funciones de transferencia: Vo3/Vo2, Vo2/Vo1 y
la dependencia de Vo1 con Vi y Vo3.
b) Demuestre empleando las funciones del apartado anterior que este filtro
puede implementar la funcin del enunciado Ho(s). Obtenga expresiones para
Q, wo y K en funcin de las resistencias y condensadores del circuito. Qu
tensin de salida corresponde a la tensin de salida deseada?
c) Qu tipo de filtrado se obtiene en cada salida Vo1, Vo2 y Vo3?
d) Obtenga una expresin para el factor de calidad del filtro en funcin de la
relacin de potencias entre Vo y Vi a la frecuencia de corte del filtro y la
ganancia K en la expresin de Ho(s).
e) Usando la expresin de Ho(s), calcule el factor de calidad y la frecuencia de
corte del filtro que permite que la relacin de potencias entre Vo y Vi sea de
12dB a la frecuencia de corte, y de -60dB a 1MHz, considerando K=1. Si lo
considera necesario puede asumir que wo<<21Mrad/s
f) Disee R1, R2, R3 , R4 si C=16nF

88

Tenemos un circuito de muestreo y retencin cuyo esquema es el de la figura:

Vclk
2
3
Vin

1
C=20pF

Vo

Su entrada es una seal con expresin Vin(t)=1V+0.8V*sen(2000t).


1) Si la VT del transistor MOS es de 0.2V, diga cual seria la tensin
mnima que debe tener el nivel alto VH de la seal de reloj de muestreo
Vclk.

2) La resistencia del canal del transistor MOS es de 100 Ohm y la fuente


Vin tiene 900 Ohmios de impedancia interna. Calcule cual seria la potencia
de ruido trmico que tendra la secuencia obtenida por el muestreo.

Datos: K=1.38x10-23J/K y T=300K. Ancho de banda equivalente ruido de un RC

1
(Hz)
4 RC

Dado el circuito

89

Vi[n]

V0[n]
C1

C2

1
2
nT

(n+1)T

1) Calcule la carga de C1 y C2 en t=nT en el circuito

2) Calcule la suma de las cargas de C1 y C2 en t=nT+T/2 en el circuito

3) Calcule V0[n+1] en funcin de V0[n] y de Vi[n] en el circuito,


considerando V[n]=V(nT)

4) Calcule la funcin de transferencia en el dominio Z

5) Calcule los polos del circuito.

90

Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta correcta suma 0.4p. Una respuesta incorrecta incorrecta resta -0.4p.
1) La frecuencia natural de un filtro paso bajo de Segundo orden se puede obtener de:

la frecuencia de entrada de diseo.


la parte imaginaria de los polos.
el mdulo de los polos.
la frecuencia a la que la salida del filtro alcanza el valor de -3 dB.

2) El ruido de cuantificacin en un convertidor :

se puede considerar como ruido blanco.


se puede considerar como ruido 1/f.
es mayor a altas frecuencias.
es menor a altas frecuencias.

3) Si necesita usted disear un circuito de capacidades conmutadas con un reloj muy rpido y de
bajo ruido trmico, debera:

usar interruptores de gran resistencia y condensadores de alto valor.


usar interruptores de pequea resistencia y condensadores de alto valor.
usar interruptores de gran resistencia y condensadores de pequeo valor.
usar interruptores de pequea resistencia y condensadores de pequeo valor

4) El tiempo de conversin en un convertidor A/D es:

el tiempo que pasa entre el pulso de reset (o el pulso de encendido) y el primer dato vlido.
el tiempo entre dos datos vlidos.
el tiempo entre el fin de una conversin y el comienzo del pulso que active el modo de
muestreo en el circuito de muestreo y retencin.
el perodo equivalente a la frecuencia de corte del convertidor A/D.

5) Si necesita disear un convertidor D/A que sea rpido y que ocupe poca rea usted usara:

un D/A de cadena de resistencias.


un D/A de ponderacin binaria.
un D/A de redistribucin de carga.
un D/A tipo R-2R.

91

Se desea disear un circuito integrado encargado de las funciones de conversin A/D


y D/A para un reproductor de DVD porttil con disco duro y las siguientes
caractersticas: entrada analgica de video, grabacin de voz, apagado automtico de
disco duro en caso de cada. El diagrama de bloques se muestra a continuacin.
DAC1D

DAC1I

ADC3

Entrada
Auxiliar
(DVD, )

ADC2

ADC1

Acelermetro

El convertidor analgico digital ADC1 digitaliza la seal del micrfono a 10000


muestras por segundo con 14 bits.
- El convertidor analgico digital ADC2 dispone de un multiplexor a su entrada para
seleccionar 3 canales, uno por cada eje espacial X, Y, Z del acelermetro encargado
de detectar la cada del reproductor. Dicho acelermetro proporciona tres tensiones
analgicas proporcionales a la aceleracin detectada en cada eje. El acelermetro
tiene una sensibilidad de 300mV/g y un rango de 4g, siendo g=9.8m/s 2, la
aceleracin de la gravedad. Se desea adquirir cada canal a una velocidad de 50
muestras por segundo con una resolucin de 31.25mg empleando un nico
convertidor, ADC2.
- El convertidor analgico digital ADC3 tiene un ancho de banda de 86MHz y
digitaliza la seal de vdeo de la entrada analgica con una SNR=48dB.
- El convertidor digital analgico DAC1I y DAC1D reproducen la seal estereofnica
de audio a una velocidad de 192000 muestras por segundo y con una resolucin de
24 bits.
Responda a las siguientes preguntas justificando sus respuestas en trminos de la
velocidad, la resolucin, la linealidad y el consumo de cada tipo de convertidor:
1) Calcule la SNR del convertidor ADC1. Qu tipo de convertidor sera ms
apropiado, un convertidor tipo sigma delta o un convertidor de doble rampa?
2) Calcule la resolucin en bits del convertidor ADC2. Cul sera la velocidad mnima
de adquisicin para muestrear cada canal a la velocidad requerida?
3) Calcule la resolucin en bits del convertidor ADC3. Qu tipo de convertidor sera
ms apropiado, un convertidor tipo flash o uno de doble rampa?
4) Delante de ADC1 y ADC3 es necesario colocar un filtro antialias. Sera preferible
implementarlo como un filtro activo en tiempo continuo o con capacidades
conmutadas?

5) Calcule la SNR de los convertidores DAC1I y DAC1D. Qu tipo de convertidor sera


ms adecuado, uno de tipo R-2R o uno de tipo sigma delta de un bit?

92

Tenemos un convertidor D/A de tipo Sigma Delta para aplicaciones de audio.


Su salida tiene 1 bit, el factor de sobremuestreo es OSR=50 y la frecuencia de
reloj de sobremuestreo es de 1MHz.
1) Diga cual seria el ancho de banda de la seal analgica generada.
2) Queremos reconstruir la seal con un filtro paso bajo en tiempo
continuo. El circuito del filtro y su funcin de transferencia se
representan en la figura. Si R=10KOhm, calcule C para que la
frecuencia de corte wo coincida con el ancho de banda de la seal
analgica generada.
3) Observando el circuito, calcule cual seria la expresin de la ganancia en
continua K
4) Queremos que la ganancia del circuito de filtro a la frecuencia de corte
wo sea de |H(jwo)|=1. Calcule el valor del factor de calidad Q y el valor
de la resistencia R2 si R1=10KOhm.
5) Cual seria el valor numrico de la ganancia en continua del filtro K?
6) Si el modulador sigma delta es de primer orden, NTF(z)=(1-z-1), calcule
la frecuencia a la que la densidad espectral del ruido de cuantificacin
es mximo y la atenuacin en dB del filtro que ha diseado a dicha
frecuencia.

Vo
K wo2
H ( s)

w
Vi
s 2 o s wo2
Q
1
R2
wo
Q
RC
2 R2 R1

+Vcc

R
+
-

Vg

Vo
-Vcc

C
R1
R2

93

Tenemos una fuente de seal senoidal de 1MHz representada por su generador


equivalente de Thevenin Vg, de 10mV de pico y con resistencia equivalente Rg. Esta
fuente de seal est conectada a un convertidor analgico digital (ADC) cuya entrada
puede ir de -100mV a +100mV con 10 bits de resolucin.
Rg

ADC

SW
Ch

Vg

1) Cul sera la relacin seal a ruido de cuantificacin con la que observaramos


la seal senoidal si no hubiese ruido trmico?

2) La resistencia Rg del generador es de 10Ky la frecuencia de corte del circuito


RC formado por Rg y Ch es 2 veces la frecuencia del tono senoidal, calcule la
relacin seal a ruido de la seal muestreada en el convertidor considerando
solamente el ruido trmico.

3) Qu determinar la relacin Seal a Ruido total, el ruido trmico o el ruido de


cuantificacin del convertidor?

Datos: K=1.38x10-23J/K y T=300K. Ancho de banda equiv. ruido de un circuito RC

1
4 RC

(Hz)

94

Se desea emplear el siguiente modulador Sigma Delta para implementar un


convertidor A/D que digitalice una seal de 20kHz.
fm
x(t)

q[n]
y[n]

x[n]

H(z)
1 bit

D/A

z-1

1) Considerando el modelo lineal asociado, calcule H(z) para obtener a la


salida Y(z)=X(z)+(1-z-1)*Q(z)

2) Calcule la mnima frecuencia de muestreo fm necesaria para obtener una


resolucin equivalente a 10 bits en el convertidor A/D que use este
modulador.

4) Cul es la resolucin necesaria que necesita el D/A del modulador?


Datos: En un modulador Sigma Delta de primer orden y 1 bit la mxima SNR corresponde a
SNRmax(dB)=2.61+30*log(R), donde R es la relacin de sobremuestreo

95

Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta correcta suma 0.4p. Una respuesta incorrecta resta -0.4p.
1)
El ruido 1/f o ruido flicker es el tipo de ruido dominante en:

a) Transistores bipolares.

b) Resistencias.

c) Transistores MOS.

d) Diodos.
2)

La inyeccin de carga se minimiza usando:


a) Interruptores basados en transistores MOS.
b) Topologas de Capacidades conmutadas.
c) Puertas de transmisin como interruptores.
d) Topologas de tiempo continuo.

3)

Una de las ventajas de usar un convertidor D/A del tipo escalera R-2R es:
a) Que es una topologa de bajo rea.
b) Que es monotnico por diseo.
c) Que es una topologa de alta precisin.
d) Que necesita un decodificador digital.

4)

Un convertidor A/D de doble rampa o integrador:


a) Tiene un error de ganancia casi despreciable.
b) Tiene un error de offset muy pequeo.
c) Es un convertidor de alta velocidad.
d) Su INL es siempre inferior a 0.5 LSBs.

5)

La ventaja de usar un cuantificador de 1 bit en un convertidor es:


a) Permite mejorar la velocidad del convertidor.
b) Permite mejorar la precisin del convertidor.
c) Reduce el ruido dentro del ancho de banda debido a un superior conformado de ruido.
d) Que es inherentemente lineal.

Tenemos un filtro RC en tiempo continuo seguido por un filtro de capacidades


96 conmutadas como en la figura:

V1
V2

Vo

1
2

1) Calcule la funcin de transferencia en el dominio de Laplace entre V2 yV1.


(n-1)T
nT
2) Calcule la carga en C1 y C2 al final de la fase 1 de muestreo del instante nT.
3) Calcule la carga en C1 y C2 al final de la fase 2 de muestreo del instante nT+T/2.
4) Calcule en el dominio de la transformada Z la relacin entre las secuencias Vo[n] y
V2[n]
5) Si R1=10Kohm calcule C3 para que la frecuencia de corte del filtro RC sea de
10KHz.
6) Tiene alguna ventaja poner el filtro en tiempo continuo antes del filtro de
capacidades conmutadas? Funcionara el circuito igual si intercambisemos el orden de
los filtros?
7) La frecuencia de muestreo del filtro de condensadores es de 1MHz. Si C1=10pF,
calcule el valor de C2 para que la frecuencia de corte del filtro digital (escalada
mediante la frecuencia de muestreo) coincida con la frecuencia de corte del filtro
formado por R1 yC3.

97

Se desea disear un convertidor A/D Flash de 5 niveles a partir del siguiente diagrama
de bloques incompleto.

1
2
5

3
4
clk

1) Complete el diagrama de bloques indicando qu componentes y/o bloques


funcionales son necesarios en los bloques analgicos 1 a 4 y bloques digitales
5 y 6. La conexin entre 5 y 6 es un bus con varias seales.
2) Determine la tabla de verdad de la caja 5 para obtener un cdigo binario a
la salida.
3) Disee R1, R2, R3 y R4 para obtener la siguiente tabla de transiciones:
Cdigo 0 a Cdigo 1
0.5 V
Cdigo 1 a Cdigo 2
1.5 V
Cdigo 2 a Cdigo 3
2.5 V
Cdigo 3 a Cdigo 4
3.5 V
4) Suponga que R1 tiene una tolerancia del 5% y que el resto de resistencias
son ideales. Calcule el error de DNL mximo que puede producirse si se
desprecia el error de ganancia.
5) Para qu ancho de banda considera ms adecuado este convertidor, para
1kHz o para 800MHz? Razone su respuesta

98

El convertidor A/D de doble rampa de la figura tiene una resolucin de 17 bits


y funciona con un reloj fclk=50MHz. El circuito digital se encarga de controlar
los interruptores S1 y S2.
S2

C
S1 S2
S1
-Vin

+Vref

R
Vx

Contador
+
Control

Cout

fclk

1) Sabiendo que en cada ciclo de conversin S1 est en la posicin 1


durante T1 segundos, calcule el tiempo T2 que estar S1 en la posicin 2
antes de que el comparador cambie de estado en funcion de T1, Vref y
Vin.

2)

Suponga la tensin de referencia Vref=10V. Calcule el valor del


condensador C para que la tensin Vx no supere 5V en ningn caso si
R=10Kohm. Considere los componentes ideales

3) Calcule la duracin mxima de un ciclo de conversin

Vo

99

Vi

C1

C2

nT

(n+1)T

El circuito de la figura representa un circuito de capacidades conmutadas.


Se pide:
1) Calcule la carga en C1 y C2 al final de la fase 1

2) Calcule la carga en C1 y C2 al final de la fase 2

3) Si Vi[n]=8V de tension continua, Vo[0]=0V y C1=C2, calcule Vo[n]


cuando n=3.

100

Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta incorrecta resta -0.4p.
1. Si dos fuentes de tension de ruido, de 8uV y 10uV, contribuyen al ruido de un circuito en serie,
el ruido total del circuito ser:

2.

Genera errores en los niveles de voltaje del condensador durante la etapa de retencin.
Genera errores no sistematicos en el periodo de muestreo.
Permite el use de un sample&hold en aplicaciones de alta frecuencia.

un D/A de cadena de resistencias.


un D/A con resistencias escaladas en potencias de dos.
un D/A de capacidades conmutadas.

un D/A tipo R-2R.


Si usted disea un convertidor A/D sobremuestreado, necesitara:

5.

18 uV

Permite el uso de un sample&hold en aplicaciones de alta precisin.


Si necesita disear un convertidor D/A que sea rpido y que ocupe poca rea usted usara:

4.

12,8 uV

3 uV
El efecto de un tiempo de subida/bajada no nulo en el reloj que activa un circuito de
sample&hold es:

3.

11 uV

Un filtro anti-alias despus del circuito de sample & hold.


Un filtro de interpolacin a la salida del convertidor A/D.
Un filtro de decimacin despus del circuito de simple & hold.

Un filtro digital paso bajo a la salida antes de la decimacin.


La ventaja de usar sobremuestreo en un ADC es:

Permite usar el ADC en aplicaciones de alta frecuencia.


La relacin seal ruido mejora al a salida del ADC sin ningun otro elemento.
Permite eliminar el ruido de cuantizacin con un filtro digital.
Permite el uso de filtros digitales en ADCs.

101

Se desea usar una topologa de variables de estado para implementar un filtro antialias
de un sistema de adquisicin de datos. La topologa se muestra en la siguiente figura.
R1

R4

Vin

R2

V1

V2

V3

R3

Se pide:
1) Deduzca las expresiones para la frecuencia de corte wo en rad/s y el factor de
calidad Q de los filtros con salida V1, V2 y V3 en funcin de los componentes
pasivos del circuito. Vin se considera la entrada del filtro en todos los casos.
2) Calcule los valores de R2 y C para que la frecuencia de corte sea 100KHz y el factor
de calidad Q sea 1 cuando R=R1=R3=R4=10Kohm. Calcule el valor numrico de la
ganancia en continua de la salida V3.
3) Dibuje los polos y ceros de cada uno de los filtros con salida V1, V2 y V3 en un
diagrama polo-cero y seleccione una tensin de salida para la aplicacin propuesta
justificando su eleccin (filtro antialias).
4) Detrs del filtro hay un circuito de muestreo y retencin con un reloj de 4MHz y un
convertidor A/D de 12 bits. Calcule la relacin SNR mxima que se puede obtener a
la salida del A/D suponiendo que el ancho de banda del sistema viene dado por la
frecuencia de corte del filtro
5) Calcule cuantos bits debera tener el convertidor A/D para obtener la misma SNR
que en el apartado anterior si la frecuencia de muestreo es de 200KHz.
Nota: SNR de un convertidor A/D de N bits sobremuestreado con una relacin OSR: SNR =
6.02N+1.76+10log(OSR)

102

Un telefono mvil tiene diversos receptores de radio para modulaciones digitales: seal
UMTS, seal GSM, seal Bluetooth, seal WiFi y seal GPS. Todos esos receptores
demodulan la seal de RF hasta banda base descomponiendo la seal en sus
componentes I y Q paso bajo. Posteriormente, las seales I y Q de cada seal de radio se
digitalizan con un par de convertidores A/D.
1) Cuantos convertidores A/D son necesarios entre todos los receptores de radio?
2) Se desea que la seal WiFi tenga una relacion SNR maxima por cada
componente de 54dB. Calcule cual ha de ser la resolucion necesaria para los
conversores A/D de estas seales si el ruido termico ha de estar 6dB por encima
del de cuantificacion.
3) Cada componente de la seal Bluetooth ocupa un ancho de banda de 1.2MHz.
Calcule la velocidad de muestreo del conversor asociado si es del tipo sigmadelta y su relacion de sobremuestreo es de 32.
4) Calcule la capacidad de entrada del conversor asociado a la seal GSM si tiene
14 bits de resolucin, el ruido termico tiene 6dB mas de potencia que el ruido de
cuantificacion y la seal de entrada tiene un nivel de 1Vrms.
5) Las componentes I y Q de la seal UMTS tienen un ancho de banda de 10MHz
y requieren una resolucion de 8bits. Que conversor es mas adecuado para ese
caso uno de tipo doble rampa o uno de tipo flash? (justifique la respuesta).
Nota: kT=4.14-21J.

Tenemos un circuito de capacidades conmutadas como el de la figura


103
1
Vi

A
C1

U1

U2
C2

Vo

2
(n-1)T

a) Calcule la carga en C1 y C2 al final de la fase 1 en el instante (n-1)T en


funcin de Vi(n-1), Vo(n-1)

b) Calcule la carga en C1 y C2 al final de la fase 1 en el instante nT en


funcin de Vi(n), Vi(n-1)

c)Calcule nuevamente la carga en C2 al final de la fase 1 en el instante nT si


sustituimos el amplificador U1 por un cortocircuito entre los puntos A y B, en
funcin de Vi(n), Vo(n-1)

nT

Se desea emplear el siguiente modulador Sigma Delta para implementar un


convertidor D/A con un factor de sobremuestreo R=32.

x[n]

y[n]

v[n]

104

D/A

y(t)

u[n]

H(z)

e[n]

1) Considerando el modelo lineal asociado, calcule H(z) para obtener a la


salida Y(z)=X(z)+(1-z-1)2*E(z). De qu orden es este modulador?
2) La seal que queremos reproducir tiene un ancho de banda analgico de
20KHz, cul ser la frecuencia de muestreo a la que funciona el filtro H(z)?
3) Queremos que la relacin seal a ruido del convertidor sea equivalente a la
de un conversor de 12 bits. Cul ha de ser N, la resolucin del cuantificador
Q?
4) Que bloque faltara en este sistema detrs del D/A para que la seal de
salida analgica tuviese la relacin seal a ruido obtenida en el apartado 3?
Nota: En el modulador de la figura, la mxima SNR corresponde a SNR(dB)=6.02N+1.76-12.9+50*log(R), donde R
es la relacin de sobremuestreo y N la resolucin del cuantificador Q

Tenemos un filtro de Sallen-Key como el de la figura.

105

Vo
K wo2
H ( s)

Vg s 2 wo s w 2
o
Q
1
1
wo
Q
RC
3 K

R
K

Vg
C

1) Calcular en funcin de R, C y K el ancho de banda equivalente de ruido de


este filtro (vea la Nota 1).
2) Calcular los valores numricos de K, Q y w0 para que a la frecuencia w0 se
y el ancho de banda equivalente de ruido sea igual a
cumpla que
2MHz.
3) Si C=10pF, calcule el valor de R
4) Con la R obtenida anteriormente, calcule la relacin seal a ruido trmico a
la salida del filtro si el amplificador K es ideal (no introduce ruido) y Vg es una
seal senoidal de 1KHz y 100mV de pico.

Nota 1: Puede usar el siguiente resultado


Nota 2: K = 1.38*10-23 J/K

T=300K

Vo

Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta correcta suma 0.4p.
1. Si tenemos que disear un filtro para una aplicacin de muy alta frecuencia, la mejor topologa
es:

106

2.

Un filtro de inductancia activa (Girador)


Un filtro tipo Sallen Key

Mayor nmero de ceros que de polos


El mismo nmero de polos que de ceros
Dos ceros a frecuencia cero y ningn polo
Dos polos a frecuencia cero y dos ceros
Dos polos y ningn cero

Genera un offset constante en la seal de salida


Genera distorsin en la seal de salida
Genera variaciones en el periodo de muestreo
Limita la maxima frecuencia muestreo

Si estamos diseando un convertidor A/D sobremuestreado, se necesita:

5.

Un filtro Gm-C

La inyeccin de carga debido al interruptor de un circuito de muestro y retencin:

4.

Un filtro RLC

Un filtro de Sallen-Key paso bajo tiene:

3.

Un filtro de capacidades conmutadas

Un filtro anti-alias antes del bloque de muestreo y retencin


Un filtro de interpolacin a la salida A/D output.
Un filtro de decimacin despus del bloque de muestreo y retencin.
Un filtro digital paso bajo a la salida despus de la decimacin.

Si necesitamos reducir el ruido total de un filtro paso bajo RC de primer orden, la mejor solucin
es:

Reducir el valor del condensador


Incrementar el valor del condensador
Incrementar el valor de la resistencia
Reducir el valor de la resistencia

107
Tenemos un decodificador de Televisin Digital cuya entrada es la toma de
antena y su salida es la seal de audio en estreo (dos canales) y la seal de
video compuesto. La seal de la antena se demodula hasta obtener dos
seales I/Q con 8MHz de ancho de banda cada una centradas en 5MHz y que
requieren ser digitalizadas con 66dB de relacin S/N al menos. La seal de
video compuesto tiene 7MHz de ancho de banda y requiere 10 bits. Las
seales de audio del canal izquierdo y del derecho tienen 16KHz de ancho de
banda y estn representadas internamente con palabras de 14 bits. Diga:
1) Cuantos conversores A/D y D/A son precisos a tenor del enunciado
2) Cul es la resolucin en bits necesaria para los conversores A/D de la
seales I y Q
3) Que velocidad de muestreo mnima requieren los conversores A/D de
las seales I y Q.
4) Que sera ms adecuado para el conversor de video compuesto, un
modulador sigma delta o uno de tipo R-2R y por qu?

5) Los conversores de audio se quieren implementar con un modulador


sigma-delta con factor de sobremuestreo R=64. Diga la frecuencia de
muestreo del conversor D/A de salida del modulador sigma delta.

6) Cul ser la relacin S/N a la salida de los conversores de audio?

108

El filtro de la figura se rige por las siguientes ecuaciones:


C

Vo
K w

w
Vg
s 2 o s wo2
Q
1
R2
wo
Q
RC
2 R2 R1
H ( s)

2
o

+Vcc

R
+
-

Vg

Vo
-Vcc

C
R1
R2

1) Calcule el valor de K en el circuito en funcin del valor de Q.


2) Calcule el nivel que tendra un tono de 1Vp aplicado en Vg a la salida V0
si su frecuencia es igual a w0 en el caso de que Q=1 y Q=10.
3) Si R1=0, calcule la posicin de los polos del sistema. Cul ser el nivel
de salida del tono del apartado 1) en este caso?
4) Si R1=0, calcule aproximadamente el valor de pico de salida V0 de un
tono de 1Vp aplicado a Vg y de frecuencia 100w0. (puede hacer
suposiciones aproximadas)
5) Qu pasara si R1=2R2? En que lugar estaran los polos del sistema?

Marque con una cruz la respuesta correcta. Cada respuesta correcta suma 0.4p cada respuesta
incorrecta resta 0.2p.
1.

La frecuencia natural de un filtro paso bajo de Segundo orden se puede obtener de:

a.
b.
c.
d.
2.

la frecuencia de entrada al filtro


la parte imaginaria de los polos.
el mdulo de los polos.
la frecuencia a la que la salida del filtro alcanza el valor de -3 dB

Un sintetizador de frecuencia usa una referencia fija de entrada de 1MHz. La referencia


est conectada a un divisor de frecuencia por 10 cuya salida es la referencia del PLL. Entre
el VCO y el comparador de fase hay un divisor de frecuencia programable por un factor
10x, con x programable entre 1 y 4 . Cul de las siguientes afirmaciones es verdadera?
a. La resolucin de este sintetizador es de 1MHz
b. La frecuencia mxima que se puede sintetizar es 1GHz
c. La frecuencia mnima que se puede sintetizar es 100kHz
d. Ninguna de las anteriores

3. Un convertidor A/D sigma-delta de 4 bits tiene una SNDR mxima 6dB por debajo de su
SNR mxima. Cul considera la causa ms probable?
a. La distorsin introducida por el convertidor D/A
b. La distorsin introducida por lo comparadores
c. El ruido trmico y 1/f introducido en el primer integrador
d. Ninguna de las anteriores
4. Un circuito de muestreo y retencin debe cumplir que:
a. El nivel alto del reloj ponga un transistor MOS en zona hmica y el bajo en
saturacin
b. Los tiempos de subida y bajada del reloj no incrementen la inyeccin de carga
c. Los tiempos de subida y bajada del reloj produzcan una incertidumbre de
muestreo adecuada para la aplicacin
d. La capacidad del canal permita un ruido trmico KT/C adecuado para la aplicacin
5. En un filtro de capacidades conmutadas, si se disminuye la frecuencia de reloj en un factor 2, Cul
es la variacin de la frecuencia de corte del filtro?
a. 4
b. 1/4
c. 2
d. 1/2

Se ha elegido el siguiente esquema para un sintetizador de frecuencias que tiene que operar en
dos bandas:
Banda 1: 890MHz-915MHz con 125 canales separados 200KHz
Banda 2: 1710MHz-1785MHz con 375 canales separados 200KHz.

f1

Comp.
Fase 1

H1(s)

N1
f2

Comp.
Fase 2

VCO1

f01

VCO2

f02

FP(s)

H2(s)

N2

Este esquema est compuesto por dos PLL conectados con un mezclador y un filtro paso bajo (FP)
con ancho de banda inferior a f0 1 + f0 2 .
1) Demuestre que en rgimen permanente f0 1 =f 1 *N1+f 2 *N2
2) Si N1 y N2 son divisores de frecuencia programables, f 1 =200KHz y f 2 =1MHz, proponga un
conjunto de valores para N1y N2 con los que se puedan programar los canales de las dos bandas.
3) Proponga un valor para el ancho de banda del filtro FP(s), de forma que se cumpla la ecuacin
demostrada en 1) para todas las frecuencias del sintetizador. Justifique su respuesta.
4) Usando un modulador sigma-delta en uno de los bucles puede aumentar la velocidad de salto
de canal. Podra indicar por qu? Qu cambios necesitara introducir en el sintetizador a nivel de
bloques?

111

Elsistemadelafigura11recibelasealVLdeuncablecoaxialporelquesetransmitendos
sealesmoduladasde2MHzdeanchodebanda.Lafigura11tambinmuestraelespectrode
lasealrecibidaporelcableVL.
OL1
VL
OL2

filtropaso
bajo1
filtropaso
bajo2

V1

V2
Seal1Seal2
20MHz120MHz

Figura11

Queremosquelasdossealesmoduladassedemodulenhastacentrarsea0Hz.
1)CalculelasfrecuenciasdelososciladoreslocalesOL1yOL2.
2)Quecircuitodelosestudiadosenlaasignaturaseraadecuadoparalosmultiplicadores?
3)Queremosimplementarlosfiltrospasobajo1y2conunfiltrodeSallenKeyde2orden
comoeldelafigura.Dadoelespectrodelassealesdelafig.1,Culseraelanchodebanda
adecuadoparaestefiltropasobajo?

Vs s
k02

Ve s s 2 0 s 2
0
Q

1
RC

1
3 k

R1=10KOhm,C=50pF
4)CalculeelvalordeR2ydeRenelcircuitosiqueremosqueQ=1yquelafrecuenciadecorte
sealadelap.3.

5)Dibujeelespectroaproximadodelasealalaentradadelfiltro1yalaentradadelfiltro2.

6)Calculelaatenuacinquesufrelaimagendelaseal2alasalidadelfiltro1.Puedeusarlas
aproximacionesqueconsidereoportunas

112

El receptor de un determinado sistema de comunicaciones opera con seales de 2.2MHz de


anchodebanda.Lasealrecibidaesamplificadaporelcontrolautomticodeganancia(AGC)
paragarantizar450mVrmsalaentradadelconvertidorA/D,talcomomuestralafigura21.La
figura22muestraundiagramadebloquesdelAGC,ylafigura23muestraundiagramade
bloquesdelA/D.
VGA

Vin(t)

AGC

VoAGC(t)

A/D
14bits

450mVrms

y[n]

Vo AGC

Vin
exp(.)

fclk

Ln(.) Detector
Vc
F(s)

Figura21

VoAGC
z1

Figura22

w[n]

FiltroPaso
bajo

z1

R
y[n]

1bitD/A

Figura23
Contestealassiguientespreguntas:
1)CalculelaNTFylaSTFdelmoduladorsigmadeltadelafigura23.
2)Propongauncircuitoqueimplementelafuncinintegradorarecuadradaconguionesenla
figura23.
3)CalculelacapacidaddeentradadelA/DparaadquirirlasalidadelAGCconunaSNR=75dB,
atendiendoalruidotrmico.
4)Calculelafrecuenciamnimademuestreonecesariaparaconseguir14bitsderesolucinen
y[n]debidosoloaerrordecuantificacin.
6)CalculelastensionesmnimaymximadecontroldelAGCdelafigura22,sabiendoqueel
rangoprevistodegananciasdelAGCenestereceptoresde6dBa24dB.
7) Qu tipo de circuito considera ms adecuado para F(s) si desea minimizar el error
estacionariodellazodecontrol?Justifiquesurespuesta.
Datos:kT=4.141021J,paraT=300K,SNRmximadeunmoduladorsigmadeltacon
NTF=(1z1)2ycuantificadordeNbits: 6.02N+1.7612.9+50*log(R)dB

113
Marqueconunacruzlarespuestacorrecta.
1.1 Unfiltroconuncondensadoryunaresistenciasolamente:
a) Puedetenerunpoloyunceroreales
b) Tieneunpolorealyningncerosiempre
c) Tieneunpardepoloscomplejosconjugados
d) Puedetenerunceroyningnpolo
1.2 Queremosconstruirunfiltroactivopasobajode4ordenconcuatropoloscomplejosconjugados.Podemos
usarlatopologade
a) Variablesdeestadoyusaramoscuatroamplificadoresoperacionales
b) SallenKeyyusaramoscuatroamplificadoresoperacionales
c) Ungiradorporcadapardepolosyusaramoscincoamplificadoresoperacionales
d) Ungiradorporcadapardepolosyusaramoscuatroamplificadoresoperacionales
1.3 Lainyeccindecargaenuncircuitodemuestreoyretencinesunprocesoqueproduce
a) Distorsinnolinealquenosepuedeeliminarcompletamente
b) Offsetenlaseal
c) Distorsinnolinealquesepuedeeliminarcompletamenteconunapuertadetransmisin
d) Limitacinenelanchodebanda
1.4 Uncircuitodecapacidadesconmutadasaventajaaunfiltroactivoen:
a) Laposibilidaddehacerloprogramable
b) Laprecisinquepermiteensuscoeficientes
c) Laposibilidaddefiltrarsealesdeanchosdebandadesconocidosapriori
d) Laposibilidaddeintegrarsesinnecesidaddeconstruirbobinas.
1.5 Losinterruptoresdelosmultiplexoresanalgicoscuandoestncerradosson
a) unrelcerrado
b) untransistorbipolarsaturado
c) untransistorMOSenelquelacorrientededrenadorIdesindependientedelatensinVds
d) untransistorMOSenelquelarelacinentrelacorrientededrenadorIdylatensinVdsesconstante.

114

TenemosuncircuitodemuestreoyretencinconectadoaunconversorA/Dcomoenlafigura

Vclk
U1
-

M1

Vo

A/D 8 bits

Vg

Ch
Vref=5V

1)SiVgvaraentre0y5VylaVtdeltransistorM1esde1.2V,calculeelvalormnimoparael
nivellgicoaltodelgeneradorderelojVclk.
2)LacapacidadequivalentedelcanaldeltransistorM1esde0.5pF.CalculeenfuncindeChy
losnivelescalculadosenlapregunta1elerrordetensinqueseproduceenlatensindeCh
cuandoelinterruptorM1seabreenelcasopeor.
3)QuevalordaraalcondensadorChparaqueesteerrordeinyeccindecargafuesemenoro
igualque1VlsbenelconvertidorA/Dquehaydetrs.

115

Elcircuitodelafigurarepresentaunfiltroactivoentiempocontinuoseguidodeunfiltrode
capacidadesconmutadas.

1) Sabiendo que la impedancia del circuito equivalente insertado entre los puntos A y B
respondealaecuacin:Zeq=s*Cf*Rf2,calculelafuncindetransferenciaH(s)=Vsf(s)/V1(s),
suponiendoqueelinterruptorSW1estabierto.
2)Digadequtipodelosestudiadosenclaseeselfiltroactivoysiespasobajo,pasoaltoo
pasobanda.CalculelafrecuenciadecorteyelfactordecalidaddeH(s).
3)SiRf=10KyCf=200pF,calculeR5yC2paraquelafrecuenciadecortedelfiltrosea8KHzy
elfactordecalidadQ=1.5
4)CalculeelvalordeC3paraquealcerrarSW1lafrecuenciadecortesereduzcaa4KHz.Cual
seraelnuevofactordecalidadQ?Qucomponenteelectrnicoemplearaparaimplementar
SW1situviesequeintegrarestefiltroenunchip?
5)CalculelacargaenC4yC5enelinstantedetiempot=nTenfuncindeVsfyVsc.Calculela
cargaenC4yC5ent=(n+1)T
6) Calcule la funcin de transferencia en el dominio de la transformada Z H(z)=Vsc(z)/Vsf(z).
Dequtipoyordenes?
7) Atendiendo al ancho de banda del filtro previo, cul sera la mnima frecuencia de
muestreoquepodramosusarparaelfiltrodecapacidadesconmutadas,siSW1estaabierto?

116

Marqueconunacruzlarespuestacorrecta.
1.UncircuitodeControlAutomticodeGanancia(AGC)puedeservir:
a)ParaquelapotenciaderuidotrmicoalaentradadeunconvertidorA/Dseaconstante
b)ParaquelaSNRalasalidadeunconvertidorA/Dsemantengadentrodeunosmrgenes
c)Paramantenerconstanteelanchodebandadeunamplificador
d)ParaquelapotenciaderuidotrmicoalaentradadeunconvertidorA/Dsereduzca

2.Cundoconvieneusarunamplificadorsintonizadoenvezdeunfiltroactivopasobanda?
a)Siemprequepodamosutilizarbobinasfueradeuncircuitointegrado
b)Solamentecuandoloconectamosalasalidadeunmezclador
c)Cuandolafrecuenciadelasealaprocesarrequiereamplificadoresnofactiblesparaelfiltroactivo
d)Nosepuedenhacerfiltrosactivospasobanda,solopasobajo.

3.LasirregularidadesenlosintervalosdecuantificacindeunconversorA/Dproducen
a)Distorsinnolinealquenosepuedecompensar
b)Incrementoenelmargenlibredeespurios(SFDR)
c)UnalimitacinenlarelacinSNDR(seal/ruido+distorsin)mximaobtenible
d)Todassonciertas

4.UnconversorD/Aqueoperaencorrientefrenteaunoentensin
a)Suelesermsrpido
b)Permiteunamejorlinealidad
c)Esincondicionalmentemonotnico
d)Ocupamenosreaenunchip

5.PorquesmuydifcilconstruirunA/Dquetenga3GHzdeanchodebanday16bitsderesolucin?
a)Noesdifcil,esunasituacinmuyfrecuenteenmuchosproductoselectrnicos.
b)Porqueunconvertidorflashpodrafuncionarcon16bitsderesolucinperonoa3GHz
c)Porquelaincertidumbredeaperturayeljitterderelojrequeridosenelcircuitomuestreoserianmuy
estrictosenestecaso
d)Lab)ylac)sonciertas.

6.RespectoalruidodecuantificacinyalruidotrmicoalasalidadeunconvertidorA/D
a)Elruidodecuantificacinesproporcionalalnmerodebitsdelconvertidoryeltrmicoesconstante
b)Elruidoeltrmicoesproporcionalalnmerodebitsdelconvertidorydecuantificacinesconstante
c)Elruidotrmicoydecuantificacindependendelavelocidaddemuestreo
d)Elruidotrmicodependedelavelocidaddemuestreoyeldecuantificacindelnumerodebitsdel
convertidor

117

Enunreceptorderadiosuperheterodino,tenemosunmezcladorquemultiplicalasealdeun
osciladorlocalcon30mVdetensindepicoconunaportadoradeentradade1mVdepicoy
900MHz. El mezclador tiene una ganancia de 30dB y est conectado a un amplificador
sintonizadocomoseindicaenlafigura:

1)Siqueremosquelasealdefrecuenciaintermediadelreceptoresteen10MHz,calculeel
menorvalorposibledelafrecuenciadelosciladorlocalVol.
2)SiVe=G*Vol*Vp,calculelaexpresinmatemticadeVesiVpyVolsonsenoidalesyGesla
ganancia del mezclador. Nota: sen 1 sen 2
1/2 cos 1
2
cos 1
2 .
culeslaamplituddelacomponentedeseadade10MHzenVoltiosdepico?
3) Calcule el valor de C1 para que el amplificador sintonizado seleccione la componente
deseadasiL1=3uH.

118
Enlafigurasemuestraunconvertidordedatostipopipeline.Laprimeraetapaseharealizado
conunconvertidortipoFlashde3bits,unipolar,conunatensindereferenciade4V.Elerror
decuantificacinseobtieneconlaayudadeunconvertidorD/Adecorrienteporelementos
unitarios.Cadafuentedecorrienteaporta0.5mAalacorrientedesalida.LacargadeesteD/A
asusalidaesdetiporesistivo,produciendounatensinquevaraentre0y3.5V.Elrestode
etapassonceldasde1bit.Cadaceldacontieneuncomparador,unconvertidorD/Adetensin
yunamplificador.Contestealassiguientespreguntas:
Celda3bit
Clk

Flash3bit

DAC3bit

Gv

Celda
1bit

Celda
1bit

Celda
1bit

RegistroPipeline

Clk
Vxi

Celda Voi Vxi


=
1bit
Tensin
bi
umbral

bi

DAC
1bit

Voi
2

a)CuntosbitstieneesteconvertidortipoPipeline?
b) Cul es la tensin correspondiente al cambio del bit menos significativo (VLSB) en el
convertidorflashde3bits?
c)PropongaunesquemaparaelconvertidorFlashde3bits,eindiquesiseranecesarioalgn
tipodedecodificadorlgicoasusalida.
d) Cul es el fondo de escala de cada celda de un bit si su comparador tiene una tensin
umbralde2V?
e) Cul es el factor de amplificacin Gv que se necesita en el amplificador diferencial de
tensinidealqueseencuentraantesdelaprimeraceldade1bit?
g) La frecuencia de muestreo de cada etapa es de 100MHz. Cuntos ciclos de reloj tarda el
convertidor en convertir una tensin de 1V? Cul es la velocidad de refresco del dato de
salida?

119

Marqueconunacruzlarespuestacorrecta.
1. Unmoduladorsigmadeltaconuncuantificadorinternode3bitstienemejorrelacinsealaruido
queunconvertidorflashde3bit
a) Siempre,independientementedelafrecuenciaderelojusadaencadacaso
b) Slosiseusaunrelojdemenorfrecuenciaenelmoduladorsigmadelta
c) Slosiseusaunfiltrodeordenelevadodentrodelmoduladorsigmadelta
d) Slosisecolocaunfiltrodediezmadoalasalidadelmoduladorsigmadelta,ysupuestoque
ambosconvertidorescodificanunasealdelmismoanchodebanda.
2.Enunsintetizadordefrecuencia
a) Elaumentodelanchodebandadelfiltrodebucledisminuyelapotenciadelruidodefaseala
salidadelsintetizador.
b) Elanchodebandadelfiltrodebucledebesersuperioralafrecuenciadereferencia
c) Elaumentodelanchodebandadelfiltrodebucleproduceunadisminucindelavelocidadde
saltodefrecuenciadelsintetizador
d) Ningunadelasanterioresescorrecta
3.QuaplicacinconsideramsadecuadaparaunconvertidorD/Adetiposigmadelta?:
a) LasalidadevideocompuestodeunTDT.
b) UnaantenaGPS.
c) Lasalidaparaauricularesdeuntelfonomvil.
d) LaetapaderadiodeunreceptorUMTS
4. Un convertidor A/D sigmadelta de 4 bits tiene una SNDR (relacin seal a ruido ms distorsin)
mximade72dB.Determineculdelassiguientesafirmacionesescierta:
a) EsteconvertidornecesitaunconvertidorD/Ainternode4bit.
b) EsteconvertidornecesitaunconvertidorD/Ainternode12bits.
c) ElconvertidorA/Dtieneunaresolucinequivalenteaunconvertidoruniformede4bits.
d) ElconvertidorA/Dtieneunaresolucinequivalenteaunconvertidoruniformede10bits.
5.Unsintetizadordefrecuenciadedoblemdulo
a) Tienemenorpotenciadeespuriosqueunsintetizadordefrecuenciafraccionaldetiposigma
delta
b) Tienemayorpotenciadeespuriosqueunsintetizadordefrecuenciafraccionaldetiposigma
delta
c) Tienemsresolucinenlaseleccindefrecuenciasqueunsintetizadordefrecuenciafraccional
detiposigmadelta
d) Surespuestaacambiosdefaseesmsrpidaqueladeunsintetizadordefrecuenciafraccional
detiposigmadelta

En el desarrollo de un sistema de grabacin de voz se ha incluido el siguiente convertidor


analgicodigitalsobremuestreadode1bit:
5.12MHz
+

1
1z1

z1
1z1

y[n]

G(z)

128

w[m]

1bitDAC

x(t)

1bitDAC

120

a) Determine el ancho de banda mximo de la seal x(t) que puede adquirirse con este
convertidor.
b)CalculelaNTFdelmodulador
c)EstimelaresolucinenbitsdeesteconvertidorapartirdelaSNRmximaquetericamente
puedeobtenerseenesteconvertidordebidosloaruidodecuantificacin.
d) Qu circuito escogera para la implementacin de los integradores del modulador: un
circuitodecapacidadesconmutadas,uncontadordigital,ouncircuitoactivoRC?
e) Qu circuito escogera para la implementacin del filtro G(z): un circuito de capacidades
conmutadas,unfiltrodigital,ouncircuitoactivoRC?
Datos: La SNR mxima de un modulador SigmaDelta de segundo orden puede estimarse a partir de su modelo
linealcomo6.02*N11.14+50*log(R),dondeNeselnmerodebitsdelcuantificadoruniformeyRlarelacinde
sobremuestreo

121

Sedeseaimplementarunsintetizadordefrecuenciaconelsiguientediagramadebloques:
R
VCO
100kHz
C

64

a)CalculelasensibilidaddelcomparadordefaseenV/radsielcircuitoestalimentadoa5V
b)CalculelasensibilidaddelVCOenMHz/Vapartirdelasiguientegrficadefuncionamiento
delVCO.
Frecuenciade
oscilacin
8MHz

4MHz

5V
Tensindecontrol
0

c) Calcule la funcin de transferencia que modela la respuesta en frecuencia de este


sintetizador ante pequeas variaciones de fase, cuando est enganchado en frecuencia,
expresndoloenfuncindelafrecuenciafp=1/(2RC)
d)Quvalordefpconsideramsadecuadoparaestesintetizador:10kHzo100MHz?Razone
surespuesta,slosepuntuarnrespuestasrazonadas.
e) Suponga fp=10kHz, estime el tiempo de subida en la respuesta ante escaln de este
sintetizador.
e)Supongaqueeldivisordefrecuenciasesustituyeporuncontadorprogramableentre60y
70.Indiquequrangodefrecuenciassepuedengenerarconestesintetizadoryqueresolucin
tiene.
f) Proponga una modificacin del divisor de frecuencia de este sintetizador que permita
disminuireltiempodesubidasinperderresolucinenlasntesisdelasdiferentesfrecuencias.

Datos:Enunsistemadesegundoordendadopor

eltiempodesubidaenlarespuesta

anteescalnvienedadoaproximadamentepor

,supuestoQ>0.5

122

Marqueconunacruzlarespuestacorrecta.
1.1 UnconvertidorD/AR2Rtienelasiguienteventajaconrespectoaunconvertidorporelementos:
a) Essiempremonotnico
b) Requiere menor nmero de componentes, ypor tanto en una solucin integrada ocupa menos rea de
silicio
c) Presentamenordistorsin
d) Puedeoperarconunrelojdefrecuenciasuperior
1.2 UnconvertidorA/D(convertidorA)de10bitspresentaunaINLde0.3LSBsyotroconvertidorA/D(Convertidor
B)de12bitspresentaunaINLde3LSBs.Culdelassiguientesafirmacionesesverdadera?
a) LaSNRmximadelconvertidorBsiemprevaasermayorqueladelconvertidorA
b) ElrangodinmicodelconvertidorBessiempremayorqueeldelconvertidorA
c) ElruidotrmicodelconvertidorBvaasersiempremayorqueeldelconvertidorA
d) LafrecuenciaderelojdelconvertidorAesmenorqueladelconvertidorB
1.3 Elfactordecalidaddelresonadordeunmezcladordoblementebalanceadoinfluyeen:
a) Elniveldelosproductosdeintermodulacinfueradebanda.
b) Losarmnicosdelasealdelosciladorlocal.
c) Lanolinealidaddelatransconductanciadelostransistores.
d) Lagananciayelanchodebandaalasalidadelmezclador.
1.4 EnunconvertidorA/Ddedoblerampa:
a) SerequieredeunconvertidorD/Amultibitinterno.
b) El valor de la constante de tiempo RC y el valor de la tensin de alimentacin no tiene influencia en el
nmeroefectivodebitsdelconvertidor(ENOB).
c) Requiereunnmerodeciclosderelojigualalnmerodebitspararealizarunaconversin.
d) ElvalordelaconstantedetiempoRCnotieneinfluenciaenlaresolucindelconvertidor.
1.5 En un circuito aparecen conectadas dos fuentes de ruido de tensin en serie, de 4V y 3V de valor rms
respectivamente.Culeselvalorrmsdesucombinacinenserie?
a) 7V
b) 25V
c) 5V
d) Nosepuedesaberporqueesunavariablealeatoriadepotenciadesconocida

123

Dadoelcircuitodelafigura,
1) Digaculeslafuncindedichocircuito
2) Calcule la frecuencia que ha de tener la
seal del oscilador local si la seal de
entrada est centrada en 100MHz,
L=1.2mH y C=4nF y queremos que la
salidatengalamximaamplitudposible.
3) Apartirdequefrecuenciademuestreo
mnima del conversor A/D estara
correctamente digitalizada la seal de
salidasegnelcriteriodeNyquist,suponiendoquelasealdeentradatiene1MHzde
anchodebanda?
4) Qupasaracualitativamentesilasealdelosciladorlocalfueseunaondacuadrada
envezdesenoidal?

124

Elsistemadecomunicacionesenlneadelafigura1puederecibirsealesdeentre1mVrmsy
700mVrms, en un ancho de banda analgico de 20MHz, medidos a la entrada del control
automticodeganancia.Contestealassiguientespreguntas:
Amplificador

Tx
D/A

Vo

LineDriver
Vi

Hbrida

exp(.)

Ln(.) Detector

Lnea
Rx
A/D

Integrador
3

AGC

Vc
1000/s

Figura1

Figura2

Figura3
1) Qu convertidor A/D considera ms eficiente para la aplicacin, un convertidor tipo
Pipeline,ounSAR?Justifiquebrevementesurespuesta.

2) Se desea digitalizar la seal recibida con una resolucin mnima de 50dB en ausencia de
ruido trmico. Determine las ganancias mnima y mxima en dB del bloque AGC de la
figura2.Culeselrangodetensionesdecontrol(Vc)paradichomargen?
3) DeterminelaconstantedetiempodelAGC.
4) CalculelacapacidaddeentradadelA/Dparaquelapotenciaderuidotrmicoest10dB
porencimadelapotenciadelerrordecuantificacin,suponiendoqueoperaalavelocidad
deNyquist.(ConsidereKT=4.14*1021)

5) Elcircuitodehbridaelectrnicasemuestraenlafigura3.CalculeelvalordeR1yR2para
quelaatenuacindeTx1enRx1seainfinita.
6) SiR1seincrementaun10%,calculelaatenuacindeTx1enRx1endB.

125

Marqueconunacruzlarespuestacorrecta.
1)

2)

3)

4)

5)

Losfiltrosdecapacidadesconmutadastienenlasiguienteventajafrentealosfiltrosactivos
a) Loscondensadorespuedentenermuchamsprecisin
b) Nonecesitanbobinas
c) Dependendelarelacinentrecondensadores
d) Necesitanoperacionalesdemenoranchodebanda

Elerrordeinyeccindecargadeuncircuitodemuestreoyretencin
a) Crececoneltamaodelcondensadorderetencin
b) DecrecealaumentarlaresistenciadelcanaldelinterruptorMOS
c) DecrecealaumentarelreadelcanaldelinterruptorMOS
d) Introducedistorsinarmnicaenlasealmuestreada

Enunfiltroactivodevariablesdeestado,lafrecuenciadecortedependede
a) Lagananciadelosintegradores
b) Lafrecuenciademuestreo
c) Elanchodebandadelosamplificadoresoperacionales
d) Latoleranciadelasresistencias

Elerrordeincertidumbredeaperturadeuncircuitodemuestreoyretencin
a) Dependedelostiemposdesubidaybajadadelasealderelojexclusivamente
b) DependedelostiemposdesubidaybajadadelasealderelojydelvalordeVtdelinterruptorMOS
c) DependedelreadelcanaldelinterruptorMOS
d) Dependedeltamaodelcondensadorderetencin.

Enuncircuitodemuestreoyretencin,eltransistorMOSdelinterruptor
a) conmutaentrecorteysaturacin
b) tienequesernecesariamentedecanalN
c) entraavecesenlazonatrodo

d) entraenlazonatrodocuandoestabiertoyensaturacincuandoestcerrado

126

Vi[n]

Dadoelcircuito

V0[n]
C1

1) CalculelacargadeC1yC2ent=nTenelcircuito
2) Calcule V0[n+1] en funcin de V0[n] y de Vi[n] en el
circuito,considerandoV[n]=V(nT)
3) CalculelafuncindetransferenciaeneldominioZ

C2

1
2
nT

(n+1)T

127

Queremosrealizarunfiltropasoaltodesegundoorden.ElfiltroequivalenteconcircuitosRLC
semuestraenlafiguraa.Calcule:
Ca=10nF

L
+
Vo

Vi
La=253uH

Figura a)

Ra=159

1) La funcin de transferencia del circuito anterior,


sufrecuenciadecorteenHertziosysufactordecalidad
Q.
2) Que atenuacin tendra aproximadamente un
tonosenoidalde1MHzaplicadoalaentrada?

3) Queremosimplementarelfiltroempleandouncircuitogiradorcomoeldelafigurab.
Dibujeelesquemacompletodelfiltroempleandoelgiradorademsderesistenciasy
condensadoresadicionalesydelevaloresatodosloscomponentes.

Figura (b)

Z(s)=sCbR2

R
Cb=10nF

4) Cmo podra hacer que la frecuencia de corte fuese programable entre su valor
nominal y el doble mediante interruptores MOS en el girador? Dibuje la solucin
propuestarepitiendoelesquemadelfiltroquehadibujadoenelapartado3).

128

Marque con una cruz la respuesta correcta.


1.1 Si dobla el tamao del condensador de retencin en un circuito de muestreo y retencin,
a) Puede duplicar la frecuencia del reloj de muestreo para cualquier interruptor MOS que
use.
b) El error de inyeccin de carga se reduce a la mitad.
c) La incertidumbre al instante de muestreo se reduce a la mitad.
d) El error de inyeccin de carga se duplica.
1.2 Un filtro Sallen-Key tiene la siguiente ventaja frente a un filtro de variables de estado
a) Menor consumo de potencia
b) Calibrado del factor de calidad y la frecuencia de corte ms sencillo
c) Permite mayor tolerancia en los componentes pasivos
d) Permite implementar filtros con frecuencias de corte ms elevadas
1.3 El error de incertidumbre de apertura de un circuito de muestreo y retencin
a) Disminuye si se aumenta la tensin Vt del transistor MOS
b) Depende del rea del canal del interruptor MOS
c) Depende del tamao del condensador de retencin.
d) Es mayor para seales ms rpidas y de mayor excursin.
1.4 Un filtro activo en tiempo continuo tiene la siguiente ventaja frente a un filtro de
capacidades conmutadas
a) Las resistencias pueden tener mucha ms precisin
b) Necesitan operacionales de menor ancho de banda
c) No necesitan bobinas
d) Dependen de una constante de tiempo
1.5 En un circuito de muestreo y retencin, una carga resistiva finita
a) Produce un escaln de tensin que se conoce como pedestal de muestreo
b) Aumenta el error de incertidumbre de apertura
c) Provoca que el interruptor MOS entre en zona trodo
d) Produce un error de tensin durante la fase de retencin

129

Dado el circuito

2
1

C2

C1

Vi[n]

V0[n]

1
2
nT

(n+1)T

1) Calcule la carga de C1 y C2 en t=nT en el circuito

2) Calcule la carga de C1 y C2 en t=nT+T/2 en el circuito

3) Calcule V0[n+1] en funcin de V0[n] y de Vi[n] en el circuito, considerando V[n]=V(nT)


4) Calcule la funcin de transferencia en el dominio Z

130

Queremos realizar un filtro paso banda de segundo orden con funcin de transferencia

Ko s

H ( s)

s
2

o
Q

s o

, usando el siguiente circuito:


2

Responda a las siguientes preguntas:


1) Justifique la seal de salida que debe escoger (Vo1, Vo2 o Vo3) para obtener un
filtrado paso banda de la seal de entrada, indicando la funcin de transferencia
obtenida en funcin de los componentes pasivos.
2) Exprese el factor de calidad Q, la frecuencia central o , y la ganancia K de este filtro
en funcin de los componentes pasivos, suponiendo que R1=Rf
3) Calcule el factor de calidad y la frecuencia central del filtro para atenuar 60dB a 4MHz
y amplificar 10dB a la frecuencia central, suponiendo que la frecuencia central es muy
inferior a 4MHz.
4) Si C=4nF, calcule R, R2 y R3 para cumplir con lo estipulado en los apartados anteriores.
5) Determine las modificaciones del circuito para que la frecuencia central del filtro sea
programable entre el valor calculado y una octava por encima, con ayuda de una seal
de control binaria. Dibuje el circuito resultante, indicando los valores de los
componentes.

131

Marque con una cruz la respuesta correcta.


1.1 Si un convertidor A/D de aproximaciones sucesivas tiene N bits, necesita
a) 2^N pulsos de reloj para hacer una conversin
b) 6N pulsos de reloj para hacer una conversin
c) 1 pulso de reloj ya que todas las comparaciones se hacen simultneamente
d) N pulsos de reloj para hacer una conversin
1.2 En un mezclador doble balanceado, la amplitud de la tensin de salida
a) depende de la amplitud de la entrada moduladora
b) depende del producto de las amplitudes de las dos entradas
c) depende de la amplitud de la entrada con el nivel ms alto
d) depende de la corriente de polarizacin de los pares diferenciales exclusivamente
1.3 Si en un Control Automtico de Ganancia no usamos un bloque logartmico para medir la
salida del AGC ni un amplificador de ganancia variable exponencial
a) El tiempo de respuesta del AGC es mucho mas largo
b) El AGC no es capaz de mantener un nivel constante a la salida
c) El tiempo de respuesta del AGC depende del nivel de la seal de entrada
d) El tiempo de respuesta del AGC es independiente del nivel de la seal de entrada
1.4 Un convertidor D/A de N bits basado en espejos de corriente iguales
a) Divide una corriente en fracciones binarias usando 2N resistencias
b) Utiliza 2N fuentes de corriente
c) Utiliza 2N condensadores iguales
d) Solamente se puede implementar con transistores bipolares

132

En la figura tenemos un modulador que genera una seal en AM y emplea un conversor D/A
para generar la seal moduladora. La seal moduladora tiene 10KHz de ancho de banda. La
seal portadora se genera con un generador senoidal de frecuencia 20MHz. Conteste
justificando las respuestas:
fs
D/A

20MHz
a) A qu frecuencia de muestreo fs debera ir el conversor D/A como mnimo?

b) Que circuito hay que colocar en el bloque "F" de la figura?

c) A qu frecuencia central aparecera la seal modulada en la salida Y?

d) Si queremos que la relacin SNDR en el punto M del circuito sea de 70dB, Cual debera ser
la ENOB mnima del conversor D/A? Valdra cualquier conversor de 12 bits de resolucin?

e) Si la seal moduladora generada por el D/A es un tono senoidal, qu pasara si omitimos el


bloque "F"?

f) Para generar la seal en AM, Es necesario un mezclador de 4 cuadrantes, o basta con uno
de 2 cuadrantes?

133

En un sistema de comunicaciones se desea usar el siguiente diagrama de bloques, como


parte del receptor:
e

Vc(t)

Vin(t)

fs
Va(nTs)

Vs(t)
VGA

D(nTs)
A/D
13bits

rms()

Cs

Ln()

Vc(t)

F(s)

Vr

A la entrada del amplificador de ganancia variable o VGA llega una seal de 10MHz de
ancho de banda, con una amplitud de pico variable entre 1mV y 100mV. La ganancia mnima
del VGA es 12dB, de forma que el convertidor A/D trabaja a plena escala cuando se reciben
100mV de pico en Vin. Se desea una SNR mnima a la salida del A/D de 72dB.
Considere todos los componentes ideales a efectos de ruido con excepcin del
muestreador. Para realizar los clculos que se piden a continuacin suponga Vin senoidal y
conteste a las siguientes preguntas:
1) Calcule la frecuencia mnima del reloj de muestreo para poder recuperar correctamente la
seal recibida, el rango de tensiones del A/D que determina su fondo de escala, y la
tensin de 1LSB.
2) El condensador Cs se ha diseado para que la potencia de ruido trmico en Va domine
sobre la potencia del error de cuantificacin introducida por el A/D. El muestreador
consiste en un transistor MOS, que a efectos de ruido trmico, se modela por su
resistencia de canal. Considerando la SNR mnima que se desea obtener, y sabiendo que
la resistencia de canal en este caso son 100, calcule el valor de Cs.
3) Calcule la relacin de potencias entre el ruido trmico y el error de cuantificacin, y
demuestre que efectivamente la potencia de ruido trmico domina sobre la potencia del
error de cuantificacin.
4) Calcule la ganancia mxima del VGA que garantiza la SNR deseada para el mismo valor de
Cs, y proponga una funcin F(s) que minimice el error estacionario del lazo de control del
VGA.
5) Por error se ha seleccionado un VGA con un rango de ganancias entre 10dB y 40dB.
Describa qu ocurrir con el error del lazo de control en este caso. Cul sera la amplitud
mnima en Vin para la que se seguira cumpliendo la SNR mnima deseada? Cul sera la
SNR si la amplitud de pico en Vin es 1mV?
Otros Datos: Constante de Boltzmann=1.38x10-23J/K, Temperatura=300K, Ancho de banda de
ruido equivalente de un filtro RC =1/(4RC)

134

Marque con una cruz la respuesta correcta.


1. La relacin seal a ruido de cuantificacin (SNR) mxima de un conversor A/D de N bits
a) Depende de la amplitud mxima de la seal de entrada, de N y de la frecuencia de
muestreo
b) Depende de si domina el ruido trmico o el de cuantificacin
c) Vale 6N+1.76 dB para cualquier seal de entrada
d) Depende del nmero de intervalos de cuantificacin en que se divide la referencia del
convertidor
2. Cuando sobremuestreamos una seal por un factor R con un conversor A/D de N bits
conseguimos que
a) La SNR mxima mejore en 10log(R)
b) La SNR mxima mejore en 20log(R)
c) La SNR mxima mejore en 20log(R) si empleamos un filtro digital posterior para
diezmar
d) Ninguna de las anteriores es correcta
3. La linealidad de un conversor D/A realizado con un modulador sigma-delta de 1 bit est
limitada por:
a) Nada, es perfecto al ser de 1 bit.
b) El numero de bits de los registros de los integradores previos al conversor de 1 bit
c) El offset del convertidor D/A de 1 bit
d) La linealidad del filtro en tiempo continuo que sigue al conversor de 1 bit
4. El filtro de bucle del PLL de un sintetizador debe ser:
a) de menor ancho de banda que la referencia de frecuencia siempre
b) de mayor ancho de banda que el espaciado de frecuencia de los canales del
sintetizador
c) Del mismo orden que la funcin de transferencia de fase del PLL que se desee
d) un circuito RC.
5. Un modulador sigma delta de 1 orden tiene una SNR(dB)=6N+1.76-5.17+30log(R):
a) Esta frmula se obtiene integrando la densidad espectral de ruido de cuantificacin
entre - y
b) Esta frmula se obtiene integrando la densidad espectral de ruido de cuantificacin
entre - /R y /R
c) Esta frmula se obtiene integrando la densidad espectral de ruido de cuantificacin
entre +Vlsb/2 y -Vlsb/2
d) Esta frmula se obtiene integrando la densidad espectral de ruido de cuantificacin
entre - /R y /R filtrado por la funcin de transferencia del ruido (NTF)

135

Se desea disear un sintetizador que cubra una banda de frecuencias de 2110MHz a 2165MHz
con un espaciado de canales de 5MHz. Se dispone del sistema de la figura:
incremento
de fase L

DDS

D/A

fr

fb

f0
VCO

filtro paso
bajo

Comparador
de fase

Divisor
1/N

El DDS tiene una memoria ROM de 216 posiciones y la palabra de control del incremento de
fase L, tiene tambin 16 bits. Suponga que N=32 y que fr tiene 256MHz. Calcular:
1) La frecuencia de la seal fb para cada uno de los extremos de la banda y el incremento de
frecuencia en fb correspondiente al salto de un canal.
2) El valor del parmetro L que habra que programar para cada extremo de la banda y el
incremento de frecuencia en f0 al pasar de un valor L al siguiente L+1.
3) El ancho de banda del filtro de bucle podra ser mayor que el espaciado de los canales?
4) Si el filtro paso bajo es un filtro RC, de que orden es la funcin de transferencia de fase del
PLL?
Queremos sustituir el DDS y el D/A por un modulador sigma delta. Para ello desconectamos el
DDS y conectamos en fb el generador de referencia fr directamente. Adems, sustituimos el
divisor por N por un divisor de doble modulo entre N y N+1 controlado por un modulador
sigma delta digital de 1 bit al que aplicamos un valor constante K. Cuando el sigma delta
produce un 0 se divide por N (32) y cuando produce un 1 se divide por N+1 (33).
5) Partiendo del diagrama del enunciado, dibuje el diagrama de bloques de este nuevo
sintetizador.
6) Si aplicamos al sigma-delta una entrada K=0 constantemente, calcule el nuevo valor de fr
para que se obtenga en f0 2170MHz.
7) Calcule el valor de la constante K que habra que aplicar al modulador sigma delta para
obtener cada uno de los extremos de la banda.
8) Qu incremento del la constante K habra que aplicar para obtener los saltos de 5MHz?

136

Marque la respuesta correcta.


Bloque 1.
1.1 El valor del modulo de los polos de un filtro activo de 4 orden define:
a) La ganancia del filtro a la frecuencia de corte.
b) La frecuencia de corte del filtro si es de tipo Chebyshev.
c) La frecuencia de corte del filtro si es paso bajo.
d) La frecuencia de corte del filtro si es de tipo Butterworth.
1.2 La incertidumbre de apertura de un circuito de muestreo y retencin:
a) Introduce un error aleatorio incorrelado con la seal de entrada
b) Introduce un error proporcional al valor del condensador de retencin
c) Produce un error proporcional a los tiempos de subida y bajada del reloj de muestreo
d) Produce un error que depende de la resistencia del interruptor MOS
1.3 La resistencia del canal de un interruptor MOS en un circuito de muestreo y retencin
a) Aumenta la potencia de ruido trmico muestreado en el condensador
b) Limita el ancho de banda de la seal de entrada
c) Aumenta la inyeccin de carga
d) Aumenta la incertidumbre de apertura.
1.4 Un circuito de capacidades conmutadas es preferible:
a) Antes de un circuito de muestreo y retencin para evitar aliasing
b) Despus de un conversor D/A para actuar de filtro de interpolacin
c) Cuando no podemos utilizar inductancias en un circuito integrado
d) Cuando queremos filtrar una seal muestreada y cuantificada
1.5 Un girador es
a) Un circuito en tiempo continuo que implementa un filtro de segundo orden
b) Un circuito de capacidades conmutadas que simula el efecto de una inductancia
c) Un circuito que invierte la polaridad de la reactancia de un condensador
d) Un circuito que simula a una red RLC pasiva

Bloque 2.
2.1 Un control automtico de ganancia suele tener un amplificador que varia su ganancia
logartmicamente porque
a) de esta forma podemos programar su ganancia en Decibelios.
b) el sistema de control que se forma es lineal si consideramos las magnitudes en dB.
c) as se puede implementar con un multiplicador de 2 cuadrantes.
d) no hace falta poner un integrador en el bucle de control de ganancia.
2.2 En un mezclador doble balanceado (clula de Gilbert):
a) tanto la entrada de la seal portadora como la de la seal moduladora son
diferenciales
b) solamente se pueden multiplicar seales en dos cuadrantes
c) el circuito se construye tpicamente con un par diferencial y una fuente de corriente
d) si las dos entradas tienen la misma frecuencia slo sale una tensin continua
2.3 El error de cuantificacin de un conversor analgico / digital
a) se suele suponer que es un ruido blanco con un modelo estadstico Gausiano
b) tiene una potencia que disminuye con el sobremuestreo.
c) Depende del tamao del condensador del circuito de muestreo y retencin.
d) tiene una potencia que depende solo del tamao del escaln de cuantificacin del A/D
2.4 Un convertidor digital / analgico de 5 bits que emplea fuentes de corriente todas iguales
a) necesita 5 fuentes de corriente
b) necesita ms fuentes de corriente que las resistencias de un D/A tipo R-2R de 5 bit.
c) no es monotnico, a diferencia del de tipo R-2R
d) necesita tantas fuentes de corriente como las resistencias de un D/A tipo R-2R de 5 bit.
2.5 Un conversor A/D de aproximaciones sucesivas de 16 bits y 1 milln de muestras/segundo
a) El comparador interno hace 1 milln de comparaciones por segundo
b) El conversor D/A interno hace 1 milln de conversiones por segundo
c) El conversor sobremuestrea la entrada por un factor R=16
d) El reloj del registro de aproximaciones sucesivas ha de ser de 16MHz al menos

Bloque 3.
3.1 Un A/D de 10 bits muestrea a 2MHz una seal senoidal de 100KHz de ancho de banda
a) El factor de sobremuestreo es R=20
b) La SNR mxima que podramos obtener es de 61.76dB
c) La SNR mxima que podramos obtener es de 71.76dB
d) La SNR mxima que podramos obtener es de 74.77dB
3.2 Un reproductor de audio digital utiliza un conversor D/A sigma delta de 1 bit
a) Delante del D/A hay que poner un filtro de condensadores conmutados de
interpolacin
b) Detrs del D/A hay que poner un filtro digital numrico de diezmado.
c) Detrs del D/A hay que poner un filtro analgico para eliminar ruido de cuantificacin
d) Detrs del D/A hay que poner un filtro digital para eliminar alias.
3.3 Un conversor A/D de tipo sigma delta de 1 bit implementado con condensadores
conmutados tiene la ventaja de que
a) no incluye ningn circuito de muestreo y retencin al igual que el flash.
b) Puede funcionar a una frecuencia de muestreo similar a la de los conversores flash.
c) No necesita ningn tipo de calibrado al ser de un bit.
d) No necesita ningn conversor D/A interno como el flash.
3.4 Un sintetizador de doble mdulo tiene la siguiente ventaja:
a) generar ruido aleatorio en vez seales espurias.
b) permitir un divisor de la referencia que solo tiene dos valores de divisin.
c) permitir un preescalador de la salida del VCO que solo tiene dos valores de divisin.
d) permitir un preescalador de la salida del VCO que solo tiene un valor de divisin.
3.5 En un generador senoidal de tipo DDS (sntesis digital directa)
a) Necesitamos un D/A cuya frecuencia de muestreo vara segn la frecuencia a generar
b) Necesitamos un D/A cuya resolucin coincida con la longitud de la ROM del DDS
c) Necesitamos que el incremento sobre el contador que direcciona la ROM tenga tantos
bits como el conversor D/A
d) Necesitamos un D/A que funciona a una frecuencia de muestreo fija

137

El sistema de la Figura 1 forma parte del front-end analgico de un mdem para ADSL, donde Z L
representa la impedancia de la lnea telefnica vista desde el circuito de la hbrida.

Interpolador

D/A
1bit

SD 1bit

Procesador
digital

Filtro
diezmado

Vin

Htd(z)

Vout

Htc(s)

Line Driver

Hbrida
A/D
SAR

ZL

Ha(s)

Vr

Figura 1

A
1

Vin
C1

R1

1
Vout

C2

Zh

Vr

R2
nT

Figura 2

ZL

nT+T
nT+T/2

B
Figura 3

En la parte transmisora encontramos un bloque interpolador, un D/A de un bit tipo sigma-delta, y un


filtro compuesto por dos etapas, la primera de ellas, Htd(z), opera en tiempo discreto a la misma
frecuencia de reloj que usa el D/A, y la segunda, Htc(s), opera en tiempo continuo. La salida del filtro
Htc(s) se aplica a un amplificador de potencia (Line Driver) antes de conectarse al circuito de la hbrida.
En la parte receptora encontramos un filtro antialias, Ha(s), y un convertidor A/D de aproximaciones
sucesivas que est sobremuestreado, seguido de un filtro de diezmado.
Responda a las siguientes preguntas sobre cada una de las partes del sistema.
Sobre la parte del transmisor,
a)

A la entrada del bloque interpolador tenemos una seal digital codificada con 13 bits y una tasa
de 4 millones de muestras por segundo. Sabiendo que el D/A sigma-delta es de 1 bit y de
segundo orden, determine el factor de sobremuestreo necesario para no perder SNR.
b) El filtro que opera en tiempo discreto est implementado con el circuito de la Figura 2.
Determine su funcin de transferencia Htd(z) si C1=C2. Dibuje el diagrama polo-cero de esta
funcin.
c) Proponga una frecuencia de corte del filtro formado por Htd(z) y Htc(s) que garantice que la
seal tenga la SNR calculada en el apartado a)
Sobre el circuito de hbrida de la Figura 3,
d) Suponiendo que Zh=ZL calcule la relacin entre R1 y R2 para que la seal recibida en B slo
dependa de Vr.
e) Qu ocurrira si variara la impedancia de la lnea ZL?
Sobre la parte del receptor,
f)

La frecuencia de muestreo del convertidor A/D es 64MHz. Determine el orden del filtro
antialias, Ha(s) para atenuar 36dB a dicha frecuencia. Suponga que la frecuencia de corte del
filtro es igual al ancho de banda, 2MHz.

g)

Considere que el circuito de la hbrida introduce a la entrada del filtro Ha(s) una densidad
-17 2
espectral de potencia de ruido trmico de 10 V /Hz. Suponiendo que el filtro es de primer
orden, y que es ideal no introduciendo ruido trmico, determine la potencia de ruido a la salida
del filtro.
h) Si el convertidor A/D es de 10bits, considerando que es de aproximaciones sucesivas, indique la
frecuencia de reloj necesaria para que su circuito opere correctamente.

Datos:
-

En un modulador sigma-delta de segundo orden,


SNR max=6N-12+50log(R)

Donde N es el nmero de bits del cuantificador del modulador y R la relacin de


sobremuestreo.
-

En un filtro de primer orden, con funcin de transferencia H(s), ganancia unidad, y frecuencia
de corte f0 en Hz,

|H(j2f)|2df=f0/2
0

138

Marque con una cruz la respuesta correcta.


3.1 El error debido a la inyeccin de carga en un circuito de muestreo y retencin puede
atenuarse si
a) Disminuimos los tiempos de subida y bajada del reloj de muestreo
b) Disminuimos el valor de la capacidad del condensador de retencin
c) Disminuimos el tamao del interruptor MOS
d) Aumentamos el tamao del interruptor MOS
3.2 Para que un integrador de capacidades conmutadas opere correctamente
a) Se necesitan dos fases de reloj de distinta frecuencia
b) Se necesita un amplificador operacional con un producto GBW mucho mayor que la
frecuencia de muestreo.
c) Se necesitan una resistencia y un condensador con una constante RC del mismo orden
de magnitud que la frecuencia de muestreo.
d) Se necesitan exclusivamente interruptores MOS, resistencias y condensadores
3.3 Comparado con un filtro activo que opera en tiempo continuo, un filtro de capacidades
conmutadas tiene la siguiente ventaja:
a) Sus coeficientes pueden realizarse de una forma ms precisa
b) Puede usarse para implementar un filtro antialias
c) Puede integrarse en un circuito CMOS debido a que no necesita bobinas
d) Puede usarse en aplicaciones que usan seales de alta frecuencia.
3.4 Un circuito de control automtico de ganancia est diseado para entregar 1Vrms. Su
ganancia es variable entre 3dB y 40dB. De acuerdo a estos datos, cul es el valor mnimo
de tensin rms que se espera a la entrada?
a) 10mVrms
b) 0.7Vrms.
c) 0.1mVrms.
d) 0.5Vrms
3.5 La frecuencia de resonancia impuesta
por L y C en el mezclador de la figura es
10MHz. La seal de entrada est
centrada en 100MHz y tiene 2MHz de
ancho de banda. Cul de las siguientes
afirmaciones es falsa?
a) Al aplicar 90MHz en el oscilador
local, la seal de salida tiene
amplitud mxima.
b) La frecuencia mnima de muestreo
para digitalizar correctamente la
salida segn el criterio de Nyquist
es 4MHz.
c) El mezclador de la figura contiene una clula de Gilbert.
d) La salida del mezclador est sintonizada a 10MHz.

3.6 Un determinado filtro tiene 20KHz de ancho de banda equivalente de ruido. Determine la
densidad espectral de potencia de una fuente de ruido blanco conectada a la entrada,
sabiendo que a la salida del filtro hay un valor rms de tensin de 2Vrms
a) 200 .10-6 V2/Hz
b) 20.10-6 V2/Hz
c) 10.10-6 V2/Hz
d) 100.10-6 V2/Hz
3.7 Un error de DNL de 0.1LSBs en un convertidor D/A de 10 bits produce
a) Que el convertidor no sea monotnico
b) Que el convertidor presente una menor relacin de seal a ruido ms distorsin
(SNDR) en comparacin con el mismo D/A sin error de DNL
c) Que el convertidor tenga un error de ganancia
d) Que el convertidor tenga un mayor tiempo de establecimiento en comparacin con el
mismo D/A sin error de DNL
3.8 Un convertidor A/D de tipo sigma-delta tiene un cuantificador interno de 1 bit, y opera con
una relacin de sobremuestreo de 100. Si el ancho de banda analgico es de 20KHz, y la
SNR a la salida del filtro de diezmado es 84dB, cul es la tasa de datos a la salida del
modulador, antes de pasar por el filtro de diezmado?
a) 5,6 millones de muestras por segundo
b) 2,8 millones de muestras por segundo
c) 2 millones de muestras por segundo
d) 4 millones de muestras por segundo

139

Tenemos el siguiente circuito:

Este circuito consiste en un filtro paso bajo de sallen-key que acta como filtro antialiasing y
un convertidor analgico digital.
1) Diga cul es el orden del filtro. Diga cul sera la atenuacin en dB/dcada a partir de la
frecuencia de corte
2) A tenor del esquema del convertidor diga qu tipo de los estudiados en clase se trata. Cul
sera la frecuencia de la seal de reloj Vclk para obtener una frecuencia de muestreo de
fm=100MHz?
3) Si la frecuencia de muestreo fm=100MHz, calcule el ancho de banda que debe tener el filtro
para que no se produzca aliasing.
4) Calcule los valores de R5, R8 y R7 para fijar la frecuencia de corte igual al ancho de banda
que ha calculado en 3) si C1=C2=25pF y queremos un factor Q=1.
5) La seal de entrada tiene una componente continua de 1.25V sumada a una tensin
senoidal de 1.25V de pico y frecuencia 1MHz. Calcule y dibuje como seria la seal en el punto
Vf. Calcule como seria la en Vf seal si tuviese 500MHz en vez de 1MHz.
6) Calcule los puntos de conmutacin de los comparadores Vc1, Vc2 y Vc3. Escriba en una tabla
los valores de los intervalos de tensin del convertidor A/D y los cdigos asociados de dos bit
que deberan aparecer en B1 y B2.
7) Copie y rellene la tabla de verdad del decodificador que est dentro del bloque "Registro y
decodificador" y que liga S1, S2 y
S3 con B1 y B2.
Datos: C1=C2=C, R7=R8=Rf
S1 S2 S3

B1 B2

Vf s

Vin s

k02

s2

0
Q

s 02

1
Rf C

1
3 k

Das könnte Ihnen auch gefallen