TECSUP - PFR

Circuitos Digitales

Unidad VII

CIRCUITOS SECUENCIALES

1.

INTRODUCCIN
A diferencia de los sistemas combinacionales, los sistemas secuenciales son
circuitos que consideran la variable tiempo, aunque esta no este explicita en
dichos circuitos.
La caracterstica ms importante en los sistemas secuenciales es que sus salidas
dependen del estado actual de las entradas y tambin de los estados anteriores
de ellas, por lo que se dice que los circuitos secuenciales poseen memoria.
Esta caracterstica implica que todo sistema secuencial reacciona a diversos
estados de entrada, genera una serie de estados internos y tambin estados de
salida.
As entonces, en todo sistema secuencial se puede distinguir:

Figura 7.1 Sistema secuencial

De acuerdo a la forma en que se obtiene la salida, los sistemas secuenciales se

distinguen en:
a). Mediante combinacin de las variables de entrada y las variables de estado
interno, y se conoce como AUTOMATA DE MEALY.

103

Circuitos Digitales

TECSUP - PFR

Figura 7.2 Autmata de mealy

b). Las variables de salida coinciden con las variables de estado interno o
dependen solo de ellas, conocido como AUTOMATA DE MOORE.

Figura 8.3 AUTOMATA DE MOORE

La evolucin del estado interno de un sistema puede realizarse de dos formas

principales:
a). Autnoma: El sistema evolucionado son control externo alguno hasta, para
una combinacin de las entradas Xi determinada, las combinacin Y t + 1
coincide con Yt, con lo cual el sistema alcanza un estado estable. Los
sistemas de este tipo reciben el nombre de sistemas secuenciales asncronos
(SSA CSA).
b). Controlados mediante impulsos de un generador: El estado interno del
sistema secuencial evoluciona solamente cuando se aplica un impulso
procedente de un generador o reloj. Los sistemas de este tipo reciben el
nombre de sistemas secuenciales sincronos (SSS CSS).

104

TECSUP - PFR

Circuitos Digitales

Ejemplo:

Anlisis del circuito con el interruptor en el punto a)

La salida de la compuerta 1 es

AB

La salida de la compuerta 2 es

La salida de la compuerta 3 es

AB

Luego

Z=AB

Anlisis del circuito con el interruptor en el punto b)

La salida de la compuerta 1 es

AB

La salida de la compuerta 2 es

By

La salida de la compuerta 3 es

AB

Luego

By

Z=AB+By

Donde B y refleja la influencia de la realimentacin.

Sea el siguiente circuito secuencial

105

Circuitos Digitales

TECSUP - PFR

Figura 7.5 SISTEMA SECUENCIAL

De aqu se deduce que:

Algunas definiciones
1. Una variable de estado interno esta excitada en el instante t0 si se cumple
que

2. Una variable de estado esta en estado estacionario si se cumple que

3. Un circuito secuencial asncrono esta en estado estacionario cuando todas las

variables de estado interno estn en estado estacionario.

4. Un circuito secuencial asncrono esta es un estado inestable cuando al menos

una variable de estado interno esta excitada.

2.

ELEMENTOS DE REALIMENTACIN
Estudiaremos cuatro tipos diferentes de elementos de realizacin, tambin
denominados elementos de memoria, conocidos con el nombre de biestables o
flip-flop, ya que generan estados estables bajo dos condiciones diferentes. Un flip
flop (dos estados estables) que puede almacenar un nico bit en un determinado
instante, bien un 1 o un 0. la salida de un flip flop biestable indica que bit esta
almacenado. El ejemplo principal de un biestable sincrono es la seal de reloj.
Esta seal permite que el biestable opere, es decir, cambie de estado.

106

TECSUP - PFR

Circuitos Digitales

En general, para lograr cambios en la salida de los biestables, la seal de reloj

debe cambiar. Para ello, existen dos alternativas:
a. Activacin por cambio en el nivel de reloj (nivel alto 1, nivel bajo 0). El
biestable se activa cada vez que el reloj toma el nivel alto (1) o cada vez que
toma el nivel bajo (0).
b. Activacin por flanco. Los biestables sincronizados por reloj tienen una
entrada de reloj, denominada CLK, CK o CP. En los biestables activados de
reloj, la entrada CLK es activada por una transicin de la seal. El reloj puede
ser activado por una transicin con pendiente positiva (TPP), o por una
transicin con pendiente negativa (TPN). En estos casos, el flip flop se activa
cuando la seal de reloj cambio de 0 a 1, lo que se conoce cono activacin
por flanco de subida (TPP), o bien se activa cuando la seal de reloj cambia
de 1 a 0 (activacin por flanco de bajada o TPN).
En el caso de los biestables asncronos estos no poseen una seal de reloj y
actan cada vez que les llega una seal a sus entradas, inicindose una
secuencia de cambios internos en el biestable hasta que se estabiliza por si solo.
Flip-flop D o Delay (retardo).
Este elemento de memoria es sincrono. Posee una nica entrada de datos, una
entrada de reloj y una salida y su complemento, como se muestra en la figura
7.6 siguiente.

Figura 7.6

Flip-flop tipo T
Este elemento de memoria es sincrnico. Posee una nica entrada de datos, una
entrada de reloj y una salida y su complemento, como se muestra en la figura
7.7 siguiente.

Figura 7.7 Flip-flop SR (set reset) asincrnico

107

Circuitos Digitales

TECSUP - PFR

Este elemento de memoria es asincrnico, es decir no posee un reloj externo.

Posee dos entradas de datos, una salida t su complemento, como se muestra en
la figura 7.8 siguiente.

Figura 7.8

Flip-flop JK
Este elemento de memoria es sincrono. Posee dos entrada de datos, una entrada
de reloj y una salida y su complemento, como se muestra en la figura 7.9
siguiente.

Flip-flop JK Como flip-flop D

Flip-flop JK Como flip-flop T

Figura 7.9

108

TECSUP - PFR

Circuitos Digitales

Figura 7.10

3.

INTRODUCCIN
SNCRONAS

Figura 7.11

AL

DISEO

DE

MQUINAS

SECUENCIALES

Analizaremos el diseo de un circuito secuencial usando como ejemplo un

sumador serie:

En este caso, el acarreo nos indica el pasado de las entradas.

Un estado de la maquina es una situacin que toma la mquina y que considera
las variables de entrada pasadas.
El estado representa cada una de las historias anteriores de la entrada.
En nuestro ejemplo, por cada bit que se desea sumar hay cuatro estados de
entrada mas un estado por el carrier (acarreo) anterior. El efecto que produce en
el estado final es cero o uno luego la maquina tendr dos estados.
Estado A: cuando el acarreo anterior fue 0
Estado B: cuando el acarreo anterior fue 1.
La siguiente tabla denominada Tabla de estados y salida define lgicamente la
maquina secuencial.

109

Circuitos Digitales

TECSUP - PFR

Otra forma de representar el funcionamiento del sumador es mediante el

Diagrama de Estados del sumador serie cuya formase muestra en la figura 7.12.

Figura 7.12 Diagrama de estados y salida del sumador

Pasamos la tabla de estados y salidas a una tabla denominada de Transiciones y

Salida, cambiando los caracteres alfabticos por sus cdigos numricos binarios
asociados.

El valor de la variable y(ti) caracteriza el estado presente. Llamaremos Y(ti+1) al

estado siguiente. Si consideramos el elemento de memoria como un simple
retardo, entonces la variable Y(ti) = y (ti+1).

110

TECSUP - PFR

Circuitos Digitales

Figura 7.13

Aqu

Y (ti) = y (ti+1) si y solo si la memoria es un retardo

Dependiendo del elemento de memoria a utilizar, se construye una nueva tabla

denominada Tabla de Excitaciones y Salida.
Para construir esta tabla se razona de la siguiente manera: Si el estado actual o
estado presente (ti) es 0 y se requiere un valor 0 en el estado siguiente (ti+1),
entonces debemos colocar un 0 en la entrada del retardo.
De esta manera, la tabla de excitaciones y salida es:

Tabla de excitaciones y salida

Esta tabla representa un mapa de karnaugh para Y (ti) y otro para Z (ti).

Luego el circuito secuencial es el que se muestra en la figura 7.14 siguiente:

111

Circuitos Digitales

TECSUP - PFR

Figura 7.14. Circuito del sumador secuencial

3.1

DETECTORES DE SECUENCIA
Los detectores de secuencia, permiten determinar la presencia de una
determinada secuencia de unos y ceros dentro de un tren de pulsos,
generando una salida cada vez que esta secuencia se cumple.
Ejemplo: Disear un circuito secuencial que detecte la secuencia binaria
1010.
El primer lugar determinaremos el Diagrama de estados y salida para
nuestro detector inicialmente la maquina estar en el estado A, pasando a
estados sucesivos conforme se vaya detectando la secuencia solicitada.
Una vez detectada la secuencia la maquina vuelve al estado inicial. Esta
forma genera el diagrama de estados y salida de la figura 7.15.

112

TECSUP - PFR

Circuitos Digitales

Figura 7.15. Diagrama de Estados y Salida para el detector de

secuencia sin traslape

Para probar el funcionamiento de esta maquina secuencial, supondremos

que tenemos presente el siguiente tren de datos+.

Ntese que la maquina detecta la presencia de tres secuencias 1010,

momentos en los cuales entrega un 1 en su salida. Sin embargo, al
revisar el tren de pulsos se aprecia que entre las dos primeras secuencias
1010 se encuentra otra formada por los valores finales de la primera
secuencia y los valores iniciales de la segunda secuencia.
Esta particularidad se conoce con el nombre de traslape (secuencias
formadas con partes de otras secuencias).
Para generar una mquina que detecte todas las secuencias existentes en
el tren de pulsos. Modificamos nuestro Diagrama de Estados y Salida
original, al mostrado en la figura 7.16.

113

Circuitos Digitales

TECSUP - PFR

Figura 7.16. Diagrama de estados y salida del detector de secuencia con

traslape

En este caso, ante la presencia del mismo tren de datos, las salida de
esta maquina ser la siguiente.

Continuaremos
desarrollando
nuestro
considerando la alternativa con traslape.
Tabla de estados y salida:

detector

de

secuencia,

Tabla de transiciones y salida

Definicin del elemento de memoria.

a).

usando flip-flop D, confeccionamos la tabla de excitaciones y salida.

114

TECSUP - PFR

Circuitos Digitales

Tabla de excitaciones y salida

Figura 7.17 Circuito lgico del detector de secuencia sin traslape,

con flip flop tipo D

b).

usando flip flop T, confeccionamos la tabla de excitaciones y salida

115

Circuitos Digitales

TECSUP - PFR

Figura

c).

7.18 Circuito del detector de secuencia sin traslape, con flip flop T

usando flip flop JK, confeccionamos la tabla de excitaciones y salida

116

TECSUP - PFR

Circuitos Digitales

Figura 7.19 Circuito lgico del detector de secuencia, con flip flop JK

3.2

CONTADORES
Como su nombre lo dice, los contadores son mdulos cuya funcin es la
de entregar la cuenta (en binario) del numero de veces que se presenta
un determinado evento, traducido como pulsos aplicados a la entrada del
contador.
Existen dos tipos bsicos de contadores llamados m contadores de
ripple (o de transporte ondulante) y contadores de anillo basados en
el diseo de maquinas secuenciales.

117

Circuitos Digitales

TECSUP - PFR

Mdulo: Se llama mdulo del contador a la cantidad de estados que

posee, o dicho de otra forma, un contador de mdulo n es capaz de
contar n estos (definidos desde 0 a n-1)
Cuando la cuenta es un apotencia de dos (2, 4, 8, 16, 32, 64,) se dice
que el contador es de cuenta completa. En caso contrario, este es de
cuenta incompleta.
Ejemplo: Disear un contador mdulo 8.
Supondremos que vamos a contar la repeticin de eventos los cuales,
cada vez que aparecen, generan un valor lgico 1. De esta manera, el
contador mdulo 8 contara la ocurrencia de 8 eventos denominados 1.
Para disear el contador, seguiremos los mismos pasos que hemos
seguido hasta ahora en el diseo de maquinas secuenciales sincronas.

118

TECSUP - PFR

Circuitos Digitales

Fig. 7.20 Circuito lgico del contador sincrono mdulo 8

4.

ELEMENTOS SECUENCIALES DE MERCADO

4.1 REGISTROS
Un registro es un circuito digital con dos funciones bsicas:
almacenamiento y movimiento de datos. Es un mdulo integrado,
formado por un conjunto de flip flops y una red combinacional, cuya
funcin principal es la de almacenar, en forma temporal, un grupo de n
bits, y luego entregarlos en la forma deseada (serie o paralelo).
La clasificacin de los registros esta basada exclusivamente en la forma
en que reciben o entregan la data, y se pueden clasificar como sigue:

4.2

entrada serie salida serie con desplazamiento a la derecha.

Entrada serie salida serie con desplazamiento a la izquierda
Entrada paralelo salida serie (ejemplo 74HC165)
Entrada serie salida paralelo (ejemplo 74HC164)
Entrada paralelo salida paralelo (ejemplo 74HC195)
Rotacin a la derecha
Rotacin a la izquierda
Registro de desplazamiento bidireccional (ejemplo 74HC194

REGISTROS DE DESPLAZAMIENTO CON ENTRADA SERIE Y

SALIDA PARALELO
Este tipo de registro conoce tambin como conversor serie y paralelo. Un
ejemplo de este tipo de conversor es el circuito 74HC164, registro de
desplazamiento de 8 bits con entrada serie salida paralelo.
Consideremos el caso de convertir 4 bits serie a paralelo. Una conversin
de N bits ser a paralelo significa tener una entrada por donde ingresan
los datos serie y N salidas.
119

Circuitos Digitales

TECSUP - PFR

El circuito de la figura muestra un ejemplo de conversin de datos serie a

paralelo, usando biestables tipo D. el diagrama de tiempos muestra la
forma en que se van convirtiendo los datos. La lectura de los datos
paralelo debe realizarse en el momento en que todos los bits se han
convertido a paralelo, en caso contrario se leern datos que no
corresponden a la entrada.
La seal de reloj aplicada a los flip-flop tipo D hace que estos acten toda
vez que aparezca un flanco de bajada, de forma tal que la entrada de
cada biestable seta transmitida a su salida en los flancos de bajada de la
seal de reloj.
Al cabo de 4 pulsos de reloj, en la salida del circuito se leer el dato en
todos los biestables simultneamente (salida en paralelo).

Figura

7.21 Circuito lgico y diagrama de tiempos del conversor serial a

paralelo

120

TECSUP - PFR

5.

Circuitos Digitales

CIRCUITOS SECUENCIALES ASINCRONOS

5.1 DIVISORES DE FRECUENCIA
Son aplicaciones de los flip-flop sincronos y consisten en obtener una
salida cuyo periodo sea un mltiplo entero del periodo de reloj de
entrada. El reloj es la nica entrada del circuito.

Figura 7.22 Divisores de frecuencia por 2, con flip flop D y T

La salida de ambos circuitos (asumiendo que el flanco activo es el de

bajada de reloj) ser:

En general, un divisor por 2n es:

Figura 7.23 Divisores de frecuencia por n, con flip flor T y D.

121

Circuitos Digitales

TECSUP - PFR

El primer flip-flop divide la frecuencia de reloj original por 2, el segundo

flip-flop divide la frecuencia del reloj original por 4, el segundo flip-flop
divide la frecuencia del reloj original por 8, y as sucesivamente hasta
obtener la frecuencia en la salida del circuito, que ser:
Frecuencia de salida del circuito = frecuencia reloj original / 2n

5.2 CONTADORES ASINCRONICOS

Otra forma de disear contadores de cuenta completa es mediante
circuitos secuenciales sincronos. Usando la forma de los circuitos divisores
de frecuencia, el contador asncrono esta realizando una cuenta completa
de los pulsos de reloj.
Una regla mnemotcnica para disear contadores asncronos de mdulo
M es utilizando la siguiente ecuacin:

Donde n es el numero de flip flop del circuito contador, M es el mdulo

del contador y k s el numero de estados perdidos (en caso de contadores
de cuenta incompleta). Si k = 0 el contador es de cuenta completa.
En el caso de contadores de cuenta incompleta, k > 0. el valor decimal
resultante de k se escribe un binario, con un numero de dgitos igual al
numero de biestables inclusos en el circuito del bit mas significativo se
realimenta a los unos (1) que aparecen en k (binario).
Ejemplo: Disear un contador mdulo 6
Para utilizar la ecuacin 2n M = k, sabemos que M =6. Debemos buscar
un numero n tal que 2n > M, por lo que podemos deducir que se
requieren n =3 flip-flop para este contador, ya que 2 = 4 < 6 y 2 = 8>
6.

122

TECSUP - PFR

Circuitos Digitales

Figura

7.24 Circuito lgico de un contador mdulo 6

Analizndole funcionamiento del circuito mediante el diagrama de

tiempos:

La regla mnemotcnica permite tambin conocer la cuenta de un

determinado circuito contador. En el ejemplo siguiente se pide determinar
la cuenta del contador.

Figura

7.25 Contador asincrnico

123

Circuitos Digitales

TECSUP - PFR

Si separamos el contador en grupos limitados por realimentaciones,

tendremos cinco grupos de contadores, quienes cuentan en forma
independiente cada uno. As los grupos definidos son:

Un
Un
Un
Un
Un

primer grupo de 1 flip flor sin realimentacin

segundo grupo de 2 flip flor con realimentacin
tercer grupo de 3 flip flor con realimentacin
cuarto grupo de 1 flip flor sin realimentacin
quinto grupo de 3 flip flor con realimentacin.

Tomaremos como ejemplo el ltimo grupo de tres biestables con

realimentacin, en el cual podemos ver que la realimentacin esta sobre
el ultimo elemento o flip flop menos significativo, esto es

La cuenta total se obtiene realizando el producto de las cuentas de cada

grupo, ya que para que un grupo cuente una unidad, el grupo anterior
(aguas arriba) debe completar su cuenta. En el ejemplo, el contador
cuenta 2 * 3 * 5 * 2 * 7 =420.

124