2.

1 Modelo de Mealy y modelo de Moore

Las mquinas de estados finitos sirven para realizar procesos bien definidos en un
tiempo discreto. Reciben una entrada, hacen un proceso y nos entregan una
salida
En la teora de la computacin, una Maquina de Mealy es un tipo de mquina de
estados finitos que genera una salida basndose en su estado actual y una
entrada. Esto significa que el diagrama de estados incluir ambas seales de
entrada y salida para cada lnea de transicin.

Una Maquina de Moore es un autmata de estados finitos para el cual la salida en

un momento dado solo depende de su estado en ese momento, mientras la
transicin al siguiente estado depende del estado en el que se encuentre y de la
entrada introducida.

2.2 Representacin de los modelos de Mealy y Moore en diagramas de

estado y diagramas ASM
La estructura de los sistemas secuenciales sncronos basa su funcionamiento en
elementos de memoria conocidos como flip-flops. La palabra sincrona se refiere a
que cada uno de estos elementos de memoria que interactan en un sistema se
encuentran conectados a la misma seal de reloj de forma tal que solo se
producir un cambio de estado en el sistema cuando ocurra un flanco de disparo o
un pulso en la seal de reloj.
En la estructura de Mealy las seales de salida dependen tanto del estado en el
que se encuentra el sistema, como de la entrada que se aplica en determinado
momento.

Fig. 1 Arquitectura secuencial de Mealy (a). Diagrama de estado equivalente (b).

En la estructura de Moore la seal de salida solo depende del estado en el que se

encuentra.

Fig. 2 Arquitectura secuencial de Moore (a). Diagrama de estado equivalente (b).

Diagramas de estado
El uso de diagramas de estado en la lgica programable facilita de manera
significativa la descripcin de un diseo secuencial, ya que no es necesario seguir
la metodologa tradicional de diseo. En VHDL es posible utilizar un modelo
funcional en que solo se indica la transicin que siguen los estados y las
condiciones que controlaran el proceso.

Fig. 3 Transicin de un estado a otro.

De acuerdo con la figura 4, un sistema secuencial se puede representar por medio

de un diagrama de estados. En este diagrama se advierte que el sistema cuenta
con una seal de entrada denominada X y una seal de salida Z.
Cuando se est en el estado d0 y la seal de entrada X es igual a uno, se avanza
al estado di y la salida Z durante esta transicin es igual a cero; en caso contrario,
cuando la entrada X es igual a cero, el circuito se mantiene en el estado d0 y la
salida tambin es cero.

Fig. 4 Diagrama de estados (a). Tabla de estados (b).

Diagramas ASM
La secuencia de acciones que realiza un controlador puede describirse mediante
los diagramas de estado, o bien, a travs de un diagrama diseado
especficamente para definir algoritmos de hardware denominado carta ASM
(siglas en ingles de algoritmo de la mquina de estado). La ventaja principal de
una carta ASM con respecto a los diagramas de estado es que permite controlar y
especificar el flujo de la informacin al mismo tiempo.

Hay que recordar que un algoritmo describe paso a paso el comportamiento de un

sistema, tomando en consideracin las siguientes caractersticas:

El algoritmo debe ser finito. Debe tener un nmero determinado de estados.

Tiene que ser definido. En cada estado deben establecerse por completo
todas las acciones que se llevan a cabo. Esto incluye las entradas, salidas y
decisiones que conducen a ese estado.

El algoritmo o carta ASM utiliza tres smbolos bsicos para describir el

comportamiento de un sistema:

Bloque de estado
Bloque de decisin
Bloque de salida condicional

Bloque de estado.
El bloque de estado representa el estado de un maquina secuencial y debe
contener la siguiente informacin:
1. Nombre del estado. Por lo general se utilizan nmeros o letras.
2. Cdigo del estado. Se refiere al cdigo binario asignado al estado.
3. Lista de salidas. Seales de salida asignadas al estado y que solo se
encuentran activas durante el tiempo que permanezca el sistema en ese
estado.

Fig. 5 Descripcin de un bloque de estado.

Bloque de decisin
El bloque de decisin se refiere a las variables de entrada al sistema y contiene
la siguiente informacin.

1. Una variable de entrada

2. Una salida verdadera
3. Una salida falsa

Fig. 6 Descripcin del bloque de decisin.

Bloque de salidas condicionales

El bloque de salidas condicionales se utiliza para activar seales de salida que
solo se encuentran disponibles para ciertas condiciones de entrada. La
informacin contenida en dicho bloque es una lista de salidas condicionales que
depende de cierta condicin de entrada.

Fig. 7 Descripcin de un bloque de salidas condicionales.

Estructura de una carta ASM

Una carta ASM consiste de uno o ms bloques ASM interconectados de una
manera consistente, como se observa en la figura 8. En dicha figura se aprecian
cuatro estados denominados A, B, C y D y dos entradas: X y Y. La transicin de un
bloque a otro se realiza a travs de lneas denominadas caminos de enlace. En las
cartas ASM, a cada bloque le corresponde una unidad de tiempo y en este lapso

se ejecutan todos los bloques de decisin y de salida condicionales que estn

asociados con el mismo estado.

Fig. 8 Estructura bsica de una carta ASM.

2.3 Diseo de mquinas de estados finitos tipo Moore-Mealy utilizando VHDL