Beruflich Dokumente
Kultur Dokumente
NatSteel Electronics S. A.
************************************************************************
1. Equipos de Prueba In Circuit Test HP3070
Los sistemas de prueba HP3070 proveen una gran variedad de capacidades de prueba de tarjetas.
Estos sistemas realizan in-circuit, prueba funcional o combinacional en tarjetas con circuitos digitales,
analogicos e hybridos.Ademas, existen opciones disponibles para aumentar la capacidad y
funcionalidad de cada sistema base. Cada sistema es modular en su configuracion , asi existe la
flexibilidad de actualizar el sistema en el futuro.
El proposito de este capitulo es conocer los sistemas de prueba HP3070 Series 3. Alguno temas
incluidos en este capitulo son:
- Una descripcion general de cada tipo de sistema de prueba de tarjetas.
- Una vista al hardware de los sistemas de prueba.
1.1.Estructura
de la familia HP3070.
Muchos sistemas de prueba consituyen la familia HP3070. Esta seccion presenta informacion
general respecto a la funcionalidad de cada sistema. Para mayor informacion respecto a un sistema
especifico, ver los manuales de la familia HP3070.
La organizacion de la familia de sistema de prueba de tarjetas HP3070 provee una solucion
efectiva en costo que satisface sus requerimientos de prueba. Cada sistema es escalable, de tal manera
que se pueden incluir un mayor alcance de pruebas o extender las capacidades de pruebas en el
futuro.La Figura 1- 1 muestra los varios sistemas de prueba de la familia HP3070 y algunas
caracteristicas opcionales que se pueden aadir a cualquier sistema. Dentro de la familia HP3070 ,
existen subgrupos de sistemas de bajo costo para usuarios que nunca requeriran la capacidad completa
de un sistema grande. Los subgrupos, los cuales determinan el maximo numero de modulos que
pueden ser instalados en la cabeza de prueba (testhead) del sistema estan identificados como sigue:
-
Los primeros tres digitos identifican solo el maximo numero de modulos; el ultimo digito
(x)identifica el tipo de prueba que el sistema puede realizar, como se explica a continuacion.
1.1.1
1.1.2.Sistemas de Prueba
funcional.
Los sistemas HP3074 y 3174 realizan pruebas funcionales analogicas y digitales de tarjetas
impresas. Una prueba funcional verifica la operacion de un componente basado en como este
interactua dentro del circuito. Las pruebas funcionales analogicas, aplican un estimulo a un circuito y
mide su respuesta. Pruebas funcionales digitales usa vectores (patrones de bits) para probar un circuito.
Pag 1 de 88
combinacional.
Los sistemas HP3075 y HP3175 combinan ambas capacidades de prueba de tarjetas, prueba incircuit y prueba funcional en un sistema. Cada sistema puede ser configurado para una velocidad
maxima de generacion de vectores de 6, 12 y 20 MP/s .
1.1.4
Pag 2 de 88
Excepto por las siguientes notas, los sistemas HP327x son totalmente compatibles con los
sistemas de cuatro y dos modulos. El modulo simple es igual que el modulo 3 en los sistemas de dos y
cuatro modulos.
- Un sistema HP327x no puede realizar algunas funciones , como ThrougHPut multiplier , que
requiere mas de un modulo en la cabeza de prueba. Existen algunas tecnicas de prueba
individual que no trabajaran en un sistema de un solo modulo.
- Con el sistema HP3070, se puede escribir una prueba en un sistema pero correr la prueba en
un sistema que tiene diferente configuracion. En este caso, el archivo de board config
requerira la sentencia target para especificar el tipo de sistema en el cual la prueba sera
ejecutada. La misma regla aplica a un sistema de un solo modulo. Por ejemplo, la siguiente
sentencia corresponde a un sistema HP3273, el cual tiene una relacion de patrones de 6 MP/s.
targetHP3073standard
1.1.7. Actualizaciones
La arquitectura escalable permite incluir nuevas soluciones de prueba en el sistema de prueba sin
sacrificar la inversion original en el sistema HP3070. Muchas opciones se encuentran disponibles para
actualizar el sistema a un sistema diferente, aadir mas capacidades de hardware y aadir nuevas
opciones de software.Las opciones de estos sistemas son:
-
Combinatorial Testing
Serial Functional Testing
HP Dynamic Test Access Suite
HP ThrougHPut Multiplier
HP Interconnect Plus (Advanced Boundary Scan)
Increased Vector rates.
Increased node counts
Advanced quality tools
Dual well Shared Wiring
HP Polarity Check
HP Multiple Boards Versions
HP Flash70
HP Drive thru
HP Connect Check
HP Testjet
Pag 3 de 88
Los terminos quad, dual y single , usados aqui, se refieren al maximo numero de modulos
que un sistema puede tener, no al numero de modulos actualmente instalados en ese sistema. Por
ejemplo, un sistema quad-module puede tener solo uno o dos modulos instalados, pero puede ser
actualizado para tener tres o cuatro modulos. Un sistema dual-module puede tener uno o dos
modulos pero no mas. Un sistema single-module no puede tener mas de un modulo.
Los sistemas HP307x son llamados sistemas quad-module. La cabeza de prueba de un sistema
quad-module puede tener un maximo de cuatro modulos y tiene una capacidad de nodos maxima de
2600 , o 5200 con tarjetas de doble densidad. Los sistemas quad-module requieren una bahia de
soporte para las fuentes de alimentacion DUT y para instrumentos de medicion externos opcionales.
Los sistemas HP317x son llamados sistemas dual-module. La cabeza de prueba de un sistema
quad-module puede tener un maximo de dos modulos y tiene una capacidad de nodos maxima de
1300 , o 2600 con tarjetas de doble densidad. Los sistemas dual-module no requieren una bahia de
soporte , asi que ocupan menos espacio que un sistema quad-module. Debido a que las fuentes se
encuentran en la cabeza de prueba , un sistema de dos modulos no puede ser actualizado a uno de
cuatro.
Pag 4 de 88
de Prueba.
La cabeza de prueba (testhead) contiene los recursos del hardware requerido para la ejecucion de
pruebas. Dependiendo del tipo de sistema de prueba, pueden ser realizadas las siguientes pruebas.
- Shorts & opens
- Analog In-Circuit & Functional
- Digital in-circuit and Functional
- Mixed testing
Un fixture de prueba provee la interface entre la cabeza de prueba y la tarjeta bajo prueba
(UUT).Las tarjetas pueden ser cargadas dentro y fuera del fixture de prueba manualmente por un
operador, o, excepto en el caso de un sistema single-module, automaticamente por un Board Handler.
Un modulo es una caja de tarjetas instalada en la cabeza de prueba .En un sistema de cuatro
modulos, la cabeza de prueba tiene un maximo de cuatro modulos. Estos modulo estan designados de
0 a3 como se muestra en la Figura 1- 3.
Un sistema de dos modulos, en un lado, contiene un maximo de dos modulos. Estos modulos estan
designados como 2 y 3 en la Figura 1- 3. Los modulos 0 y 1 en un sistema de dual-module no
existen, debido a que este espacio esta reservado para el sistema y las fuentes DUT.
Un sistema single-module (modulo sencillo), puede tener solo un modulo, designado como
modulo 3 en la Figura 1- 3. La cabeza de prueba en este sistema es la mitad de tamao (mitad
izquierda) de las cabezas de prueba de los sistemas de dos y cuatro modulos. El espacio usado por el
modulo 2 en otros sistemas esta reservado para el sistema y las fuentes DUT..
Pag 5 de 88
Modulo de Prueba.
El modulo de prueba es una caja instalada en la cabeza de prueba . Hasta cuatro modulos
pueden estar instalados en un sistema de quad-module, dos modulos en un sistema duall-module y solo
un modulo en un sistema single-module. Cada modulo contiene una Tarjeta Madre (Mother card) en la
mother card debe haber una Tarjeta de Control (slot 6)., una tarjeta ASRU (slot 1), y al menos una
tarjeta hybrida. Pueden adicionarse hasta 8 pin cards adicionales. (slots 2-5 y 7-11). La Figura 1- 4
muestra la configuracion de tarjetas completa.
Control Card
ASRU card
Pag 6 de 88
1.2.2.2. Guided
Una pin card contiene los recursos de hardware usados para probar un
dispositivo bajo prueba (DUT). Los tipos de Pin Cards disponibles son:
Hybridplus, ChannelPlus, Access , y AnalogPlus. Pueden ser instaladas
hasta 9 Pin Cards en cada modulo.
La punta de Prueba esta conectada en la cabeza de prueba y es usada para algunas aplicaciones.
Estas aplicaciones son:
- Chequeo digital funcional. (backtracing)
- Busqueda de pines (find pins)
- Verificacion de puntos (check point)
- Verificacion de fixture .
1.2.2.3 Relays
externos.
Existen 5 relays externos provistos en la system card. La systema card es descrita en la seccion
Power subsystem en este capitulo. Algunos de estos relays deben ser usados para controlar los
puertos de vacio y deben ser declarados en el archivo config de la cabeza de prueba . Los relays que
no son usados para controlar el vacio, pueden ser usados para otras tareas y son controlados por las
sentencias "auxconnect y auxdisconnect.
1.2.2.4
Puerto de Debug
Hay tres conectores BNC en un lado de la cabeza de prueba que constituyen el puerto de debug.
Puede usarse para debug de componentes digitales. Los puertos BNC estan identificados como:
sync, data y clock.
1.2.2.5.
Cada modulo de la cabeza de prueba puede accesar la fuentes DUT para proveer alimentacion a la
tarjeta bajo prueba. Debe haber fuentes de alimenatcion al menos en un modulo. Los tipos de fuentes
DUT que se pueden usar son: HP6621A, una fuente de alta corriente/bajo voltaje con dos salidas.
HP6624A una fuente de media corriente/medio voltaje con cuatro salidas. HP6634A, una fuente de alto
voltaje/baja corriente con una salida. Y HP6642A una fuente de 0-20 volts /alta corriente con una
salida. Todas las fuentes son programables. Para usar estas fuentes , deben estar declaradas en el
archivo de configuracion de la cabeza de prueba .
1.2.3. Bahia
de soporte.
Los sistemas quad-module requieren una bahia de soporte para contener los componentes del
subsistema de fuentes. El voltaje de AC principal entra a la unidad de distribucion de poder (power
distribution unit). Las funciones del PDU y otros componentes del subsistema de fuentes son descritos
a continuacion:
Pag 7 de 88
Para los sistemas dual-module y single module, el subsistema de fuentes se encuentra en la cabeza
de prueba .
1.2.4.
Pag 8 de 88
2.2.Que es el Login?
Para accesar al sistema de prueba es necesario ingresar a el. Para hacerlo, se necesita el login, el
cual es una secuencia de caracteres que el sistema puede reconocer. El login puede ser un login
personal asignado por el administrador del sistema., o puede ser uno de los logins standard
proporcionados por el sistema de prueba, los cuales son:
operator
root
user1 a user4
service1
calibrate
shutdown
Todos los usuarios tienen password, excepto el usuario operator. Es importante el buen manejo de
estos passwords para prevenir daos al sistema o archivos debido a comandos mal usados.
2.3. Sentencias en HP-Unix.
Basicamente , existen dos tipos de ventanas de trabajo en HP-Unix, estas ventanas se conocen
como Shell y BT-Basic. La ventana de shell es usada para el manejo de archivos, apagado del sistema,
funciones del sistema. En cambio, la ventana BT-Basic es la ventana usada para el desarrollo de
programas, ejecucion de programas , debugueo de los mismos, etc.
Cada una de las ventanas tiene sus propios comandos, por lo que habra que tener cuidado de no
mezclarlos cuando sean usados.A continuacion se muestran los comandos mas usados de cada uno de
los ambientes.
BT-Basic.
msi "dir"
msi$
cat
Pag 9 de 88
get "file"
load "file"
load board
debug board
compile "file"
find pins
find "word"
findn "word"
verify
fixture lock
fixture unlock
fxon
fxoff
wait X
unpowered
Comando usado para descargar los capacitores que contiene la UUT antes de
probar cualquier componente analogico en este punto, la tarjeta no tiene voltage
aplicado.
copy <file1> to/over <file2> Copia un archivo a otro. Si el archivo existe use over para sobreescribir.
save <file>/store <file>
Guarda en disco un archivo nuevo. En caso de existir el archivo use el
prefijo re- (re-save, re-store)
powered
Comando usado para activar las fuentes de alimentacion en la UUT.
board graphics
fixture consultant
Inicializa (Bootea ) la cabeza de prueba para tener control sobre ella, la ventana
de BT-Basic en la cual se ejecuta este comando aparecera un 1 a un lado del
numero de proceso de la misma.
Apaga la cabeza de prueba (el numero 1 desaparecera una vez terminada la
accion).
Libera el control de la cabeza de prueba, para poder accesarla desde otra ventana
de BT-Basic.
testhead is 1
Pag 10 de 88
Comando ;window Cuando se ejecuta algun comando con la opcion window despues de punto y
coma, se abre otra ventana de BT-Basic independiente de la primera.
Pag 11 de 88
Ventana que usa el testplan , sus comandos son parecidos a los de un lenguaje de Prog.
Pag 12 de 88
cd
pwd
mkdir
rm
basic
more
vi
ls
ll
HPterm
Abre una nueva ventana de Shell. (el caracter & al final del comando
libera el control de la ventana que lo llama, en caso contrario, no se podra
escribir en la ventana hasta que se cierre la ventana generada.
Pag 13 de 88
3.1.Prueba de contactos.
Esta es una prueba realizada para verificar el corrrecto contacto de los pines del fixture de prueba
con la tarjeta. Los nodos de los cuales se realiza la prueba se encuentran definidos en el archivo pins
dentro del directorio del programa de la tarjeta.
La teoria de funcionamiento de la prueba de contactos es:
1. Se aplica un voltaje de 2.5 Volts al primero de los nodos sealados en el a traves de una
resistencia de 10K (source).
2. Los nodos restantes son enviados a tierra (detector).
3. Si el pin tiene buen contacto con la tarjeta, fluira una corriente ( no importa su valor) entre el
nodo bajo prueba y alguno de los nodos conectados a tierra, debido a esta corriente, existira
una caida de voltaje en la resistencia . Esta caida de voltaje es medida por el multimetro
conectado en paralelo a esta resistencia.
4. En caso de que el pin no haya hecho contacto con la tarjeta (o haya una mala conexion en la
tarjeta, ej. Pin sin soldar, faltante) el voltaje de la resistencia sera de 0 Volts debido a que no
habra flujo de corriente.
5. Algunos nodos no pueden ser verificados por contacto, esto es debido a que se encuentran
conectados a capacitores los cuales son un circuito abierto para la CD.
6. Una vez verificado este nodo (o grupo de nodos), se conecta a tierra y se toma el siguiente
nodo a 2.5 V para su verificacion realizandose todos estos puntos para este nodo.
7. Se continua con los demas nodos hasta realizar la verificacion de todos los nodos de la tarjeta.
No todos los nodos se pueden verificar en prueba de contacto, aquellos que se encuentren con componentes
capacitivos no seran verificados debido a que un capacitor es un abierto a la corriente directa.
Pag 14 de 88
que el
Pag 15 de 88
El archivo de cortos consiste de dos secciones mayores: primero es la prueba de cortos conocidos
llamados abiertos y consiste de sentencias shorts, despues esta la seccion de cortos que busca abiertos y
consiste de sentencias nodes.
Los nodos que se encuentren en las sentencias shorts deben estar listadas tambien en las
sentencias nodes.pero no necesariamente en la sentencia shorts.
Cada una de las secciones puede tener las sentencias adicionales : Failure, Report, Setting Delay, y
threshold.
El siguiente es un ejemplo de la sentencia de cortos.
threshold 13
setting delay 30m
short U3_1 to U88_14
short Fuse_L to Fuse_B
threshold 15
report phantoms
setting delay 4m
nodes C1_1
nodes U3_1
setting delay 100u
nodes U22_31
nodes U22_32
*
*
*
3.2.3. Los archivos de configuracion y el wirelist.
Las sentencias nodes y short en el archivo de cortos, lista todos los nodos por nombre. Un
archivo wirelist, con todos los nombres de los nodos debe estar disponible durante la compilacion del
archivo de cortos. Debido a que la prueba de cortos mide resistencia entre los pines de interface, las
localidades de estos debe ser conocida. El wirelist habilita al sistema a mapear cada nombre de nodo a su
localidad brc correspondiente. En raros casos, donde un cable es aadido despues que una prueba es
diseada, y el nodo no esta en el wirelist , se puede especificar la localidad brc del nodo en vez de su
nombre.
Tambien se necesita el archivo de configuracion config.o durante la compilacion.
Pag 16 de 88
Pag 17 de 88
Pag 18 de 88
Pag 19 de 88
Pag 20 de 88
Pag 21 de 88
En la figura 3-11, el nodo D es probado, pero no se detecta ningun corto debido a que la
resistencia de 10 Ohms es mayor que el threshold.
3.3.6. Threshold.
La sentencia threshold establece el nivel de resistencia a ser usada para diferenciar los cortos de
los abiertos. El threshold por default es de 8 Ohms. Este valor puede ser ajustado si es necesario. El rango
del threshold es de 2 a 1000 Ohms. Si no se especifica ningun threshold, se usa un valor de 8 Ohms.
3.3.7.Setting Delay.
La prueba de cortos aplica un voltaje a los nodos conectados a la fuente y mide el resultado en los
nodos conectados al detector. Si todos los componentes de la tarjeta fueran resistivos, la respuesta a la
entrada deberia estar lista instantaneamente y no importaria cuando la salida fuera tomada. Los
Pag 22 de 88
Pag 23 de 88
Analog_Tests
test
test
test
test
test
test
test
analog/A24C1
analog/A24C2
analog/A24L1
analog/A24R1
analog/A24R2
analog/A24Q1
analog/A24CR1
subend
to
R1-2 ; g to R3-1
Fuentes de Voltaje de AC
Pag 24 de 88
Pag 25 de 88
La ecuacion del sistema usada para calcular el valor del componente bajo prueba, Rx es:
Aun caundo el voltaje de salida del MOA esta limitado por su fuente de alimentacion, un amplio
rango de Rx, pueden ser medidos. Esto se realiza cambiando difrentes valores del resistor de referencia,
Rref , en el path de retroalimentacion del MOA. Se encuentran disponibles seis dieferentes valores de
resistencia de precision en la ASRU. Estos resistores se muestran en la figura 4-2.
Usando una fuente de estimulo de AC, y un detector de AC, los componentes reactivos (inductores
y capacitores) pueden ser medidos tambien con esta tecnica. Las mediciones de componentes reactivos,
llamadas Phase Synchronous Detection se explica a continuacion.
*3.4.4.2. Deteccion de Fase Sincrona (Phase Synchronous Detection)
Deteccion de fase sincrona es usada para compensar los corrimientos de fase que ocurren en la
combinacion de circuitos resistivos/reactivos. Cuando el MOA mide un circuito que contiene componentes
resistivos y reactivos, la salida del MOA contiene ambos componentes (resistivo y reactivo). La
componente real de la salida del MOA es directamente proporcional a la parte resistiva del circuito, y la
componente imaginaria es directamente proporcional a la parte reactiva del circuito. El detector de fase
sincrona es capaz de distinguir entre las partes real e imaginaria de la salida. Esta explicacion es algo
simple, pero es basicamente la manera en que las mediciones reactivas son hechas.
3.4.4.3. Guarding (G Bus).
El dispositivo bajo prueba puede tener una o mas impedancias en paralelo debido a las
caracteristicas del circuito de la tarjeta bajo prueba. Estas impedancias en paralelo causan errores de
medicion al proveer salidas de corriente al componente bajo prueba, Zsg y Zig en la figura 4-3, se representan
los componentes formando impedancias en paralelo alrededor del componente bajo prueba, Rx. Cuando
tales conexiones en paralelo son formados, la corriente en paralelo, Ip, fluye alrededor de Rx y a travez de la
retroalimentacion del MOA. La corriente aadida a travez de la retrioalimentacion causa que Rs aparezca
como una impedancia menor a la que realmente es.
Pag 26 de 88
caracteristicas del OP AMP. Esto tambien conecta el bus I a una tierra virtual. Con el bus G tambien en una
tierra potencial, no hay diferencia de potencial a travez de Zig , y no fluye corriente a travez del path
paralelo a Rx y a travez del path de retroalimentacion del MOA. Sin embargo, Vs provee corriente a Zsg .
Esta corriente no afecta la medicion debido a que la impedancia de salida de Vs es muy pequea comparada
a Zsg. Debido a que puede haber mas paths en paralelo conectados al dispositivo bajo prueba, puede haber
una o mas conexiones del bus G.
Figura 4-4 El bus G elimina las impedancias en paralelo.
3.4.4.4. Ancho de banda de Operacion del MOA.
Existen dos anchos de banda , estrecho (narrow) y amplio (wide), los cuales afectan la ganancia
del MOA. Si no se especifica ancho de banda, el sistema usara la banda estrecha. Sin embargo, wideband
(banda amplia) puede ser especificada en algunas mediciones. El uso de wideband incrementa el ancho de
amplificacion del MOA.
Para implementar la caracteristica de wideband, la opcion wb es aadida al campo de opciones
en la sentencia de prueba apropiada.
Ejemplo:
clear
Existen dos tecnicas que pueden eliminar o reducir el efecto de los errores de medicion In
Circuit.Las dos tecnicas son:
Pag 27 de 88
3.4.5.1. Sensing.
Las mediciones de tres hilos, usando los buses S, I y G proveen la configuracion basica para la
prueba analogica In-Circuit en HP3070. Sin embargo, la adicion de tres buses mas, A, B y L ayudan a
eliminar los problemas de medicion asociados a la prueba In-Circuit. Cada uno de los tres buses adicionales
estan asociados con uno de los tres buses de medicion basicos, S, I y G. Los buses estan asociados como
sigue:
SaA
IaB
GaL
El bus A sensa la fuente (bus S) directamente a los dispositivos bajo prueba, el bus B sensa el
detector (bus I) directamente en el dispositivo bajo prueba, y el bus L sensa la guarda (bus G) directamente
en la tarjeta bajo prueba.
Sensar la fuente requiere mediciones mejoradas (enhancement). Enhancement se explica mas
adelante. Para activar el enhancement, debe especificarse en en adicion a la opcion sa.
Los buses aadidos proveen una tecnica de medicion In-Circuit de seis hilos. Los buses extra son
usados solo cuando la medicion lo requiera. La figura 4-6 muestra la localizacion de estos buses en el
circuito de medicion.
sb
Pag 28 de 88
en
Este ejemplo de bloque de prueba muestra las conexiones y las opciones de medicion:
clear
3.4.5.2. Enhancement.
En situaciones dificiles, puede usarse una tecnica de medicion conocida como enhancement.
Enhancement hace uso de una ecuacion de sistema de medicion mas compleja para compensar :
Pag 29 de 88
connect unpowered
disconnect-unpowered
discharge
diode
end on failure
end test
exit test
fuse
gpconnect
Pag 30 de 88
inductor
jumper
nfetr/pfetr
npn/pnp
off failure
on failure
potentiometer
report
resistor
switch
test analog
zener
analog
gpconnect
gpdisconnect
learn capacitance on
minimum wait
printer is
pause
report is
Pag 31 de 88
test cont
tolerance margin
unpowered
inicializa el sistema para ejecutar las sentencias de prueba InCircuit, y ejecuta el bloque de descarga de capacitores escrito
por el HP IPG.
am --- amplitude
co --- voltaje compliance
dwa --- detector wait
en ---enhancement
fr --- frequency
ico --- current compliance
of --- DC offset
oxt---override adaptive measurements
pf --- pass/fail parameter
re --- refernce element
sb --- Usa el Bus B para sensar el
Bus I
Todas las opciones son truncadas al limite menor posible. Por ejemplo, si se especifica 5.0005 V,
la opcion sera 5.000 Volts debido a que la ASRU tiene una resolucion de 1 mV.
Adjust (ad)
Amplitude(am)
Voltaje Compliance(eo)
Pag 32 de 88
Enhancement(en)
Filter (fi)
Frequency(fr)
Current Compliance(ico)
DC Current (idc)
Offset (of)
Opposite (op)
prueba
de
Obliga
mediciones no adaptables. Usando el
comando oxt obliga el comportamiento como un
metodo no-adaptable usado antes de B03.00.
Pass/Fail (pf)
Sense A (sa)
Sense B (sb)
Pag 33 de 88
3.5.
Sense L (sl)
Wait (wa)
Wideband
Prueba de Capacitores
La prueba de capacitores mide capacitancias desde 10 pF hasta 10,000 uF. Los capacitores
variables pueden ser probados usando la opcion ad (adjust), con la sentencia capacitor.
3.5.1.Configuracion de la prueba.
El capacitor bajo prueba es conectado en la entrada del MOA como se muestra en la figura 5-1.
Una fuente de AC es aplicada al dispositivo bajo prueba, y la salida del MOA es medida con un voltimetro
de AC.
Pag 34 de 88
<valor>,<+tol>,<-tol>,<comp/nocomp>
<valor>,<+tol>,<-tol>,<return>,<comp/nocomp>
<valor>,<+tol>,<-tol>,<options>,<comp/nocomp>
<valor>,<+tol>,<-tol>,<options>, <return>,<comp/nocomp>
capacitor
capacitor
capacitor
capacitor
<designador>, <valor>,<+tol>,<-tol>,<comp/nocomp>
<designador>,<valor>,<+tol>,<-tol>,<return>,<comp/nocomp>
<designador>,<valor>,<+tol>,<-tol>,<options>, <comp/nocomp>
<designador>,<valor>,<+tol>,<-tol>,<options>, <return>,<comp/nocomp>
Ejemplo:
clear
DEFAULT
ad
am
am 0.1
Pag 35 de 88
ar 0.156
dwa 0
fi 1
fr 1024
ico 1
of 0
pm
re4
OPCIONES RECOMENDADAS
Fr8291,wb,re6
wb, re6
wb, re3
wb, re4
re3
Fr128,ed, re3
sa, sb, en, fr128, ed, re3
sa, sb, en, fr128, ed, re2
sa, sb, en, fr128, ed, re1
ar2, sa, sb, en, fr128, ed, re1
ar3, sa, sb, en, fr128, ed, re1
Cuando se seleccione fr128, siempre se debe usar la opcion ed. La opcion ed especifica que
la medicion sera integrada sobre un ciclo de linea completo, la integracion normal es insuficiente para
mediciones hechas con 128 Hz.
Seleccionando re y am:
Cuando se seleccione el resistor de retroalimentacion, re, y la amplitud de la fuente, am, trate
de mantener una ganancia del MOA de 1 a 10 y una salida de 0.01 a 0.1 volts. Este rango de ganancia y
salida del MOA provee la mayor precision y repetibilidad en las mediciones.
Frecuencia de la fuente:
Use una frecuencia de la fuente, fr, que mantenga la salida del MOA entre 0.01 y 0.1 volt. Valores
pequeos de capacitores necesitan grandes frecuencias. Se puede especificar una frecuencia de la fuente de
128, 1024 o 8192 Hz.
Pag 36 de 88
detector
Pag 37 de 88
Pag 38 de 88
ar
co
ed
fi
id
pf
sa
sb
sl
wa
ar 2.5
co 1.5
DEFAULT
DISPONIBLE
ASRU Range
voltage compliance
extra digit
filter
DC Current
pass/fail
sense A bus
sense B bus
sense L bus
wait
ar
co
ed
fi
id
pf
sa
sb
sl
wa
ar 10
co 10
fi1
idc10m
wa0
Zener:
DEFAULT
fi1
idc10m
wa0
Pag 39 de 88
detector
Un voltimetro de DC interno.
Pag 40 de 88
<designator>,<hi>, <lo>
<designator>,<hi>, <lo>,<return>
<designator>,<hi>, <lo>,<options>
<designator>,<hi>, <lo>,<options>,<return>
<hi>, <lo>
<hi>, <lo>,<return>
<hi>, <lo>,<options>
<hi>, <lo>,<options>,<return>
pfetr
pfetr
pfetr
pfetr
<designator>,<hi>, <lo>
<designator>,<hi>, <lo>,<return>
<designator>,<hi>, <lo>,<options>
<designator>,<hi>, <lo>,<options>,<return>
Ejemplo:
clear
Pag 41 de 88
Fuentes de AC:
Se puede usar la opcion de fr , una fuente de AC, para reducir los efectos de impedancias
paralelas.
detector
Un voltimetro interno de DC
Pag 42 de 88
Un resistor de 10 ohms
3.8.4.Opciones de Medicion.
HP IPG selecciona las opciones de medicion para la prueba de fusible en base al analisis del
circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba.O
se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los parametros de
default. La siguiente lista muestra las opciones disponibles con la sentencia fuse, y las opciones de
default:
Pag 43 de 88
3.8.5.Opciones de Programacion.
Opcion Pass/Fail:
Si se usa una variable de retorno y no interesa el valor actual de resistencia del fusible, se puede
usar la opcion pass/fail pf en la sentencia fuse. Esto dice al programa que regrese solamente un 0
para falla, o un 1 para pasa.El valor actual de la resistencia tambien sera reportado.
detector
Un resistor de 10 Kohms
Pag 44 de 88
3.9.4.Opciones de Medicion.
HP IPG selecciona las opciones de medicion para la prueba de inductor en base al analisis del
circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba.O
se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los parametros de
Pag 45 de 88
Cuando se selecciona fr128 , siempre usar la opcion ed. La opcion ed especifica que la
medicion es integrada un ciclo de linea completo, el tiempo de integracion normal es insuficiente para
hacer validas mediciones de 128Hz.
Modelo paralelo para inductores grandes:
Para compensar los elementos resistivos de inductores se puede especificar la opcion modelo
paralelo o modelo serial:
Pag 46 de 88
detector
Resistor de referencia(re1)
un resistor de 10 ohms
Pag 47 de 88
Pag 48 de 88
detector
Resistor de referencia(re4)
Pag 49 de 88
failure
report Part Num: 1145-0217; Location H2
exit test
end on failure
clear connect s to R1-1; I to R1-W
potentiometer Leg1, 5k, 12, 12, wb,ad, R
clear connect s to R1-W; I to R1-2
potentiometer Leg2, 5k, 12, 12, wb,ed
3.11.5.Opciones de Medicion.
HP IPG selecciona las opciones de medicion para la prueba de potenciometro en base al analisis
del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la
prueba.O se puede escribir una prueba In-circuit. Si no se especifican opciones, el sistema usa los
parametros de default. La siguiente lista muestra las opciones disponibles con la sentencia fuse, y las
opciones de default:
Pag 50 de 88
Pag 51 de 88
ad1
ad2
detector
Un resistor de 10k
Pag 52 de 88
Pag 53 de 88
Pag 54 de 88
ad1
ad2
Pag 55 de 88
Pag 56 de 88
4. Pruebas Especiales:
Existen algunas pruebas llamadas especiales ya que se realizan en aquellos elementos que no se
pueden probar de otra manera o como un complemento a la prueba de los mismos. Estas pruebas son:
Testjet
Polarity Check
Connect Check
4.1.Testjet.
Se puede usar HP testjet para probar defectos de manufactura, tales como conexiones abiertas,
dispositivos faltantes o mal colocados.
El metodo de prueba de HP testjet no requiere vectores de prueba o que el voltaje sea aplicado al
dispositivo bajo prueba, debidoa que las pruebas de HP Testjet son de diseo rapido, se puede liberar el
fixture a produccion rapidamente y despues aadirle las pruebas digitales y mixtas.
Se puede usar HP testjet para probar dispositivos que tienen terminales o pines metalicos los
cuales el sensor de testjet puede acoplar capacitivamente. La siguiente tabla lista los tipos de dispositivos
que se pueden probar con HP testjet y cuales deben ser probados con HP Connect Check.
Pag 57 de 88
HP Testjet
HP Connect Check
X
X
X
X
X
X
X
X
X
El sensor estandar esta disponible en tamaos hasta de 2.5 pulgadas cuadradas, esta
montado en pines , y puede ser usado en los lados top y bottom del fixture.
El conector del sensor es 6.0 x 0.5 pulgadas, esta montado en una esponja, y puede
ser usado solo en el lado superior (top) del fixture.
El sensor pequeo tiene placas sensoras disponibles para tamaos B, C y D de SMT,
esta montados en pines y puede ser usado en ambos lados del fixture (top y bottom).
Pag 58 de 88
Pag 59 de 88
Si fallan mas pines que los especificados en la sentencia report limit, la lista impresa es truncada
y el mensaje Too many to print es aadido.
La figura 1-5 muestra los sensores de testjet en los lados top y bottom del fixture para probar
dispositivos en ambos lados del circuito impreso.
Pag 60 de 88
Debido a que cada mux cards tiene 64 puertos, se pueden conectar hasta 64 sensores de testjet a
una mux card. Se pueden tener un maximo de 15 mux cards; 15 por modulo para HP PanelTest y HP
ThrougHPut multiplier. Para HP Connect Check, una de las mux cards debe ser una Mux+Ref Card.
Si la prueba no incluye HP Connect Check, use solamente mux cards; si la prueba incluye connect
check, use una mux+ref card. La mux+ref card provee el voltaje de referncia para Connect Check y soporta
hasta 64 sensores de testjet . Si la prueba requiere mas de 64 sensores , se debe usar otra mux cards.
HP Polarity check requiere mux cards revision B; las mexu cards revision A no trabajan con
Polarity Check.
4.1.3. Cableado de la Mux Card.
El cableado de la mux_card esta especificado en el reporte testjet_mux. Hay 8 seales de control
para las mux cards y 10 seales de control para las mux+ref cards. Las seales de control estan cableadas a
cada mux card y a personality pins (brcs) en el lado bottom del fixture.
Como se muestra en la figura 1-6 y 1-7, la mux card en el lado top del fixture estan cableadas
juntas con un cable plano, y las mux card en el lado bottom del fixture estan cableadas juntas con un cable
plano. El cable plano esta conectado a J1 en cada mux card. Para HP connect check, la primera mux card
debe ser una mux+ref card.
Pag 61 de 88
Figura 1-6. Conexiones de la mux card y la mux+ref card con el cable plano.
Pag 62 de 88
Pag 63 de 88
Usando sensores de testjet y mux card revision B, se pueden probar capacitores en ambos lados de
la tarjeta. Los sensores pequeos de testjet son dos tipos:
Tamao B-C para dispositivos SMT tamao B o C
Tamao D para dispositivos SMT tamao D o E
4.2.1.Metodo de Prueba.
HP Polarity Check usa un sensor HP testjet y cuatro puntas de seal para probar la polaridad de un
capacitor electrolitico. Como se puestra en la figura 2-1, debe haber dos puntos accesibles en cada nodo al
cual este conectado el capacitor.
Pag 64 de 88
si fallan mas dispsotivos que los que estan especificados por report limit, la lista impresa es
truncada y el mensaje too many to print se aade.
Aplica un voltaje negativo en el pin bajo prueba (pin de respuesta) para polarizar su diodo, y
mide la corriente resultante Ig
Mientras se mantiene el voltaje de polarizacion al pin de respuesta, se aplica un voltaje
negativo grande en otro pin (pin de estimulo) para polarizar este diodo, cuasando el flujo de la
corriente Is
Se mide nuevamente Ig y se calcula la diferencia en las mediciones de corriente. Debido a
que Ig e Is fluyen a travez del substrato de resistencia comun, Ig se decrementara si ambos
pines estan conectados a la tarjeta; si algun pin no esta conectado, Ig no cambiara.
Se compara la diferencia en las mediciones de Ig contra los limites para determinar la
conectividad.
Se repite la prueba para cada pin de respuesta hasta seis veces usando diferentes pines de
estimulo cada vez. El pin de respuesta pasa tan pronto como la conectividad sea determinada.
Pag 65 de 88
Si fallan mas pines de los que estan especificados por la sentencia report limit, la lista impresa
es truncada y el mensaje too many to print es aadido.
Para el debug, se puede decir al sistema que envie un reporte al dispositivo printer is ejecutando
connectcheck print level is all. Este reporte incluye la siguiente informacion para todos los pines.
Ejemplo:
Pag 66 de 88
Fuentes
Fuentes
Fuentes
Fuentes
1 a 4 y 17,18
5 a 8 y 19,20
9 a 12 y 21,22
13 a 16 y 23,24
Las fuentes estan conectadas a la ASRU de cada modulo, en caso de no tener fuente en un modulo,
simplemente no se conecta a la ASRU .
Las fuentes son activadas en el testplan mediante la sentencia sps( set power supply). Al voltaje
y corrientes deseados.
Pag 67 de 88
Figura 5-1 Los circuitos del sistema accesan al dispositivo a travez del fixture.
5.1.2. Timing en vectores.
La figura 5-2 muestra el timing de cada vector. El primer vector comienza al tiempo t0; los drivers
son activados y los bits son enviados, en paralelo, a las entradas del dispositivo. Despues de un corto delay
para permitir que el dispositivo se estabilice, los receivers son activados, al tiempo t1, para recibir las
respuestas actuales del dispositivo bajo prueba y compararlas entonces con las respuestas esperadas
contenidas en el vector del dispositivo bajo prueba. El siguiente vector empieza al tiempo t2.
Como se muestra en la figura 5-2, el delay entre manejo y recepcion esta sealado como receive
delay. La logitud del vector, esto es el tiempo entre el manejo de un vetor y el siguiente vector , se conoce
como el vector cycle time. Al final del vector, el siguiente vector empieza. Ambos tiempos, el vector cycle
time y el receive delay son programables.
Una vez que los drivers son activados, ellos mantienen sus estados hasta que el siguiente vector
comience. Despues del receive delay, los receivers regresan la informacion de PASS/FAIL a la
controladora. Si ocurre una falla, lo que pase depende de la siguiente sentencia en el testplan.
Pag 68 de 88
digital
safeguard
Pag 69 de 88
powered
safeguard <type>
Test
test cont
Pag 70 de 88
Para una prueba ejecutable, muchos archivos pueden ser producidos. Estos son
colocados en el directorio "digital" para una prueba In circuit o bajo el directorio
"functional/<test name>" para una prueba funcional de un cluster .Estos archivos
son:
"<test name>.o"
"<test name>.r"
"<test name>.l"
"<test name>.d"
Se pueden editar los archivos fuente y los archivos "list" creados por el compilador usando
cualquier editor del sistema. Los archivos objeto contienen codigos que no pueden ser editados. Para
cambiar una archivo objeto, debe editar el archivo fuente y compilarlo para generar un nuevo archivo
objeto. El nuevo codigo reemplazara al codigo existente en el archivo objeto.
5.1.9 Estructura de una prueba de vectores (VCL test).
Una prueba de VCL consiste de cuatro secciones:
Declaracion
Timing
Definicion de vectores
Ejecucion de vectores.
Las secciones deben estar en ese orden, y cada seccion tiene sus propias sentencias.
Pag 71 de 88
Seccion de Definicion de Define los vectores a ser usados para probar el dispositivo
Vectores
Seccion de ejecucion de Contiene vectores PCF y/o las intrucciones para ejecutar
vectores
los vectores definidos en la seccion precedente. Esta seccion consiste
de una o mas unidades digitales y (opcionalmente) subrutinas digitales;
las subrutinas deben ser colocadas antes de las unidades digitales. Una
unidad digital prueba una parte especifica de un dispositivo. En pruebas
para dispostivos secuenciales, (memorias), el generador de programa
descarta una unidad completa de la prueba si esa unidad ejecuta un
vector que crea conflictos con el dispostivo. En pruebas para
dispositivos combinacionales, las sentencias individuales pueden ser
deshabilitadas si su ejecucion crea confllicto en el dispositivo.
Lista de Sentencias en Digital.
A continuacion se encuentra una lista de las sentencias de VCL asociados con cada seccion de la
prueba.
Standard Test Statements
format (all sections).
include (all sections)
warning (all sections)
combinatorial
sequential
processor
test digital
enable loop counter
generate debug
default device
assign to
inputs
outputs
bidirectional
Estableciendo el ambiente
Estableciendo el ambiente
Estableciendo el ambiente
Captura de datos
Habilita Homingloop
dato de Debug
Asignacion de Recursos
Asignacion de Recursos
Asignacion de Recursos
Asignacion de Recursos
Asignacion de Recursos
Pag 72 de 88
Captura de datos
Salidas fijas en Homing loops
Asignacion de Recursos
Asignacion de Recursos
Retardos y Disparos de Hardware
Parametros de Prueba
Parametros de Prueba
Parametros de Prueba
Retardos y Disparos de Hardware
Asignacion de Recursos
Parametros de Prueba
Parametros de Prueba
Parametros de Prueba
Parametros de Prueba
Requerimentos Varios
Precondicion (deshabilitando y condicionando).
Precondicion (deshabilitando y condicionando).
Precondicion (deshabilitando y condicionando).
Precondicion (deshabilitando y condicionando).
Requerimentos Varios
Bloque de vectores
Definicion de vectores
Definicion de vectores
Definicion de vectores
Definicion de vectores
Vectores con contadores
Vectores con contadores
Vectores con contadores
Bloque de vectores
Vector Execution Section
sub
subend (or end sub)
unit
execute
preset counter
count
call
tied
homingloop
end homingloop
generate nested repeat warning
repeat times
end repeat
controllerloop
end controllerloop
compress
Subrutinas digitales
Subrutinas digitales
Unidad Digital
Ejecucion de vectores
Vectores con contadores
Vectores con contadores
Subrutinas digitales
Conflictos con unidades
Homing loop
Homing loop
Ciclos de repeticion
Ciclos de repeticion
Ciclos de repeticion
control de Ciclos
control de Ciclos
Compresion y Cyclic Redundancy Checks (CRC).
Pag 73 de 88
Captura de datos
Captura de datos
Captura de datos
sentencia de Control de prueba.
sentencia de Control de prueba.
Mensaje para vectore que fallan.
sentencia de Control de prueba.
sentencia de Control de prueba.
Unidad Digital
Precondicion de mutlivectores
Deshabilitando dispositivos con buses.
Compresion y Cyclic Redundancy Checks (CRC).
capture ---pack
call
combinatorial
compress
condition with
conditioned device
continue analog
controller loop
count
default device
delay for cooling
disable with
disabled device
Pag 74 de 88
Pag 75 de 88
sequential
set load
set ref
set slew rate
set terminators
set to
sub
subend
test digital
test time
tied
unit
unit disable method
unit disable test
upcounter
use cards on
vector
vector cycle
wait line
Pag 76 de 88
vector All_ones
drive Bus1
set Data_in to "1111"
set Results to "F"
set Bus1 to"7"
set I_O_bar to "1"
end vector
vector Mixed
initialize to All_ones
set Data_in to "0010"
set Results to "9"
end vector
Pag 77 de 88
Tal como se puede ver en el ejemplo, el formato en el cual los estados son asignados a los grupos
de pines estan determinados por la sentencia "format".
Asignando estados a vectores.
A continuacion una lista de los estados que pueden ser asignados a los drivers y receivers en los
vectores. Estos estados pueden tambien ser usados en las sentencias "assign to " en la seccion de
Declaracion.
1
0
T or t
K or k
Z or z
X or x
>>>>>
>>>>>
>>>>>
>>>>>
>>>>>
>>>>>
high
low
toggle
keep
off for drivers
off for receivers
alto
bajo
complementa el estado anterior
mantiene el estado anterior
mantiene el tercer estado
no importa
Pag 78 de 88
Pag 79 de 88
A continuacion se listan los nombres y caracteristicas de las fuentes del sistema que son
disponibles para prueba analogica funcional.
Source
dcv
sinc
square
triangle
arb
auxiliary
Range
-10.0 to +10.0
0 to 7.0
0 to 10.0
0 to 10.0
-10.0 to +10.0
-10.0 to +10.0
Units
VDC
Vrms
Vpk
Vpk
Vpk
VDC
Detector
Range
dcv - DC Voltmeter
-160 to +160
acv -- AC Voltmeter
0 to 112
frequency- Frequency counter
1 to 60M
pulse rising--Pulse Width Detector
25n to 1
pulse falling--Pulse Width Detector 25n to 1
interval -- Dual Channel Time Interval Counter 100n to
digitizer
-160 to 160
Units
DCV
Vrms
Hertz
seconds
seconds
seconds
DCV
Pag 80 de 88
Low
S bus
S bus
S bus
S bus
S bus
A bus
subtest "part_1"
connect I to "Node_1",; l to "GND"
!connect the detector
source dcv, amplitude 5 , on
! Set up the source
detector dcv , axpect 5
! Set up the detector
measure 5, 4
!Execute the measurement
end subtest
subtest "part_2"
connect I to "Node_2",; l to "GND"
!connect the detector
source dcv, amplitude .2 , on
! Set up the source
detector dcv , axpect .7
! Set up the detector
measure .7, -.5
!Execute the measurement
End subtest
En este ejemplo, la fuente es conectada al mismo nodo en ambas sub-pruebas. La conexion de la
fuente es hecha en el nivel de prueba , pero la fuente es activada en cada sub-prueba. Debido a que el
detector (bus I) debe ser conectado a diferentes nodos, este es conectado y activado en cada sub-test
Pag 81 de 88
Pag 82 de 88
6. Debug en HP3070
A continuacion se presenta una pequea explicacion de como se usa el debug en el HP3070.Para
mas informacion, consultar la seccion de debug al final de cada seccion en los manuales de HP3070.
(analog, digital,testjet, etc).
6.1.Debug en pruebas analogicas.
En una ventana de BT-BASIC con el testplan cargado y la informacion de la tarjeta (se realiza
mediante el comando load board). El debug es llamado mediante la sentencia debug board ejecutada en la
ventana BT-BASIC. Al ejecutarse este comando, aparecera una ventana (llamada debug), en la cual se
podran hacer las modificaciones necesarias a cada prueba para mejorar su realizacion.
En la prueba de componentes analogicos, cualquier cambio realizado en el debug no se guardara
en disco, se mantendra en memoria, solo cuando se guarde en disco y se compile , se mantendran los
cambios en el archivo fuente y objeto. Cualquier modificacion que se haga en memoria no afectara el
archivo fuente del programa.
Existen dos tipos de pantallas de debug, el debug board y el debug test. (ver figura 6-1).
Pag 83 de 88
Pag 84 de 88
Pag 85 de 88
Pag 86 de 88
Diagnostico del sistema. Verifica el estado de todos los componentes (tarjetas) del
sistema contra limites pre-establecidos.
Pag 87 de 88
Autoajuste. Esta prueba es realizada en forma automatica por la maquina cada vez
que la temperatura del equipo varie +/- 5 . Esto se realiza con la finalidad de
minimizar los efectos de la temperatura en las mediciones hechas por la ASRU.
Antes de realizar el diagnostico del sistema, es necesario que pase el autoajuste para evitar
mediciones erroneas durante el mismo. La primera prueba realziada por la maquina es la verificacion de la
temperatura, si encuentra una diferencia mayor de +/- 5, el diagnostico falla y las mediciones que siguen
pueden ser erroneas.
Pag 88 de 88