Beruflich Dokumente
Kultur Dokumente
III.25
Chapitre III
TRANSISTOR A EFFET DE CHAMP
I.
De mme comme le transistor bipolaire il existe deux types de transistors bipolaires (NPN et
PNP), le FET jonction (ou JFET) est dclin en deux versions : le canal N et le canal P.
Le FET jonction canal N est constitu d'une mince plaquette de silicium N qui va former le
canal conducteur principal. Cette plaquette est recouverte partiellement d'une couche de
silicium P de manire former une jonction PN latrale par rapport au canal (Fig. 1.).
Electronique Numrique
III.26
Si on reprend le montage prcdent, et qu'en plus on applique une tension positive entre le
drain et la source, le gradient de potentiel prsent tout le long du barreau de silicium
constituant le canal va modifier le profil de la zone de dpltion. Vers le drain, la tension
grille-canal sera suprieure (en valeur absolue) ce qu'elle est vers la source. En effet, on a la
relation (attention, tous les termes sont ngatifs) :
En consquence, la zone isolante prsente une forme similaire celle donne sur la figure 4.
Electronique Numrique
III.27
Electronique Numrique
III.28
La caractristique de transfert IDS =f(VGS) rsume bien les limites du FET : courant de
drain nul pour une tension VGS gale la tension de pincement Vp, et courant maxi IDSS pour
une tension VGS nulle. La courbe est assez approxime par une parabole dquation :
La drive de cette loi va nous renseigner sur l'aptitude du transistor amplifier : en effet,
pour un courant IDS donn, la drive (qu'on appelle la pente du FET) va tre gale :
Cette pente est le rapport de la variation du paramtre de sortie (IDS ) et du paramtre d'entre
(VGS ) ; elle est bien reprsentative de l'amplification d'un signal d'entre. La valeur
maximum, atteinte pour VGS = 0, vaut :
Electronique Numrique
III.29
La pente du FET est en moyenne relativement faible, soit quelques mA/V, au mieux quelques
dizaines de mA/V. Elle dpend de la tension VGS (la tension de polarisation) : comme pour le
transistor bipolaire, l'amplification ne sera pas linaire ; on fera l aussi des hypothses de
fonctionnement en petits signaux.
C. Reprsentation Schma quivalent
1. Symboles des FETs.
Le FET est reprsent par les symboles suivants :
La flche reprsente la jonction grille/ canal, et son sens indique quel serait le sens du
courant si la jonction tait passante.
Pour le FET canal N, le courant Id circulera dans le sens reprsent sur la figure 5, la tension
VDS sera positive et la tension VGS ngative.
Pour le FET canal P, la tension VDS sera ngative et la tension VGS positive. Le courant de
drain circulera de la source vers le drain.
2. Schma quivalent
Schma quivalent en petit signaux
Electronique Numrique
III.30
Le schma de la figure 6 est celui relatif au FET canal N. Lentre se fait sur la grille.
On note un trou entre grille et source : limpdance grille-source est trs leve, on la
considre en premire approximation comme infini. En sortie, on retrouve les mmes
lments que pour le transistor bipolaire : une source de courant (commande par la tension
VGS, et non par un courant, et sa rsistance parallle . Comme pour le transistor bipolaire,
cette rsistance est trs leve (plusieurs centaines de k ), et on la ngligera dans toutes les
applications courantes.
D. Montage source commune.
Nous allons voir le montage source commune pour le FET de type N. Le montage
canal P sen dduit aisment.
1. Polarisation
Electronique Numrique
III.31
tre pratiquement nul. Il reste trouver une astuce pour mettre la source un potentiel positif,
ce qui fera VSG positif, donc VGS ngatif. Pour ce faire, on intercale une rsistance entre la
source et la masse. Le courant de drain va circuler dans cette rsistance et lever le potentiel
de la source par rapport la grille. Deux phnomnes vont alors se contrarier :
Le courant de drain est maxi pour VGS =0 ; au dmarrage, on aura donc un fort courant
dans la rsistance de source, donc une forte tension.
Mais, au fur et mesure que la tension va augmenter la tension | VGS |va augmenter
aussi ce qui va avoir pour effet de limiter le courant de drain.
Les deux phnomnes vont squilibrer. La valeur du courant de drain va dpendre des
caractristiques du FET (IDSS et VP) et de la rsistance de source : cest cette dernire qui nous
permettra dajuster le courant de drain.
La tension de polarisation sur Rs sera de lordre de quelques volts (typiquement 1 3
V).
Il ne reste plus qu alimenter le drain laide dune source de tension, en intercalant
une rsistance RD qui aura pour fonction la conversion courant/tension permettant dexploiter
le signal de sortie.
On choisira le courant de drain (ou la rsistance R D) de manire ce que la chute de
tension dans cette rsistance soit gale la tension de polarisation V DS0, ceci pour assurer un
maximum de dynamique au signal alternatif.
On rajoute un condensateur de dcouplage Cd sur Rs pour que la source soit
effectivement la masse en alternatif.
Schma quivalent
Le schma quivalent se construit de la mme manire que pour les montages transistors
bipolaires. On utilise le schma quivalent du FET de la figure 7, et on obtient :
Electronique Numrique
III.32
Gain en tension
En sortie, si on nglige , dont la valeur est trs leve vis vis de RD, on a :
Ce gain a une valeur relativement faible, due au faite que g ne dpasse gure la dizaine de
mA/V : on aura des valeurs comprises entre 10 et 50 environ.
III.
Impdance dentre
Impdance de sortie
Electronique Numrique
III.33
Electronique Numrique
3.
III.34
Caractristiques.
Le MOSFET canal initial a la mme structure que le MOS canal induit, avec en plus, un
canal faiblement dop N entre la source et le drain.
Pour VGS nulle, Ce transistor fonctionne comme un JFET : un courant de drain pourra
circuler ; quand VDS augmente, un phnomne de pincement se produit, qui obstrue le canal :
le courant de drain devient constant.
Electronique Numrique
III.35
Si VGS est infrieure ou gale 0, on acclre le pincement (le condensateur form par la
grille, l'isolant et le canal attire des trous dans le canal initial qui neutralisent les lectrons de
cette zone N) : on fonctionne en rgime d'appauvrissement.
Au contraire, pour VGS suprieure 0, on retrouve le fonctionnement du MOS canal induit,
et le courant de drain va crotre.