Beruflich Dokumente
Kultur Dokumente
INTRODUCCIN A LA UNIDAD DE
MEMORIA
z
z
z
z
BIBLIOGRAFA:
z T. L. Floyd: Fundamentos de Sistemas Digitales. Cp. 2
z W. Stalling (5 ed.): Cp. 4
z J. Wakerly: Digital Design: Principles and Practices. Cp. 10
z C. Baena et al: Cp. 10
Capacidad y organizacin
Capacidad: Cantidad de bits que almacenan
Ejemplos: 16 Gbits, 64 Kbits, 64 KB (1 B = 1 Byte = 8 bits)
Modo de acceso
Aleatorio: El acceso a una palabra no
depende de su direccin
Ejemplos: RAM y ROM
Mantenimiento de la informacin
Memoria voltil: Pierden los datos
almacenados si no hay alimentacin
Ejemplos de memoria voltil: Registros, RAM
Ejemplos de memoria no voltil: ROM, DVD, Flash
Dir. 2
Dir. 1
taccessCS
Dato 1
Dato 2
taccessDirecc
10
10
Coste y velocidad
11
11
Jerarqua en Memoria
Memoria
interna o
principal.
Cach
Perifricos
CPU
Buses CPU:
AB, DB y CB
Capacidad
Coste y velocidad
EC - I.I. 07/08 U. Memoria
12
12
Jerarqua en Memoria
CPU:
Registros y biestables
Cach (Datos/Programa):
RAM mxima velocidad
Memoria Principal:
RAM y ROM
Memoria Masiva:
Discos magnticos y pticos,
cintas, flash, etc.
EC - I.I. 07/08 U. Memoria
13
13
Cach-2
Memoria Masiva
CPU-2
I/O
Cach-1
Memoria Principal
CPU-1
Interconexin
CPU-Memoria
14
14
15
15
R
An-1: A0
Dk-1: D0
RW
D=
M
00
HI
MM
01 M(A) D
[D in]
10
D = M(A)
MM
11
Prohibido
16
16
En
An-1: A0
DEC
n : 2n
2n-1
Matriz de
celdas
2nxk
celdas
Transceivers
I/O
Seleccin
de filas
In/
Out
Dk-1: D0
17
17
Tipos de RAM
Ms costosas
Menos coste
Sin refresco
Precisan refresco
cw
cr
18
18
Tipos de RAM
19
19
CE2
/CE1
/WE
/OE
/OE
/WE
CE2
/CE1
A12:A0
RAM
8K x 8
1 - - 0 0
1
0 1
1 1
D
Comentarios
=
HI Sin uso
D
M
In Escritura
[M Lectura
]
HI Lectura sin salida
D7:D0
EC - I.I. 07/08 U. Memoria
20
20
Las direcciones se
dividen para
seleccionar filas y
columnas
Los transceivers
permiten :
* Entrada de datos
* Salida de datos
* Aislar datos (HI)
21
21
Otras RAMs
NV-RAM: RAM no voltil:
RAM ms batera
RAM + EEPROM
22
22
DB
CB
CPU
AB
Memoria principal o
interna
Memoria
fsica
A15:A0
D7:D0
R/W*
M1
M2
M3
23
23
CS2
M1 a
CPU
3 2 1 0
M1 b
M2
3 2 1 0
7 6 5 43 210
7 10
DB
24
24
R = R/W*
W = NOT(R/W*)
25
25
26
26
A11 : A0
Rango
Direcciones A15 : A0
$000 a $FFF
4K
$0000 : $0FFF
$000 a $FFF
4K
$1000 : $1FFF
8K
$2000 : $3FFF
16K
$4000 : $7FFF
32K
$8000 : $FFFF
$0000 a $1FFF
$0000 a $3FFF
$0000 a $7FFF
27
27
28
28
16K
M1
16K
M2
8K
M3
8K
M4
4K
M5
4K
M6
4K
M7
4K
M8
29
29
0 1 ... 14 15
MAR
CS
A13...A0
CPU
1
A15
A14
A13...A0
A13
A13
A12
A11...A0
16KB
CS
CS2
1
1
0 DEC 2
2:4 3
M1
CS
CS2
CS1
E 0
CS5
CS1
E 0
DEC
1:2 1
E 0
1
1
0 DEC 2
2:4 3
CS3
M2
A11...A0
16KB
CS5
...
CS8 A12...A0
CS
A11...A0
8KB
CS4
M4
M6
4KB
CS7
CS
M3
CS
4KB
CS6
CS
CS3
CS4
A12...A0
M5
M7
4KB
CS8
CS
A11...A0
M8
4KB
8KB
30
30
A15
A14
CS
CS
A13...A0
CPU
1
CS5
CS1
A13...A0
A13
A13
A12
E 0
DEC
1:2 1
E 0
1
1
0 DEC 2
2:4 3
CS3
A11...A0
M2
16KB
CS5
...
CS8 A12...A0
A11...A0
CS
M3
8KB
CS4
4KB
CS6
M6
4KB
CS7
CS
CS3
CS4
A12...A0
M5
CS
CS
CS2
1
1
0 DEC 2
2:4 3
16KB
CS2
CS1
E 0
A11...A0
M1
DB
0 1 ... 14 15
MAR
CS
M4
M7
4KB
CS8
CS
A11...A0
M8
4KB
8KB
31
31
CPU
1
A15
A14
CS5
CS1
CS
CS
A13...A0
R/W* a RAM
A13...A0
A13
A13
A12
E 0
DEC
1:2 1
E 0
1
1
0 DEC 2
2:4 3
CS3
A11...A0
M2
16KB
CS5
...
CS8 A12...A0
A11...A0
CS
M3
8KB
CS4
4KB
CS6
M6
4KB
CS7
CS
CS3
CS4
A12...A0
M5
CS
CS
CS2
1
1
0 DEC 2
2:4 3
16KB
CS2
CS1
E 0
A11...A0
M1
DB
0 1 ... 14 15
MAR
CS
M4
M7
4KB
CS8
CS
A11...A0
M8
4KB
8KB
32
32
chip M4
Localizar palabra fsica:
A12 = 0 y A11-A0 = $018
Rango
Chip
16K
M1
16K
M2
8K
M3
8K
M4
4K
M5
4K
M6
4K
M7
4K
M8
33
33
Problema EC1 12
Un sistema basado en el microprocesador R65C02, dispondr de 3
RAM de 8K8 y una EPROM de 8K8.
Disee el circuito de decodificacin correspondiente.
34
34