INSTITUTO POLITCNICO NACIONAL

Escuela Superior de Ingeniera

Mecnica y Elctrica
CARRERA: Ingeniera en Comunicaciones y
Electrnica.
GRUPO: 9CM3.
ASIGNATURA: Sincronizacin y Multiplexaje.
PROFESOR: Jorge Alberto Gmez Garca.
ALUMNO:
Medina Rodrguez Vctor Edmundo.
Notas de Clase
Deslizamientos & Justificacin de Bit
FECHA DE ENTREGA: 05 Junio 2016.

-2-

Deslizamientos.
Es la prdida de informacin que se genera como consecuencia de los desbordes
o vaciamientos de la Memoria Elstica.
El proceso de lectura y escritura de los bits tributarios provenientes de la memoria
elstica antes de su retransmisin en la seal multiplexada es llamado
'Sincronizacin de Bit' porque el multiplexor recibe una cadena de bits con una
tasa y retransmite con otra tasa distinta al reloj local del equipo.
La memoria local absorbe todas las variaciones y fluctuaciones de frecuencia
entre el reloj de escritura y lectura, sin embargo, la frecuencia de salida entre los
relojes provocar que la memoria se vace o se desborde tarde o temprano.
La memoria elstica es implementada como una memoria circular con ciclos de
acceso; si el buffer se vaca, algunos bits sern repetidos en la transmisin; en
caso contrario, si el buffer se desborda, algunos bits sern borrados y perdidos.
Estos eventos son conocidos como deslizamientos.

Desbordes de la Memoria Elstica (M.E): Localidades que no han sido

ledas se reescriben.
>

Vaciamiento de la Memoria Elstica (M.E): Algunas localidades que ya

fueron ledas se vuelven a escribir.
<

-3-

Tcnicas de Justificacin de Bit.

La situacin ptima de sincronizacin entre todos los tributarios implicados en la
operacin de multiplexaje digital sncrono no es fcil de alcanzar, inclusive pensar
que es posible transferir tiempo de un multiplexor a otro en ambas direcciones a
travs de una seal de tributario an resulta difcil de comprender porque todos los
multiplexores digitales con todos los tributarios en cada uno son sncronos.
Adems el Jitter acumulado a lo largo de una de las cadenas de transmisin es
suficiente para alterar la operacin de sincrona digital de los multiplexores.
Dimensionar las memorias elsticas depende de la amplitud pico a pico de las
fluctuaciones de fase.
Por estas razones, histricamente el multiplexaje digital sncrono ha sido adoptado
raramente en la transmisin digital de redes, al menos hasta la introduccin de
SONET/SDH, el cual sigue este principio pero con algunas innovaciones
importantes.
Existen tres tipos de justificacin de bit: Positiva, negativa y Positiva/Negativa, las
cuales no son conceptualmente diferentes.
a) Justificacin Positiva: Esta tcnica se utiliza para ajustar f r cuando va
demasiado rpido, de esta manera se alcanzar la f w .
>
>
Trama

Datos

Bits de Justificacin

Bits de Control de
Justificacin

b) Justificacin Negativa: Se utiliza esta tcnica para ajustar f r cuando va

demasiado lento, de esta manera que superar la f w .
<
<
Trama

.
ba

Datos

Se aade Basura

-4-

c) Justificacin Positiva/Negativa: Se utiliza esta tcnica para ajustar f r

cuando va demasiado lento o demasiado rpido, de esta manera que
superar la f w .
=
=
Trama

.
ba

Datos