Beruflich Dokumente
Kultur Dokumente
acerca de VerilUOC_Desktop
ndice
start
restart
3. Pregunta: Existe una versin en formato PDF de la documentacin de ayuda que aparece
en la wiki de VerilUOC_Desktop?
Respuesta: No, no existe una versin PDF de dicha documentacin ni se prev disponer de
ella.
4. Pregunta: Estoy diseando un circuito con Logisim. Querra utilizar una determinada celda
pero tengo ciertas dudas sobre su uso o sobre el funcionamiento de sus terminales de entrada
y/o salida. Dnde puedo obtener ms informacin acerca de esta celda?
Respuesta: Dentro de VerilUOC_Desktop, en Ayuda Tutorial se puede encontrar la
explicacin de cmo funcionan todos los componentes de Logisim. La informacin es muy
detallada y puede resolver un gran nmero de dudas.
Solucin: El motivo de ese error es que en el circuito o bien hay algn pin de salida sin
conectar o bien hay puertas o componentes con entradas flotantes, es decir, entradas no
utilizadas (no reciben ninguna seal). Este segundo caso es la causa ms habitual del error.
Cuando se aade una puerta lgica, por defecto, el programa selecciona puertas de 5
entradas y si se utiliza menos entradas algunas se quedan sin conexin, lo cual no est
permitido. La solucin es establecer en cada puerta lgica el nmero de entradas que
realmente se necesitan. El nmero de entradas de una puerta se puede controlar mediante la
propiedad "Nmero de entradas" de esa puerta.
Las parejas de nmeros que acompaan al mensaje de error indican las coordenadas
donde se hallan las entradas no conectadas. En la ventana de Logisim, las coordenadas
correspondientes a la posicin sealada por el ratn aparecen en la esquina inferior izquierda
cuando el icono
Sin embargo, el circuito diseado s contiene salidas y las salidas estn correctamente
conectadas.
Solucin: Esa situacin muy probablemente se deba a que el diseo realizado se halla en un
circuito distinto al circuito main (en el ejemplo del enunciado se hallara en el circuito qq, de
ah que aparezca ese nombre en la figura correspondiente al primer mensaje). La herramienta
de verificacin solo verifica el diseo que se halla en el circuito main.
Una causa habitual de esta situacin problemtica, especialmente cuando se afronta la
realizacin de un nuevo diseo, es la ejecucin consecutiva de los comandos Archivo Nuevo
y Proyecto Aadir circuito. Este ltimo comando provoca la creacin de un nuevo circuito
para el diseo a realizar, circuito que ser distinto del circuito main. Para evitar esta situacin,
si se desea realizar un nuevo diseo, simplemente se debe ejecutar el comando Archivo
Nuevo.
Para solventar el problema, se puede copiar en el circuito main el diseo realizado.
Para ello se seguir los siguientes pasos:
- Abrir VerilUOC_Desktop
- Cargar el fichero con el diseo realizado (Archivo Abrir nombre_fichero)
- Abrir una ventana vaca nueva (Archivo Nuevo)
- En la ventana que contiene el diseo existente
* seleccionar el diseo completo (Editar Seleccionar Todo)
* copiar el diseo completo al portapapeles (Editar Copiar)
- En la ventana vaca:
* pegar el diseo copiado (Editar Pegar)
* hacer clic sobre el fondo del rea de edicin para deseleccionar todos los elementos del
diseo
- Cerrar la ventana que contiene el diseo inicial ejecutando (Archivo Cerrar) en esa
ventana.
- En la ventana que contiene el diseo pegado, grabarlo en un nuevo fichero (Archivo
Guardar nombre_del_nuevo_fichero)
- Verificar el diseo con VerilCirc (Simular Verificacin Seleccionar
ejercicio Pulsar el botn Verificar)
Solucin: Ese error se produce cuando hay una conexin circular no permitida por Logisim
entre un conjunto de componentes que normalmente son combinacionales.
Una conexin circular, como su nombre indica, es una conexin entre celdas que
adopta la forma de bucle (es decir, de crculo). Un ejemplo sencillo es siguiente. Imaginemos
que un circuito est formado por n celdas y hay tres de ellas, llammosles c1, c2 y c3, que son
puertas lgicas y estn conectadas de la siguiente forma. La salida de c1 est conectada a una
entrada de c2; la salida de c2 est conectada a una entrada de c3 y, finalmente, la salida de c3
est conectada a una entrada de c1. Ese sera un caso de conexin circular entre c1, c2 y c3.
10. Problema: He simulado un circuito con Logisim y este se comporta de forma distinta a la
esperada. He observado que la causa se debe a que una de sus celdas, concretamente una
celda XOR de 3 entradas, presenta un comportamiento errneo. La combinacin de valores
111 en las entradas debera producir como salida 1 y, sin embargo, da 0. Por el contrario, la
celda XOR de 2 entradas se comporta correctamente y si se conecta en cascada varias XOR de
2 entradas, el comportamiento tambin es correcto.
Solucin: Aunque en la algebra booleana la operacin XOR se define como una operacin
asociativa, y por tanto, 111 = (11)1 = 1, en el campo de los sistemas digitales coexisten
dos definiciones de la funcionalidad de una puerta XOR de n puertas:
- producir el resultado 1 cuando estrictamente solo una entrada vale 1.
- producir el resultado 1 cuando un nmero impar de entradas vale 1 (esta definicin es
coherente con la de la algebra booleana)
Por defecto, el simulador de Logisim implementa la primera interpretacin pero se
puede cambiar seleccionando la puerta XOR y asignando a la propiedad Comportamiento
multi-entrada el valor Cuando un nmero impar de entradas son 1 (las
propiedades son mostradas en el panel izquierdo inferior).