Sie sind auf Seite 1von 201

PONTIFICIA UNIVERSIDAD CATOLICA DE CHILE

ESCUELA DE INGENIERIA

DISEO Y CONSTRUCCIN DE UN
INVERSOR TRIFSICO MULTINIVEL

FELIPE EDUARDO ROS DAZ

Memoria para optar al ttulo de


Ingeniero Civil Industrial, con Diploma en Ingeniera Elctrica

Profesor Supervisor:
JUAN W. DIXON ROJAS

Santiago de Chile, 2003

PONTIFICIA UNIVERSIDAD CATOLICA DE CHILE


ESCUELA DE INGENIERIA
Departamento de Ingeniera Elctrica

DISEO Y CONSTRUCCIN DE UN
INVERSOR TRIFSICO MULTINIVEL

FELIPE EDUARDO ROS DAZ

Memoria presentada a la Comisin integrada por los profesores:

JUAN DIXON R.

NGEL ABUSLEME H.

JOS RODRGUEZ P.

Para completar las exigencias del ttulo de


Ingeniero Civil Industrial, con Diploma en Ingeniera Elctrica
Santiago de Chile, 2003

A mi Familia, especialmente a mis


Padres, Hermanos y Novia, que
siempre creyeron y confiaron en m.

ii

AGRADECIMIENTOS
Quiero agradecer a mi Familia por el apoyo brindado en todo sentido
durante estos aos de estudio. Gracias por su paciencia y amor.
Mencin especial merece el profesor Juan Dixon por su gua y apoyo en
este interesante proyecto que hemos emprendido juntos.
No puedo dejar de lado a mi Novia y amigos que siempre estuvieron ah
cuando ms lo necesitaba. Gracias.
Agradezco tambin la disposicin y ayuda de los funcionarios del
departamento de ingeniera elctrica, que brindaron su apoyo incondicional en todo
momento. Entre ellos menciono a Eduardo Cea, Betty Andonaegui, Elena Garrido,
Sra. Virginia Meza y don Carlos lvarez.

iii

INDICE GENERAL
Pg.
AGRADECIMIENTOS ................................................................................................ iii
INDICE DE TABLAS ................................................................................................. vii
INDICE DE FIGURAS..................................................................................................ix
RESUMEN...................................................................................................................xvi
ABSTRACT............................................................................................................... xvii
I.

INTRODUCCIN.................................................................................................1
1.1. Los Inversores Multinivel .............................................................................2
1.1.1. Inversor Acoplado por Diodos (Diode-Clamped Inverter).................5
1.1.2. Inversor Acoplado por Capacitor (Capacitor-Clamped Inverter).......8
1.1.3. Inversor con Puentes H en Cascada (Cascade H-Bridges
Inverter) ............................................................................................11
1.2. Los inversores Multinivel versus otros tipos de inversores ........................18
1.3. Objetivos de la memoria .............................................................................22

II.

CARACTERSTICAS DE UN INVERSOR DE CUATRO ETAPAS Y


OCHENTA Y UN NIVELES..............................................................................24
2.1. Introduccin ................................................................................................24
2.2. Caractersticas del Prototipo .......................................................................30
2.3. Control del Inversor ....................................................................................33
2.4. Aplicaciones del Inversor Multinivel Construido.......................................35

III.

SIMULACIONES DEL INVERSOR CONSTRUIDO .......................................39

IV.

DISEO Y CONSTRUCCIN DEL PROTOTIPO ...........................................48


4.1. Introduccin ................................................................................................48
4.1.1. Eleccin de Semiconductores y Circuito de Disparo .......................49
4.1.2. Caractersticas Tcnicas del Prototipo..............................................50
4.2. Diseo Trmico Circuito de Potencia .........................................................52
iv

4.2.1. Diseo Trmico del Disipador..........................................................52


4.2.2. Diseo y Construccin del Disipador ...............................................54
4.3. Diseo y Construccin de la Tarjeta del Inversor.......................................56
4.4. Diseo y Construccin de las Fuentes DC de los Esclavos ........................61
4.4.1. Diseo y Construccin de las Fuentes ..............................................62
4.4.2. Diseo Trmico de las Fuentes.........................................................66
4.5. Distribucin de Componentes .....................................................................66
V.

RESULTADOS EXPERIMENTALES ...............................................................72


5.1. Introduccin ................................................................................................72
5.2. Tensiones de salida del inversor de 81 niveles ...........................................72
5.3. Corrientes de salida del inversor de 81 niveles...........................................75

VI.

CONCLUSIONES Y TRABAJO FUTURO .......................................................79

BIBLIOGRAFA...........................................................................................................81
Anexo A: Lista de Componentes Principales Utilizados en la Construccin del
Inversor................................................................................................................86
Anexo B: Programa de Control del Inversor ................................................................89
Anexo C: Diseo de las Fuentes DC por medio de Reguladores de Voltaje ..............101
Anexo D: Clculo de los Transformadores de las Fuentes DC...................................108
Anexo E: Hoja de Datos Mosfet IRF 540 ...................................................................124
Anexo F: Hoja de Datos Mosfet IRFP 250 .................................................................127
Anexo G: Hoja de Datos Driver IR 2113....................................................................131
Anexo H: Hoja de Datos Optocupla 6N 137...............................................................135
Anexo I: Hoja de Datos Regulador LM 78XX ...........................................................140
Anexo J: Hoja de Datos Regulador LM 317...............................................................144
v

Anexo K: Hoja de Datos Regulador LM 338 .............................................................148


Anexo L: Hoja de Datos Negador 74LS04 .................................................................152
Anexo M: Clculo de Temperaturas ...........................................................................155
Anexo N: Consideraciones Tarjeta de dISPARO .......................................................167
Anexo O: Detalle de la Distribucin de Componentes y Conexiones Elctricas .......171
Anexo P: Detalle de la Construccin del Disipador de Potencia................................177

vi

INDICE DE TABLAS
Pg.
Tabla 1.1: Voltaje de salida para cada conmutacin.....................................................13
Tabla 1.2: Voltajes y correspondientes estados de los semiconductores de un
Inversor Puente H Acoplado por Diodos de 5 Niveles ....................................14
Tabla 1.3: Voltajes y correspondientes estados de los semiconductores de un
Inversor Acoplado por Capacitor de 5 Niveles ...................................................15
Tabla 1.4: Voltaje de salida para Vdc1 = Vdc2 = E ....................................................20
Tabla 1.5: Voltaje de salida para Vdc1 = 2*Vdc2 = 2E ...............................................20
Tabla 1.6: Voltaje de salida para Vdc1 = 3*Vdc2 = 3E ...............................................20
Tabla 1.7: Voltaje de salida para Vdc1 = 4*Vdc2 = 4E ...............................................20
Tabla 2.1: Tabla de estado de los puentes para obtener todos los voltajes...................34
Tabla 4.1: Voltajes, Corriente continua media, y Potencias Aparentes de cada
puente...................................................................................................................49
Tabla 4.2: Caractersticas de los reguladores usados....................................................62
Tabla 4.3: Diseo trmico de los reguladores...............................................................66
Tabla 5.1: Resumen de las bobinas empleadas en las pruebas .....................................75
Tabla A.1: Componentes necesarios para el inversor ...................................................86
Tabla C.1: Valores de las resistencias para las distintas fuentes. ...............................104
Tabla C.2: Resumen de resistencias y rangos de voltaje ............................................105
Tabla D.1: Resumen de los transformadores ocupados ..............................................122

vii

Tabla M.1: Resumen de los datos para calcular la potencia disipada.........................156


Tabla M.2: Resumen de los valores obtenidos. ..........................................................156
Tabla M.3: Resumen de los valores obtenidos prcticamente. ...................................158
Tabla M.4: Resumen de los valores obtenidos para el regulador de 21V...................163

viii

INDICE DE FIGURAS
Pg.
Figura 1.1: Esquema de un Inversor de (a) dos niveles, (b) tres niveles y (c) m
niveles....................................................................................................................3
Figura 1.2: Ejemplo de una onda de voltaje multinivel, usando 11 niveles ...................4
Figura 1.3: Inversor tipo Acoplado por Diodos de m niveles.........................................5
Figura 1.4: Configuracin de un Inversor Acoplado por Diodos de 3 niveles. ..............6
Figura 1.5: Inversor tipo Acoplado por Capacitor de m niveles.....................................8
Figura 1.6: Configuracin de un Inversor Acoplado por Capacitor de 3 niveles. ..........9
Figura 1.7: Puente H Generalizado, con n fuentes y m = 2n+1 niveles. ...................11
Figura 1.8: Configuracin de un puente H de tres niveles. .......................................12
Figura 1.9: Configuracin de un Puente H Acoplado por Diodos de 5 niveles. .......13
Figura 1.10: Configuracin de un Inversor Puente H Acoplado por Capacitor
de 5 niveles. .........................................................................................................14
Figura 1.11: Formacin de una onda de voltaje en un Inversor Multinivel del
tipo puentes H en cascada de 9 niveles (4 etapas). ..........................................16
Figura 1.12: Salida de un Inversor PWM de dos Niveles.............................................18
Figura 1.13: Esquema de un inversor multinivel usando slo dos puentes H...........19
Figura 2.1: Inversor de tipo puentes H en cascada, de 4 etapas y 81 niveles
(una fase). ............................................................................................................25
Figura 2.2: Frecuencias de conmutacin de los 4 puentes en el inversor de 81
niveles..................................................................................................................26
ix

Figura 2.3: Comparacin de ondas de salida de inversores de 3, 11, 21, 31 y 81


niveles..................................................................................................................27
Figura 2.4: El efecto de la modulacin por amplitud....................................................28
Figura 2.5: Esquema de un inversor con transformadores de salida.............................29
Figura 2.6: Distribucin de potencias para una carga puramente resistiva
(Cos=1)..............................................................................................................30
Figura 2.7: Distribucin de potencias para distintitas frecuencias en un motor de
induccin de 20 kW por fase. ..............................................................................32
Figura 2.8: Esquema de una fuente DC-DC bidireccional............................................32
Figura 2.9: Esquema del Puente H usado..................................................................35
Figura 2.10: Sistema para alimentar motores con fuentes independientes. ..................36
Figura 2.11: Sistema para alimentar motores con fuentes DC-DC
bidireccionales. ....................................................................................................37
Figura 2.12: Diagrama de un motor con bobinas independientes.................................38
Figura 3.1: Modulacin de voltaje de los cuatro puentes H del inversor
multinivel.............................................................................................................39
Figura 3.2: Formacin de la onda de voltaje alterna del inversor de 81 niveles...........40
Figura 3.3: Corrientes de los puentes H para una carga (a) resistiva e (b)
inductiva. .............................................................................................................41
Figura 3.4: Corrientes de salida del inversor para una carga (a) resistiva e (b)
inductiva. .............................................................................................................42
Figura 3.5: Diagrama en PSIM de los inversores usados para las simulaciones. ........43

Figura 3.6: Voltajes de Salida de los Inversores; en rojo: PWM; en azul 81


niveles..................................................................................................................44
Figura 3.7: Corrientes de Salida de los Inversores PWM (arriba) y Multinivel
(abajo)..................................................................................................................45
Figura 3.8: Modelo del motor de induccin utilizado para las simulaciones. ..............46
Figura 3.9: Formas de onda generadas por el inversor multinivel: a) voltaje y
corriente del motor de induccin, b) potencia del motor en una fase..................46
Figura 3.10: Formas de onda generadas por el Inversor PWM: a) voltaje y
corriente del motor de induccin, b) potencia del motor en una fase..................47
Figura 4.1: Diagrama de las Actividades Realizadas....................................................48
Figura 4.2: Perfil de seccin rectangular usado como disipador. .................................50
Figura 4.3: Modelo trmico. .........................................................................................53
Figura 4.4: Diseo de uno de los Puentes H..............................................................55
Figura 4.5: Esquema de conexiones entre disipadores de una fase. .............................55
Figura 4.6: Fotografa del sistema disipador terminado, para una fase. .......................56
Figura 4.7: Esquema de un puente H con sus circuitos de disparo. ..........................57
Figura 4.8: Configuracin del driver IR2113 para dos transistores. .........................57
Figura 4.9: Circuito de Disparo con aislamiento mediante optocuplas. .......................58
Figura 4.10: Tarjeta de disparo para un par de MOSFETs. ..........................................59
Figura 4.11: Tarjeta de disparo para una Fase. .............................................................60
Figura 4.12: Foto de la Tarjeta de disparo ya instalada en el Disipador de
Potencia ...............................................................................................................61
xi

Figura 4.13: Esquema de las Fuentes DC para cada Esclavo. ......................................63


Figura 4.14: Tarjeta de las fuentes DC. ........................................................................64
Figura 4.15: Fotografa de la tarjeta de las fuentes antes de ser armada. .....................64
Figura 4.16: Fotografa de la tarjeta de las fuentes ya terminada. ................................65
Figura 4.17: Vista en planta del prototipo completo.....................................................67
Figura 4.18: Fotografa del Sistema Completo. ............................................................68
Figura 4.19: Fotografa del Sistema Completo desde distintas Vistas..........................69
Figura 4.20: Fotografas del Inversor instalado en su estructura definitiva..................70
Figura 5.1: Voltaje de salida escalonado del inversor ..................................................72
Figura 5.2: Semiciclo positivo del Voltaje de Salida....................................................73
Figura 5.3: Detalle de los peldaos de la onda de voltaje alterna de salida..................74
Figura 5.4: Corriente y Voltaje de la carga R-L antes descrita.....................................76
Figura 5.5: Simulaciones de Corriente y Voltaje de la carga R-L antes descrita. ........76
Figura 5.6: Comparacin cualitativa entre tecnologa PWM y multinivel (81
niveles).................................................................................................................77
Figura A.1: Componentes ocupados en el Inversor. .....................................................87
Figura C.1: Esquema para las Fuentes de 5 y 15 Volts...............................................101
Figura C.2: Esquema del circuito R-C de los reguladores ajustables para los
Esclavos. ............................................................................................................102
Figura C.3: Esquema del circuito R-C modificado de los reguladores ajustables......103
Figura C.4: Grfico de la Corriente de Ajuste vs. Temperatura. ................................104
xii

Figura C.5: Esquema de las Fuentes DC para cada Esclavo.......................................105


Figura D.1: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 10V). .............108
Figura D.2: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del
Rectificador .......................................................................................................109
Figura D.3: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 9V). ...............110
Figura D.4: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del
Rectificador .......................................................................................................110
Figura D.5: Circuito Simulado para la Fuente de 7 Volts (VAC = 15V). ..................112
Figura D.6: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del
Rectificador .......................................................................................................112
Figura D.7: Circuito Simulado para la Fuente de 7 Volts (VAC = 15V). ..................113
Figura D.8: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del
Rectificador .......................................................................................................113
Figura D.9: Circuito Simulado para la Fuente de 21 Volts (VAC = 30V). ................114
Figura D.10: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del
Rectificador .......................................................................................................115
Figura D.11: Circuito Simulado para la Fuente de 21 Volts (VAC = 28V). ..............116
Figura D.12: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del
Rectificador .......................................................................................................116
Figura D.13: Circuito Simulado para la Fuente de 15 Volts (VAC = 15V). ..............117
Figura D.14: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del
Rectificador .......................................................................................................118
Figura D.15: Circuito Simulado para la Fuente de 5 Volts (VDCin = 15V). .............119
xiii

Figura D.16: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador .......................................................................................................119
Figura D.17: Circuito Simulado para la Fuente de 5 y 15 Volts (VAC = 15V). ........120
Figura D.18: a) Voltaje de Entrada a los dos Reguladores (Rojo: 15 y Azul: 5),
b) Corriente de Entrada del Rectificador...........................................................121
Figura M.1: Circuito trmico a resolver......................................................................157
Figura M.2: Curva Potencia disipada versus Temperatura .........................................158
Figura M.3: Esquema usado para las Fuentes DC ......................................................159
Figura M.4: Clculo de RDA equivalente. .................................................................162
Figura M.5: Curva de Temperatura versus Potencia para calcular RDA....................164
Figura M.6: Disipadores Usados para las fuentes DC. ...............................................165
Figura N.1: Tarjeta Inversora para una Fase...............................................................167
Figura N.2: a) Disposicin del MOSFET que ser colocado en el Inversor b)
Esquema de la forma de apoyar la tarjeta sobre el disipador ............................168
Figura O.1: Esquema de la Estructura de Aluminio usada. ........................................171
Figura O.2: Vista Superior de la disposicin utilizada. ..............................................172
Figura O.3: Bornes para alimentacin externa de los Maestros. ................................173
Figura O.4: Bornes para voltaje de salida alterno.......................................................174
Figura O.5: Esquema de conexin a la red elctrica...................................................174
Figura P.1: Diseo de un Puente.................................................................................177
Figura P.2: Esquema de la unin de perfiles para el disipador. ..................................178

xiv

Figura P.3: a) Materiales para un disipador b) Disipador Terminado ........................178


Figura P.4: Esquema de conexiones entre Disipadores. .............................................179
Figura P.5: Conexin de dos puentes en cascada........................................................180
Figura P.6: Esquema de conexiones entre Disipadores. .............................................181
Figura P.7: Esquema de circuito para calcular RDA. .................................................181
Figura P.8: Curva de Temperatura versus Potencia para calcular RTH. ....................182

xv

RESUMEN
Las tcnicas de modulacin PWM (Pulse-Width Modulation), usadas
actualmente en casi todos los convertidores estticos, como compensadores de
reactivos, accionamientos para mquinas elctricas, rectificadores de cuatro
cuadrantes o filtros activos de potencia, no generan una onda de voltaje y corriente
perfectas. Una de las principales causas de este efecto es la frecuencia de
conmutacin a la que trabajan los semiconductores.
Los inversores multinivel son inversores de ltima tecnologa que pueden
generar corrientes o incluso voltajes sinusoidales con mucho menor contenido
armnico. Si el nmero de niveles es lo suficientemente alto, se puede obtener un
voltaje (o corriente) casi perfecto. Ms an, se puede modular en amplitud en vez de
ancho de pulso (PWM), por lo que las prdidas generadas por las armnicas de
corriente pueden ser eliminadas. Adems, la frecuencia de conmutacin y el nivel de
potencia de los semiconductores se reducen considerablemente. Dentro del contexto
de utilizar los inversores multinivel para obtener un bajo contenido armnico, se
dise y construy un inversor trifsico de 81 niveles para controlar motores de
corriente alterna. Este inversor consta de cuatro puentes (un Maestro, y tres
Esclavos), con sus voltajes escalados en potencia de tres, lo que permite obtener el
elevado nmero de niveles ya mencionado.
El inversor diseado es capaz de manejar corrientes de aproximadamente
14 A por fase, con un voltaje de salida de 66 Vaceff, dando una potencia nominal de
casi un kVA por fase. Para llevar a cabo este proceso, se tuvo que disear un sistema
de potencia muy compacto con inversores individuales aislados galvnicamente, con
sus sistemas de control de encendido y fuentes de alimentacin independientes.
En sntesis, en esta Memoria se describe el proceso de diseo y
fabricacin de un inversor trifsico multinivel. Una vez terminado y probado,
satisfizo todos los requerimientos especificados.

xvi

ABSTRACT
PWM techniques used today to control modern static converters such as
machine drives, power factor compensators or active power filters, do not yield
perfect waveforms, which strongly depend on switching frequency of the power
semiconductors.
Multilevel converters are a state-of-the-art converter technology, its way
of operation allows having almost perfect currents, and very good voltage
waveforms, eliminating most of the undesirable harmonics. If the number of levels is
high enough, the voltage (o current) waveform become almost perfect. Even more,
multilevel converters work more like amplitude modulation rather than pulse
modulation, and this fact makes the outputs of the converter very much cleaner.
Also, the switching frequency and power level of each semiconductor are reduced. In
the context of using multilevel converter to obtain low harmonic contamination, a
81-level converter prototype was designed to operate a three phase motor drive. This
converter has four bridges or stages (one Master and three Slaves), with its dc
supplies scaled with levels of voltage in power of three, to obtain the 81-level.
The converter designed is able to handle currents of 14 A per phase, with
an ac voltage output of 66 Vaceff, thus yields a 1 KVA of nominal power per phase.
To put into practice this converter, a compact design is necessary, with four
independent H-bridge converters, their control systems and independent dc power
supplies.
In this work, the process of design and implementation of a three-phase
multilevel converter, is described. The work has been satisfactorily ended, and
laboratory experiments have demonstrated the excellent characteristics of this type of
converter.

xvii

I.

INTRODUCCIN

La tcnica de modulacin PWM (Pulse-Width Modulation) usada


actualmente en los convertidores estticos, no entrega ondas limpias. Esta suciedad
es causada por las armnicas que producen las altas frecuencias de conmutacin de
los semiconductores. As, voltajes y corrientes no son los esperados. Esto significa
que existe contaminacin producto de armnicas, prdidas adicionales, rizado en la
corriente y gran cantidad de ruido que puede a llegar a contaminar los sistemas de
control [1]. Esto ha llevado a muchas investigaciones en el campo de la modulacin
PWM [2, 3, 4, 5].
Los convertidores estticos actuales, aplicados al control de motores
elctricos, emplean un sistema de rectificacin - inversin para manejar la frecuencia
y el voltaje. Daos y fallas en los motores han sido denunciados por la industria
debido a las altas frecuencias PWM de los inversores. Los principales problemas
denunciados son fallas en los rodamientos del motor y prdida de la aislacin en
las bobinas del motor causadas por corrientes circulantes, desgaste dielctrico,
sobretensin y descargas corona [6, 7, 8]. Las corrientes circulantes son generadas
por capacidades parsitas que se generan en las distintas capas de las bobinas del
motor. Los bruscos cambios de voltaje (dV/dt) inducen corrientes y descargas corona
en las bobinas del motor lo que provoca su desgaste prematuro. Otro punto negativo
del control PWM actual es la eficiencia, debido a las prdidas por conmutacin de
los semiconductores por las altas frecuencias con las que operan.

La funcin principal de los convertidores multinivel es mejorar la onda


de voltaje alterno generada, usando diferentes niveles de voltaje continuo. Su
funcionamiento es tal que, al aumentar el nmero de niveles, el voltaje de salida, que
est formado por escalones de tensin, tiene mayor resolucin porque aumenta el
nmero de escalones, acercndose a una onda sinusoidal con mayor precisin. A
mayor cantidad de escalones (o niveles) en la onda de salida, menos distorsin
armnica tiene la onda.
Los convertidores multinivel, diseados para generar un gran nmero de
niveles, pueden trabajar con las tcnicas convencionales de PWM, pero adems

pueden ser modulados en amplitud, lo que produce salidas mucho ms limpias. Este
mtodo de operacin permite obtener muy buenas ondas de voltaje y corriente,
eliminando la mayora de las indeseadas armnicas. Mejor an, cada puente del
convertidor funciona a baja frecuencia de conmutacin, lo cual da la posibilidad de
poder trabajar con semiconductores de menor velocidad, generando menos prdidas
por conmutacin y haciendo ms eficiente el convertidor esttico. Estas
caractersticas han dado pie a numerosas investigaciones en este campo, entre las
cuales est el trabajo realizado en esta memoria.
Por estas razones, los inversores multinivel estn siendo investigados en
los ltimos aos por sus ventajas en la calidad de las ondas de voltaje y corriente, por
sus bajas prdidas de conmutacin y por su capacidad de trabajar en alto voltaje.
Algunas aplicaciones de los inversores multinivel incluyen compensadores de
reactivos, control de velocidad en motores elctricos, filtros activos de potencia y
rectificadores de cuatro cuadrantes.
Adems, los inversores multinivel pueden ser usados para enlazar
sistemas de distinta frecuencia y enlazar tensiones de corriente continua con
tensiones alternas de cualquier frecuencia. Tambin, y al igual que los convertidores
PWM convencionales, pueden controlar flujos de potencia activa y reactiva.
Las principales desventajas de este tipo de tecnologa son la gran
cantidad de semiconductores requeridos y la necesidad de contar con fuentes de
tensin independientes para cada puente inversor.

1.1.

Los Inversores Multinivel

La funcin principal de los inversores es generar un voltaje alterno a


partir de una fuente de voltaje continua. Ahora, si esa fuente de voltaje continua se
dividiese en varias fuentes de menor valor, sera posible generar un voltaje de salida
alterno, con niveles de tensin escalonados utilizando Inversores Multinivel.
Los inversores multinivel, incluyen un arreglo de semiconductores y
fuentes de voltaje, para formar un voltaje de salida escalonado. Las conmutaciones
de los semiconductores permiten la suma o resta de las distintas fuentes de voltaje

continuo, generando una onda de voltaje de amplitud variable. As tambin, los


semiconductores trabajan con voltajes ms reducidos.
La Figura 1.1 muestra algunos diagramas esquemticos de inversores con
diferente nmero de niveles, en los cuales, la accin del semiconductor est
representada por un interruptor ideal con distintas posiciones. Un inversor de dos
niveles, como el mostrado en la figura 1.1(a), genera una salida de voltaje con dos
valores (niveles) distintos, VC y Cero, con respecto al terminal negativo de la fuente
(0), mientras que un mdulo de tres niveles genera tres voltajes distintos a la salida
(2VC, VC y Cero), y as sucesivamente. Las distintas posiciones del interruptor ideal
se implementan en la prctica con una cantidad de semiconductores que est en
directa relacin con el nmero de niveles.

Vc (m)
Vc
Vc (m-1)
a

Vc

Vc

Va

Va

0
(a)

.
.
.

Va

Vc (1)

0
(b)

(c)

Figura 1.1: Esquema de un Inversor de (a) dos niveles, (b) tres niveles y (c) m niveles.
Como se dijo anteriormente, los inversores multinivel constan de
pequeas fuentes DC, las que son usadas para formar una onda AC escalonada que
se parezca a la onda deseada. Por ejemplo, si se tienen diez fuentes DC de
magnitudes iguales a 20 V cada una, se puede obtener una onda compuesta de 11
niveles (cinco positivos, cinco negativos y cero, con respecto a un punto intermedio
entre las diez fuentes) que se aproxima a una onda sinusoidal de amplitud 100V
como muestra la figura 1.2:

Figura 1.2: Ejemplo de una onda de voltaje multinivel, usando 11 niveles


Con esto se puede concluir, que a mayor nmero de niveles del inversor,
mayor es la cantidad de niveles de la onda, obteniendo menor distorsin armnica.
Algunas caractersticas de los Inversores Multinivel son [15]:
a) Pueden generar voltajes de salida con muy poca distorsin y bajo dv/dt.
b) Las corrientes de entrada son de muy baja distorsin.
c) Generan pequeos voltajes de modo comn, protegiendo los motores. Ms an,
utilizando sofisticados mtodos de modulacin, el voltaje de modo comn puede
ser eliminado.
d) Pueden operar con baja frecuencia de conmutacin.

Para construir inversores multinivel como los mostrados en la figura 1.1,


existen dos topologas principales que veremos a continuacin: Inversor Acoplado
por Diodos (Diode-Clamped Inverter) e Inversor Acoplado por Condensadores
(Capacitor-Clamped Inverter).

1.1.1. Inversor Acoplado por Diodos (Diode-Clamped Inverter)


Este inversor, tambin conocido como inversor de punto neutro (NPC
por sus siglas en ingls) consiste en una cadena de semiconductores en serie, en
paralelo con una cadena de condensadores, tambin en serie. Los condensadores
permiten generar una cadena de fuentes de tensin en serie a partir de una sola fuente
continua de alimentacin. Existe una unin con diodos entre estas dos cadenas, que
conecta semiconductores superiores e inferiores tal como muestra la figura 1.3, para
un convertidor de m niveles.

+
S a1

D a1
Vdc
m -1

C (m -1 )

Vdc
m -1

C (m -2 )

S a2

D a2

.
.
.

.
.
.
.

.
.

D a (m -3 )

S a (m -2 )

D a (m -2 )

C ( m - 1 ) /2

S a (m -1 )

V dc

a
C m /2

.
.
.
.

S a 1

D a (m -2 )

S a 2

D a (m -3 )

.
.
.

.
.

Vdc
m -1

C2

Vdc
m -1

C1

D a 2

D a1

S a (m -2 )

S a (m -1 )

Figura 1.3: Inversor tipo Acoplado por Diodos de m niveles.

Una de las configuraciones ms utilizadas con esta topologa es la del


inversor de tres niveles, mostrada en la figura 1.4. Como se dijo anteriormente, los
condensadores actan como fuentes DC, dividiendo el voltaje comn en partes
iguales. As, en el diagrama de la Figura 1.4, cada condensador acumula Vdc
pudiendo dar voltajes de salida de -Vdc, Cero Vdc para Van. El punto medio n de
los dos condensadores se puede definir como el punto neutro, donde puede retornar
la carga.

Sa1
C1

Vdc

Da1
Vdc

a
Da1

Vdc

Sa2

S
=

Sa1

C2
Sa2

Figura 1.4: Configuracin de un Inversor Acoplado por Diodos de 3 niveles.


Se puede apreciar que, los pares de semiconductores de la primera
rama, es decir (Sa1 y Sa1) y (Sa2 y Sa2), son complementarios, as, cuando Sa1 est
conduciendo (Sa1=1), Sa1 est bloqueado (Sa1=0), y as para Sa2 y Sa2.
Este tipo de inversor tiene algunas desventajas. Suponiendo diodos
iguales, el uso de diodos extras se transforma en impracticable si se quiere aumentar
el nmero de niveles, requiriendo (m-1)*(m-2) diodos por rama [9]. Por ejemplo, en
la Figura 1.3 el diodo Da2 requiere la conexin de dos diodos en serie ya que debe
bloquear el voltaje de dos condensadores, y Da(m-2) requiere (m-2) diodos en serie
para bloquear (m-2) voltajes de condensadores. Adems, los condensadores no
comparten la misma corriente de carga y descarga provocando un desbalance de
voltaje en los condensadores en serie [10].

A continuacin se presenta un resumen de las ventajas y desventajas de


este tipo de topologa [9]:
Ventajas:

A mayor nmero de niveles, menor es la distorsin armnica.

Todas las ramas comparten el mismo bus DC.

El flujo de potencia Reactiva puede ser controlado.

Alta eficiencia por la menor frecuencia de conmutacin.

El sistema de control es relativamente simple.

Desventajas:

Cantidad excesiva de diodos: se requieren (m-1)*(m-2) por fase.

El flujo de potencia Activa es complejo por el desbalance de los


condensadores.

Se requieren diferentes rangos de corriente para


semiconductor debido a sus diferentes ciclos de operacin.

cada

1.1.2. Inversor Acoplado por Capacitor (Capacitor-Clamped Inverter)

Este inversor (conocido tambin como capacitor volante o flyingcapacitor) tiene una estructura similar al inversor acoplado por diodos. Al igual que
la topologa de inversores acoplados por diodos antes descrita, los condensadores en
serie actan como fuentes DC, dividiendo el voltaje comn en partes iguales. Sin
embargo, esta topologa permite mayor flexibilidad en la formacin de la onda
sinusoidal y en el balance de voltaje en los condensadores en paralelo a Vdc. En la
Figura 1.5 se presenta un inversor de m niveles con esta topologa:
+
S a1

S a2

.
.
.

..

C1

S a (m -2 )

S a (m -1 )

V dc

C a (m -2 )

C a (m -3 )

C a2

C a1

a
S a (m -2 )

S a (m -1 )

C2

..

.
.
.
S a 2

S a 1

Figura 1.5: Inversor tipo Acoplado por Capacitor de m niveles.

Anlogamente como ocurre con el Inversor Acoplado por Diodo, el


Inversor Acoplado por Capacitor requiere un gran nmero de condensadores para
acoplar el voltaje. De esta forma, siempre que el rango de voltaje de cada
condensador usado sea el mismo, un inversor de m-niveles requerir un total de
*(m-1)*(m-2) condensadores de acople por fase, adems de 2 condensadores
principales conectados a la barra DC.
La figura 1.6 ilustra un inversor multinivel Acoplado por Capacitor de 3
niveles.

Sa1
C1

Vdc

Vdc

Sa2

Ca1

S
=

Sa2
Vdc

C2
Sa1

Figura 1.6: Configuracin de un Inversor Acoplado por Capacitor de 3 niveles.

A continuacin se presenta un resumen de las ventajas y desventajas de


este tipo de topologa [9]:

10

Ventajas:

A mayor nmero de niveles, los condensadores acumulan energa


extra durante largos transitorios de descarga.

Permite formas flexibles de disparar los semiconductores, para


obtener un mejor balance de voltaje en los condensadores.

A mayor nmero de niveles, menor es la distorsin armnica.

Los Flujo de potencia Activa y Reactiva pueden ser controlados.

Desventajas:

Requiere una cantidad excesiva de condensadores, pues se


requieren *(m-1)*(m-2) por fase, y como son ms grandes y
caros que los diodos, resulta menos atractivo que el de
acoplamiento por diodo.

Un complejo sistema de control es necesario para mantener


balanceados los voltajes de los condensadores.

Presentan baja eficiencia para transmisin de flujo Real.

Una caracterstica comn de las dos tecnologas descritas anteriormente


es que persiguen emular la topologa bsica mostrada en la figura 1.1. Esto es, un
convertidor o inversor alimentado con voltajes iguales conectados en serie. La
topologa de acoplamiento por diodos lo logra manteniendo la cadena de
condensadores ecualizada, en tanto que la topologa de acoplamiento por
condensadores lo hace manteniendo cargados los condensadores Cai a niveles de
voltaje crecientes, de modo de emular el efecto de fuentes de alimentacin en serie
de igual voltaje. El problema con la topologa bsica de la figura 1.1 y sus
correspondientes estructuras de implementacin prctica, es que se limita el nmero
de niveles a n+1, en donde n representa el nmero de fuentes de tensin conectadas
en serie.

11

La limitacin en el nmero de niveles mencionada anteriormente puede


subsanarse utilizando dos estrategias topolgicas combinadas: el Puente H y la
conexin en cascada de estos mismos.

1.1.3. Inversor con Puentes H en Cascada (Cascade H-Bridges


Inverter)
Se puede aumentar el nmero de niveles de las topologas anteriores sin
hacer crecer el nmero de fuentes de voltaje, utilizando la estrategia de los Puentes
H. Estos puentes se construyen utilizando dos inversores multinivel idnticos, de
alguno de los tipos mostrados en la figura 1.1. Esto permite a la carga evitar el
retorno directo hacia las fuentes de tensin continua y elevar el nmero de niveles de
n+1 a 2n+1. Una configuracin generalizada de un puente H como el mencionado
se ilustra en la figura 1.7.

CARGA

Figura 1.7: Puente H Generalizado, con n fuentes y m = 2n+1 niveles.

12

El puente H ms sencillo es aqul formado por ramas de dos niveles y


una sola fuente, como el mostrado en la figura 1.8. Puede observarse que este puente
genera tres niveles sin necesidad de contar con una fuente de tensin de punto medio.
La configuracin de este puente H se muestra en la figura 1.8.

S1

S2
+

Vdc

S3

Vab

S4

Figura 1.8: Configuracin de un puente H de tres niveles.


El puente H de la Figura 1.8, genera tres voltajes de salida (Vab)
diferentes, +VDC, 0 y VDC, conectando el voltaje de entrada al de salida con
diferentes combinaciones de los cuatro semiconductores S1, S2, S3 y S4. Para obtener
+VDC, los semiconductores S1 y S4 se ponen en conduccin (1), mientras que S2 y S3
estn en estado de no conduccin (0). Encendiendo los semiconductores S2 y S3 y
apagando S1 y S4, se obtiene VDC. Con las combinaciones S1 y S2 S3 y S4 en
estado encendido se obtiene un voltaje de salida de amplitud Cero. Cualquier otra
combinacin no es permitida pues provocar un cortocircuito en la fuente DC del
mdulo.
El funcionamiento de este puente H se resume en la tabla 1.1, con
estado uno (1) si el semiconductor est conduciendo, y cero (0) si no lo est:

13

Tabla 1.1: Voltaje de salida para cada conmutacin


S1

S2

S3

S4

Vab

+VDC

-VDC

La figura 1.9 muestra un inversor Puente H de 5 niveles usando una


de las topologas descritas anteriormente de puente Acoplado por Diodos.

Sa1
C1

Vdc

Da1
Vdc

Sa2

Db1

a
Da1

Vdc

Sb1

Sb2
VOUT

b
Sa1

Db1

Sb1

C2
Sa2

Sb2

Figura 1.9: Configuracin de un Puente H Acoplado por Diodos de 5 niveles.


Para controlar este Puente H (de cinco niveles) es necesario controlar
los semiconductores como se muestra en la Tabla 1.2:

14

Tabla 1.2: Voltajes y correspondientes estados de los semiconductores de un


Inversor Puente H Acoplado por Diodos de 5 Niveles
Sa1

Sa2

Sa1

Sa2

Sb1

Sb2

Sb1

Sb2

Vab

-Vdc

-Vdc

Vdc

Vdc

El mismo puente H de cinco niveles puede implementarse tambin con


la configuracin de acoplamiento por capacitor que muestra la figura 1.10.

Vdc

Sb1

Sa2

Sb2

C1

Vdc

Vdc

Sa1

Ca1

Cb1

VOUT

Sa2

Sb2

Sa1

Sb1

C2

Figura 1.10: Configuracin de un Inversor Puente H Acoplado por Capacitor de 5


niveles.
Para controlar este inversor (de cinco niveles) es necesario controlar los
semiconductores como se muestra en la siguiente tabla (Tabla 1.3):

15

Tabla 1.3: Voltajes y correspondientes estados de los semiconductores de un


Inversor Acoplado por Capacitor de 5 Niveles
Sa1

Sa2

Sa1

Sa2

Sb1

Sb2

Sb1

Sb2

Vab

-Vdc

-Vdc

-Vdc

-Vdc

Vdc

Vdc

Vdc

Vdc

Se puede apreciar que para generar la onda de salida, no se est obligado


a seguir un patrn rgido, como es el caso del Inversor Puente H Acoplado por
Diodo. El voltaje de salida puede ser formado usando diferentes combinaciones de
conmutaciones. De hecho, las conmutaciones pueden ser elegidas para cargar o
descargar los condensadores entre los semiconductores, lo que ayuda al balance de
voltaje.
Otro paso adelante para aumentar an ms el nmero de niveles sin hacer
crecer el nmero de fuentes de tensin independientes en forma desmesurada, es
haciendo uso de una topologa de Convertidores en Cascada, es decir, la aplicacin
combinada de inversores Puente H. La onda de salida del inversor se forma
mediante arreglos de conmutacin en el tiempo de varios puentes H conectados en
cascada. As, el voltaje de salida corresponde a la suma (o tambin diferencia) de los
voltajes de cada uno de los mdulos puente H.
Por ejemplo, la figura 1.11 muestra un inversor monofsico, compuesto
por cuatro puentes H conectados en serie, y su respectiva onda de salida de voltaje,
que est formada por la suma de los distintos voltajes generados por los cuatro

16

mdulos del inversor. Puede observarse que la tensin de salida generada resulta de
9 niveles: cuatro positivos, cuatro negativos y cero.

4Vdc

Vdc

Vdc

-4Vdc

Vac
Vdc

Vdc

Vdc

Figura 1.11: Formacin de una onda de voltaje en un Inversor Multinivel del tipo
puentes H en cascada de 9 niveles (4 etapas).
Los inversores puentes H en cascada usan fuentes DC independientes
para cada etapa, como se muestra en la Figura 1.11. Como se dijo anteriormente, la
salida de cada puente H genera tres voltajes diferentes, que combinados con el
resto de los puentes H, genera una onda de salida sinusoidal escalonada.
Las fuentes DC independientes de cada etapa pueden ser de dos tipos:
iguales o escaladas. Un ejemplo de etapas con fuentes iguales (o no escaladas) fue
presentado en la figura 1.11, donde cada puente H est alimentado por una fuente
de igual magnitud. La opcin de puentes con fuentes escaladas presenta la ventaja de

17

poder obtener una mayor cantidad de niveles. Por ejemplo, si las fuentes DC de la
figura 1.11 fueran escaladas en potencias de dos, se obtendran hasta 31 niveles de
voltaje, si se opta por un escalonamiento en potencias de tres, se pueden obtener
hasta 81 niveles. Sin embargo, el escalonamiento elegido para las fuentes no es al
azar y requiere de un estudio previo que ser presentado en la seccin 1.3 de esta
memoria.
A continuacin se presenta un resumen de las ventajas y desventajas de
este tipo de topologa [9]:

Ventajas:

Dado que cada puente tiene la misma estructura, permite la


modularizacin de cada uno, lo que reduce tiempo y costo para
quienes los construyan. Esto es vlido para inversores con
puentes H no escalados en voltaje. De otro modo, cada mdulo
es distinto.

Requiere de menos componentes, ya que no se necesitan Diodos


ni Condensadores en paralelo con los semiconductores.

A mayor nmero de niveles, menor es la distorsin armnica.

Los Flujos de potencia Activa y Reactiva pueden ser controlados.

Desventajas:

La cantidad de Fuentes DC independientes (si se quiere controlar


flujo Activo y Reactivo, esas fuentes deben ser Bidireccionales).

18

1.2.

Los inversores Multinivel versus otros tipos de inversores

Hemos dicho que los inversores multinivel generan un bajo contenido


armnico, lo que los hace muy apetecidos. Sin embargo, esa no es la nica ventaja
que tienen sobre los inversores tradicionales generalmente modulados en ancho de
pulso (PWM).
Por ejemplo, los inversores de tensin utilizando ramas de dos niveles
son los ms usados para aplicaciones en media y baja potencia. Estos inversores
tienen una forma de onda que dista mucho de ser sinusoidal (Figura 1.12) por lo que
su contenido armnico es alto. Adems, normalmente emplean frecuencias de
conmutacin del orden de los 10 KHz o ms, con el objeto de generar ondas de
corriente con poca distorsin armnica, lo que restringe su aplicacin para grandes
potencias debido a la lenta velocidad de operacin de grandes semiconductores como
el GTO y a las elevadas prdidas por conmutacin involucradas.

VDC

Vdc

-Vdc

Figura 1.12: Salida de un Inversor PWM de dos Niveles


Un inversor trifsico construido con la topologa anterior permite tres
niveles de voltaje en la tensin fase-neutro de la carga. Una mejora a lo anterior son

19

los inversores construidos con ramas de tres niveles, obtenindose cinco niveles de
voltaje en la carga en relacin al neutro: +VDC, +VDC, Cero, -VDC y -VDC. Ello
representa una mejora pero dista mucho de tener la capacidad de generar una onda
sinusoidal sin la ayuda de la modulacin PWM. Si el nmero de niveles puede
llevarse a valores elevados manteniendo cierta simplicidad en la topologa, entonces
se puede pensar en modular en amplitud, dejando de lado el PWM. Aqu entonces
aparece otra ventaja: baja frecuencia de conmutacin para los semiconductores.
Como se dijo anteriormente, los inversores multinivel utilizando puentes
H en cascada, pueden ocupar fuentes con voltajes iguales o escalados. Para ver la
importancia que tiene la eleccin de estos voltajes, se har un anlisis sobre un
puente en cascada de dos etapas (slo dos puentes H), en funcin de los valores
relativos de sus fuentes Vdc1 y Vdc2. El puente de dos etapas se muestra en la figura
1.13 y los resultados de este anlisis, para diferentes escalamientos de voltaje, se
muestran en las Tablas 1.4, 1.5, 1.6 y 1.7.

S1

S2

Vdc2

V2
S3

S4
Vout = V1 + V2

S1

S2

Vdc1

V1
S3

S4

Figura 1.13: Esquema de un inversor multinivel usando slo dos puentes H.

20

Tabla 1.4: Voltaje de salida


para Vdc1 = Vdc2 = E

Tabla 1.5: Voltaje de salida


para Vdc1 = 2*Vdc2 = 2E

Vout

V1

V2

Vout

V1

V2

2E

3E

2E

2E

2E

2E

-E

-E

-E

-2E

-E

-E

-E

-2E

-2E

-E

-E

-3E

-2E

-E

-E
-2E

Tabla 1.6: Voltaje de salida


para Vdc1 = 3*Vdc2 = 3E

E
0
-E

Tabla 1.7: Voltaje de salida


para Vdc1 = 4*Vdc2 = 4E

Vout

V1

V2

Vout

V1

V2

4E

3E

5E

4E

3E

3E

4E

4E

2E

3E

-E

3E

4E

-E

2E

-E

-E

-2E

-3E

-E

-E

-3E

-3E

-2E

-4E

-3E

-E

-3E

-4E

-4E

-4E

-5E

-4E

-E

21

La tabla 1.4 muestra el caso en que Vdc1 = Vdc2 = E (inversor multinivel


con tensiones no escaladas). Se puede apreciar que en este caso slo pueden
generarse cinco niveles: dos positivos, dos negativos y el cero. Adems existe
redundancia en la forma en que pueden generarse algunos niveles, como por ejemplo
el cero que puede generarse de tres formas diferentes. Para la tabla 1.5, donde Vdc1
= 2Vdc2 = 2E, se pueden formar siete niveles: tres positivos, tres negativos y el cero.
En este caso tambin existe redundancia en la formacin de un nivel, el E. Para la
tabla 1.6, en que los voltajes se escalan multiplicados por tres, se pueden obtener
nueve niveles: cuatro positivos, cuatro negativos y el cero. En este caso en particular,
no existe redundancia. Por ltimo, para la tabla 1.7, en que un voltaje es cuatro veces
mayor que el otro, tambin pueden formarse nueve niveles: cuatro positivos, cuatro
negativos y el cero, sin existir tampoco existen redundancias. Sin embargo, los
niveles de voltaje 2E y -2E no pueden ser generados. Cabe recordar sin embargo, que
en cada puente H individual, existe redundancia interna para generar el nivel cero,
lo que qued de manifiesto en la Tabla 1.1, donde se ve que ste puede ser generado
de dos formas diferentes.
Entonces se puede concluir que hay una razn ptima de tensiones entre
cada puente, representada por la tabla 1.6. Basta con mirar la Tabla 1.7 para darse
cuenta que no se puede generar el nivel de voltaje 2E, por lo que esa configuracin
de relaciones de voltaje no es apropiada. La siguiente ecuacin (Ecuacin 1.1) es
vlida para encontrar la razn entre los voltajes que maximiza el nmero de niveles,
dado el nmero de estados de cada puente [11]:
Vdc (i 1) =

ni 1
Vdc i , i = 1,3,....( N 1)
ni (ni 1 1)

donde,
(1.1)
N : nmero de puentes "H" del inversor
ni : nmero de niveles de voltaje que puede entregar el i-esimo puente
Vdc i : Fuente DC del i-esimo puente
De acuerdo con la ecuacin anterior, para un inversor compuesto slo de
mdulos de tres estados (+Vdc, 0 y Vdc) en cascada, como los puentes H, ni = 3,
ni-1 = ni, el nmero de niveles puede ser maximizado si 3Vdc(i-1)= Vdci, es decir,

22

fuentes escaladas en potencias de tres. De este anlisis se desprende que los


inversores multietapa con tensiones no escaladas no son aprovechados al mximo,
por lo que es preferible que las diferentes etapas sean escaladas en tensin,
logrndose el ptimo de niveles cuando los puentes se escalan en potencias de tres.
En este ltimo caso, para una cascada de N puentes, el nmero de niveles resultantes
se eleva a los 3N.

1.3.

Objetivos de la memoria

Esta memoria trata sobre el diseo y construccin de un inversor trifsico


multinivel. Se utiliz la tecnologa de puentes H en cascada, con tensiones de
alimentacin escaladas en potencia de tres para maximizar el nmero de niveles. El
inversor desarrollado consta de cuatro etapas por fase (N = 4), por lo que el nmero
de niveles se eleva a 81 (34): cuarenta niveles de tensin positivos, cuarenta
negativos y el nivel cero. Como puede apreciarse, el nmero de niveles logrados es
enorme en relacin a las fuentes independientes utilizadas en cada fase (slo cuatro),
lo que permitir el control de la tensin de este inversor sin usar modulacin PWM,
es decir, slo modulado por amplitud. De esta forma, se podrn aprovechar ventajas
tales como baja frecuencia de conmutacin y fuentes de voltaje pequeas utilizando
el escalamiento de las tensiones de alimentacin.
Los captulos siguientes explican las diferentes etapas de diseo,
construccin simulaciones y pruebas experimentales relacionados con el prototipo de
81 niveles anteriormente indicado.
En el Captulo II se muestran las caractersticas del inversor construido,
el cual puede generar ochenta y un niveles de tensin diferentes. Se ver la
importancia que tiene el escalamiento en potencia de tres, tanto para las frecuencias
de conmutacin como para la posibilidad de ligar las fuentes escaladas de baja
tensin.
En el Captulo III se presentan algunas simulaciones computacionales
para mostrar el funcionamiento del inversor, tales como formas de onda de corrientes
voltajes y potencias en cada puente, para alimentar la carga trifsica. Tambin se

23

hacen comparaciones con la modulacin PWM para apreciar las enormes ventajas
que presenta esta nueva topologa.
En el Captulo IV se describen las diferentes etapas de diseo y
construccin del inversor antes mencionado, mostrando cada etapa de su elaboracin
con figuras y fotografas.
En el Captulo V se muestran los resultados experimentales obtenidos, y
se comparan con simulaciones bajo las mismas caractersticas de operacin.
Finalmente, en el Captulo VI se presentan las conclusiones del trabajo
realizado y se proponen trabajos a futuro con la tecnologa multinivel.

24

II.

2.1.

CARACTERSTICAS DE UN INVERSOR DE CUATRO ETAPAS Y


OCHENTA Y UN NIVELES.
Introduccin

Como se dijo en el captulo anterior, los inversores multinivel pueden, si


el nmero de niveles es elevado, trabajar slo con modulacin de amplitud y
prescindir del PWM, permitiendo frecuencias de modulacin de los semiconductores
muy bajas. Un elevado nmero de niveles de escalonamiento de tensin hace,
adems, la salida del inversor ms limpia, obteniendo ondas de corriente y voltaje
casi perfectas, reduciendo a valores despreciables las indeseadas armnicas.
Debido a que esta Memoria trata en particular sobre el diseo y
construccin de un inversor trifsico de 4 etapas y 81 niveles, se ha dedicado este
captulo a explicar sus caractersticas relevantes. Un inversor del tipo puentes H en
cascada de cuatro etapas, es uno que consta de cuatro puentes H en serie, con una
fuente DC independiente para cada uno, como muestra la Figura 2.1. En la seccin
1.3 de esta memoria, se habl de la maximizacin de los niveles en relacin al
escalonamiento de los voltajes de un inversor multinivel, utilizando puentes H en
cascada y se dedujo que lo ptimo es utilizar una relacin 3Vdc(i-1)= Vdci. Aplicando
este escalonamiento en potencia de 3, con N = 4 puentes se obtienen 81 (34) niveles
de voltaje diferentes: 40 positivos, 40 negativos y el cero.
Debido al escalonamiento en potencia de tres, las fuentes de tensin que
alimentan los sucesivos puentes H de la cadena, decrecen rpidamente y con ello
la potencia que estos puentes entregan a la carga. De hecho, y como se ver mas
adelante, slo un puente de la cadena maneja ms del 80 % de la potencia
transferida, por lo que este puente en particular recibir el nombre de Maestro. El
Maestro es el puente H que est en la parte inferior de la Figura 2.1, ya que
justamente es el que tiene el mayor voltaje. El resto de los puentes H sern
llamados Esclavos. El Maestro, adems, es el que trabaja a menor frecuencia de
conmutacin, mientras que el Esclavo superior de la cadena presenta las
caractersticas inversas, es decir, la mayor frecuencia de conmutacin, pero el menor
voltaje, lo que es una ventaja en este tipo de topologas.

25

Esclavo 3

V dc

Esclavo 2

3V dc

V ac

Esclavo 1

M aestro

9V dc

27V dc

Figura 2.1: Inversor de tipo puentes H en cascada, de 4 etapas y 81 niveles (una


fase).
La Figura 2.2 muestra las frecuencias de conmutacin resultantes en cada
uno de los cuatro puentes de una fase del inversor, para una salida de tensin
sinusoidal con 81 escalones. Si las tensiones de la figura se suman, se obtendr una
forma de onda aproximadamente sinusoidal, con 40 escalones positivos, 40
negativos y un nivel cero Volts.

26

Figura 2.2: Frecuencias de conmutacin de los 4 puentes en el inversor de 81 niveles.


Ntese en la figura 2.2 el escalonamiento de tensiones. La simulacin
muestra para el Maestro, un nivel mximo de alrededor de 60 Volts, para el Esclavo
1, de alrededor de 20 Volts, para el 2 en el entorno de 7 Volts y para el 1 de poco
mas de 2 Volts, es decir se aprecia claramente el escalonamiento en potencia de 3 de
las tensiones, en los cuatro puentes de la cascada. Con 81 niveles de voltaje, el
inversor puede obtener una onda sinusoidal casi perfecta, como se aprecia en la
Figura 2.3, en la que adems se muestra el resultado con inversores de menor nmero
de niveles.

27

3Niveles

11Niveles

150,00

150,00

100,00

100,00

THD=24,6%

50,00
0,00
0,00
-50,00

0,01

0,01

0,00
0,02
0,00
-50,00

0,02

THD=4,6 %

50,00

-100,00

-100,00

-150,00

-150,00

0,01

0,02

0,02

31Niveles

21Niveles
150,00

150,00

100,00

100,00

THD=1,9 %

50,00
0,00
0,00
-50,00

0,01

0,01

0,01

0,02

THD=1,1 %

50,00

0,02

0,00
0,00
-50,00

-100,00

-100,00

-150,00

-150,00

0,01

0,01

0,02

81Niveles
150
100

THD=0,3 %

50
0
-50

0,005

0,01

0,015

0,02

-100
-150

Figura 2.3: Comparacin de ondas de salida de inversores de 3, 11, 21, 31 y 81


niveles.

0,02

28

De la figura 2.3 se puede constatar lo que se dijo en 1.1: que a mayor


nmero de niveles, mejor es la forma de la onda y, por lo tanto, menor distorsin
armnica, por lo que los 81 niveles sintetizados en el inversor construido son
suficientes para mostrar las ventajas de esta topologa. En la Figura 2.4, se aprecia la
modulacin de amplitud de un convertidor de 81 niveles obtenida mediante el
apagado o encendido de cada uno de los cuatro puentes H que lo conforman. Las
formas de onda de las frecuencias de conmutacin mostradas en la Figura 2.2
correspondan a una modulacin del 100%.

100 %
VAC [%]
75 %

50 %

25 %

Figura 2.4: El efecto de la modulacin por amplitud.


Otra configuracin posible para un inversor de cuatro etapas y 81
niveles, es la que se muestra en la figura 2.5, en la que el uso de transformadores
independientes con sus secundarios conectados en serie es presentada. La ventaja
principal de esta configuracin es que no requiere de fuentes independientes de
tensin continua. Todos los puentes, incluyendo las tres fases, pueden ir conectados
a una nica fuente de alimentacin continua Vdc.

29

a:1

a:3

Vac
a:9

a:27

Vdc

Figura 2.5: Esquema de un inversor con transformadores de salida.


Se observa en esta topologa que el escalamiento en potencia de tres de
los voltajes continuos de alimentacin queda ahora transferido a la relacin
primario/secundario de los transformadores de cada uno de los puentes H. La
diferencia principal con el sistema mostrado en la Figura 2.1 es que esta
configuracin es apta para sistemas de frecuencia fija (50 60 Hz) por lo que se
presta perfectamente para ser ocupada como rectificador de frente activo,
compensador de reactivos o como filtro activo [1]. Detalles de esta configuracin
pueden ser encontrados en la referencia [12].

30

2.2.

Caractersticas del Prototipo

Debido a la relacin de potencia de tres entre los sucesivos voltajes de


los cuatro puentes o etapas, el inversor multinivel construido ha maximizado la
cantidad de niveles posibles, logrndose 81 niveles con slo cuatro puentes H en
cascada.
Debido a que el puente que maneja mayor voltaje, opera a frecuencias
menores, y viceversa (figura 2.2), la distribucin de potencia no es igual para todos
los puentes. Ms an, la mayor parte de esta se la lleva el Maestro, razn por la cual
lleva ese nombre. Para apreciar esta caracterstica, la Figura 2.6 muestra las
potencias de los distintos puentes para una carga puramente resistiva. La explicacin
de este fenmeno en la distribucin de potencia se debe a que los esclavos modulan
la tensin de tal forma que entregan y reciben potencia activa desde su fuente de
tensin muchas veces en un perodo, lo que da como resultado potencias medias muy
reducidas en los esclavos, las que incluso pueden llegar a ser negativas bajo ciertas
condiciones de la carga (inductiva, negativa, etc.).

Figura 2.6: Distribucin de potencias para una carga puramente resistiva (Cos=1)

31

Como la potencia es tan desigualmente distribuida, se constata que las


fuentes DC requeridas por los Esclavos resultan ser pequeas. Esta caracterstica
permite pensar en el uso de fuentes de tensin para los Esclavos, alimentadas desde
la misma fuente del Maestro (fuentes conmutadas DC-DC). No obstante, y como ya
se ha mencionado, la potencia en los Esclavos fluye bidireccionalmente. Adems, las
fuentes de cada uno de los cuatro puentes H deben ser independientes, es decir, sin
referencia comn, pues lo que en principio se est haciendo con este inversor es
sumar, restar o sacar cada una de estas fuentes para ir generando la corriente alterna
escalonada. Por lo tanto, estas pequeas fuentes DC-DC para alimentar los Esclavos
desde el Maestro, deben ser bidireccionales y al mismo tiempo aisladas
galvnicamente del Maestro y de los mismos Esclavos entre s.
En el siguiente grfico de la Figura 2.7 se pueden apreciar las potencias
de cada uno de los puentes, para distintas frecuencias de operacin de un motor de
induccin. Del grfico, y tal como se hizo ver anteriormente, se puede apreciar que
existen circunstancias donde las fuentes absorben potencia en vez de entregarla (en
el grfico se aprecian como valores negativos). Es por esto que el uso de fuentes DCDC bidireccionales, para alimentar a los Esclavos, es una exigencia ineludible.
Adems, como los Esclavos manejan potencias relativamente bajas en relacin al
Maestro, la utilizacin de estas fuentes no involucra nuevos componentes pesados y
costosos. La Figura 2.8 muestra una fuente DC-DC bidireccional que puede ser
usada para este propsito. Este diseo cumple con el otro requisito obligatorio de
tener aislacin galvnica (a travs de un transformador de alta frecuencia), para
mantener las referencias independientes.
Debido a que en este trabajo de memoria las fuentes que se disearon y
construyeron no son bidireccionales, es necesario por ahora no operar el inversor
donde las fuentes absorban potencia, es decir, con factores de potencia pequeos o
con cargas que entreguen potencia hacia el lado de tensin continua. No obstante, en
otro trabajo de memoria se est trabajando en estas fuentes bidireccionales para
permitir al inversor operar con todas sus capacidades.

32

20000

Total Power
Master
Slave 1
Slave 2
Slave 3

Power (Watts)

15000

10000

5000

0
0

10

20

30

40

50

60

70

80

90

100

-5000
Frecuency (Hz)

Figura 2.7: Distribucin de potencias para distintitas frecuencias en un motor de


induccin de 20 kW por fase.

a:1
Salida DC
para Esclavo

Entrada DC
del Maestro

Figura 2.8: Esquema de una fuente DC-DC bidireccional.

33

2.3.

Control del Inversor

A pesar que este tema est fuera del alcance de esta memoria, se har una
pequea explicacin del control que se desarroll para poner en funcionamiento el
inversor. Para esto se program un DSP (Digital Signal Processor) de Texas
Instruments, modelo TMS320F241, el cual se encarga de generar las seales de
encendido de los transistores en los puentes H, para sintetizar la onda sinusoidal
deseada.
El control se basa en sacar una tabla predeterminada de 16 bits (uno para
cada uno de los cuatro transistores de los cuatro puentes H), grabada en la
memoria del DSP, por los puertos de salida de ste, a una frecuencia fija, dada por
interrupciones de timer. Debido a que los puertos del DSP son de 8 bits, se tuvo que
ocupar dos de estos para sintetizar la onda.
Como los puentes tienen tres estados (+Vdc, 0 y Vdc) y estn escalados
en potencia de 3, la tabla grabada en la memoria fue diseada tal como muestra la
Tabla 2.1. Los valores de voltaje de salida que se observan en la tabla son porque se
ha elegido para el Maestro una fuente de voltaje DC de 63 volts. De all resulta el
escalamiento de 63, 21, 7 y 2,33 volts. Los peldaos de la tensin resultante son
iguales a la tensin ms pequea que corresponde al Esclavo 3, es decir, de 2,33
volts. Tambin el valor 2,33 es el valor ms pequeo de tensin que se puede generar
despus del cero. El valor mximo de tensin en la salida, es igual a la suma de las
tensiones continuas de los cuatro puentes, es decir, 63+21+7+2,33=93,33 volts. El
mismo valor mnimo negativo se alcanza cuando los cuatro puentes entregan las
tensiones continuas invertidas hacia la carga. Con la configuracin de tensiones en
base tres (potencia de tres) implementada, cualquier valor de voltaje a la salida,
entre 93,33 y -93,33 volts, con escalones de 2,33 volts puede ser generado. Por lo
tanto, lo que hace el DSP es aproximar el valor anlogo de una referencia al valor
escalonado ms cercano posible. Por ejemplo, si la referencia instantnea es 54%,
este porcentaje corresponde a un valor de 93,330,54=50,4 volts. El escaln ms
cercano a este valor es el 51,33, que es igual a 63-21+7+2,33 y tiene una diferencia
con la referencia de slo 0,93 volts. Por lo tanto, el DSP generar una seal de salida
instantnea en la que se ordena al Maestro generar 63 volts, al Esclavo 1 -21 volts,
al Esclavo 2 7 volts y al Esclavo 3 2,33 volts.

34

Tabla 2.1: Tabla de estado de los puentes para obtener todos los voltajes.
Voltaje de Salida (V)

Maestro

Esclavo 1

Esclavo 2

Esclavo 3

2,33

4,66

-1

9,33

11,66

-1

-1

14

-1

16,33

-1

18,66

-1

21

.
.

.
.

.
.

.
.

.
.

51,33

-1

93,33

En base a esta tabla, se construye a su vez, la tabla binaria del DSP para
encender o apagar los semiconductores de cada puente H. La figura 2.9 muestra
nuevamente uno de los cuatro puentes H de la cascada, en donde los
semiconductores aparecen como S1, S2, S3 y S4. Para obtener una salida positiva en el
puente respectivo, se deben cerrar slo las vlvulas S1 y S4; para obtener una salida
cero, se deben cerrar S1 y S2 ( S3 y S4) y para obtener una salida negativa se deben
cerrar slo las vlvulas S2 y S3. En el ejemplo del prrafo anterior, el DSP ordenar
al Maestro, al Esclavo 2 y al Esclavo 3 cerrar sus respectivas vlvulas S1 y S4, en
tanto que ordenar al Esclavo 1 a cerrar (o encender) sus vlvulas (o transistores) S2
y S3.

35

S1

S2
+

Vdc

S3

Vab

S4

Figura 2.9: Esquema del Puente H usado.


El detalle del programa, realizado en lenguaje ASSEMBLER, se adjunta
en el Anexo B de esta memoria.

2.4.

Aplicaciones del Inversor Multinivel Construido

Filtros activos de potencia, rectificadores de corriente sinusoidales,


accionadores de motores y compensadores de reactivos son algunas de las
aplicaciones de los inversores multinivel. Sin embargo, el inversor fue diseado
especficamente para accionamientos trifsicos, sean estos con mquinas de
induccin o sncronas.
Una posible configuracin para este tipo de aplicacin es la que se
muestra a continuacin (Figura 2.10)

36

V1S3
V1S2
V1S1
V1M

V2S3
V2S2
V2S1
V2M

Esclavo 3
Esclavo 2
Esclavo 1

Motor

Maestro

Esclavo 3

Esclavo 3

Esclavo 2

Esclavo 2

Esclavo 1

Esclavo 1

Maestro

Maestro

Figura 2.10: Sistema para alimentar motores con fuentes independientes.


Como se puede apreciar, el sistema consta de tres inversores
independientes, donde cada uno de los cuatro puentes H que forman una fase est
alimentado por fuentes DC independientes. Debido a esta caracterstica, las bobinas
del motor usado pueden estar conectadas en estrella (neutro comn) debido a la
independencia de las tierras de los tres inversores. Sin embargo, esta configuracin
tiene un gran problema: la cantidad de fuentes DC independientes que se requieren.
Ahora, si se contara con las fuentes DC-DC bidireccionales antes propuestas en la
Figura 2.8, el sistema podra simplificarse y utilizar una sola fuente comn de
tensin continua como el mostrado en la figura 2.11.

V3S3
V3S2
V3S1
V3M

37

Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional

Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional

Esclavo 3
Esclavo 2
Esclavo 1

Motor

Maestro

Esclavo 3

Esclavo 3

Esclavo 2

Esclavo 2

Esclavo 1

Esclavo 1

Maestro

Maestro

Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional

Figura 2.11: Sistema para alimentar motores con fuentes DC-DC bidireccionales.
Efectivamente se puede apreciar que con esta configuracin slo es
necesaria una fuente DC para todo el sistema, siendo reemplazadas todas las fuentes
DC independientes de la Figura 2.10, por fuentes DC-DC bidireccionales, aisladas
galvnicamente. Sin embargo, el uso de fuentes DC-DC bidireccionales en los
Maestros no debe permitirse, pues como ya se ha visto, ellos manejan ms del 80%
de la potencia, lo que significara construir enormes y costosas fuentes
bidireccionales. Una forma de eliminar estas fuentes es utilizando motores con sus
devanados trifsicos independientes, como se observa en la figura 2.12, lo que
permite que los Maestros de las tres fases sean directamente alimentados de la
misma fuente de tensin, sin necesidad de aislacin galvnica.

38

Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional

Esclavo 3

VMaster

Esclavo 2
Esclavo 1

Motor

Maestro

Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional

Esclavo 3

Esclavo 3

Esclavo 2

Esclavo 2

Esclavo 1

Esclavo 1

Maestro

Maestro

Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional

Figura 2.12: Diagrama de un motor con bobinas independientes.


El sistema que se construy en esta memoria, es capaz de utilizar
cualquiera de las configuraciones anteriores. Actualmente, y provisoriamente, se
tiene un sistema con fuentes DC fijas e independientes como el mostrado en 2.10,
pero una vez que se construyan las fuentes bidireccionales se puede ocupar
cualquiera de las configuraciones anteriores.
El prximo captulo mostrar algunas simulaciones computacionales
realizadas en un inversor de cuatro etapas y 81 niveles como el que se ha descrito en
este captulo. All se podrn apreciar las virtudes que posee este tipo de topologa
frente a otras ms convencionales.

39

III.

SIMULACIONES DEL INVERSOR CONSTRUIDO

En este capitulo, se presentan algunas simulaciones de la topologa


propuesta. Estas simulaciones fueron obtenidas usando el programa PSIM (Power
Electronics Simulator), el cual presenta ventajas de velocidad de procesamiento en
relacin al PSpice y tambin mayor nmero de componentes especializados [13].
En la seccin 2.1 de esta memoria, se habl sobre la modulacin de
voltaje de los inversores multinivel. Tambin se mostr la modulacin de voltaje de
cada uno de los cuatro puentes H, en la que se observaba el escalamiento en
potencia de 3 de las tensiones. Estos voltajes se muestran nuevamente en la Figura
3.1 con el objeto de apreciar, en la Figura 3.2, cmo la suma de estos cuatro
oscilogramas genera la tensin sinusoidal escalonada.

Figura 3.1: Modulacin de voltaje de los cuatro puentes H del inversor multinivel.

40

Figura 3.2: Formacin de la onda de voltaje alterna del inversor de 81 niveles.


La figura 3.2(a) muestra la salida del inversor si slo fuese formada por
la fuente DC del Esclavo 3. Si a esa onda, se le suma el voltaje de salida del Esclavo
2 (caracterstica de la configuracin puentes H en cascada), se obtiene la figura
3.2(b). Ahora, si a la onda de la figura 3.2(b) se le suma la salida de voltaje del
Esclavo 1, se obtiene la forma de onda de la figura 3.2(c). Por ltimo, si a esa onda

41

se le suma el voltaje del Maestro se obtiene la onda sinusoidal que se muestra en


3.2(d).
Las corrientes en el lado de la fuente DC de cada uno de los puentes H
se muestran en la figura 3.3, donde se comparan las corrientes para una carga
puramente resistiva con las corrientes de una carga R-L (f.p.=0,11). Hay que destacar
que los sistemas que se comparan, tienen el mismo valor de potencia activa.

Figura 3.3: Corrientes de los puentes H para una carga (a) resistiva e (b) inductiva.
La potencia de cada uno de los puentes H, tiene la misma forma de
onda que la figura 3.3 con la diferencia que cada una de las corrientes est
amplificada por un valor constante, que corresponde al valor de la fuente de
alimentacin DC del puente respectivo. Se puede demostrar que las potencias de los
puentes H cambian de forma con la carga, pero los porcentajes de participacin de
cada puente sobre la potencia total no. El puente Maestro coopera con casi el 81%, el

42

Esclavo 1 con casi el 16%, el Esclavo 2 con menos del 3% y el Esclavo 3 con menos
del 0,5%.
La forma de la corriente resultante para cada caso de la Figura 3.3 se
puede apreciar en la figura 3.4.

Figura 3.4: Corrientes de salida del inversor para una carga (a) resistiva e (b)
inductiva.
A pesar de que el intervalo de graficado es el mismo, se puede apreciar
que hay diferencias esperadas entre las corrientes: 1) el retraso de fase que presenta
la corriente inductiva y 2) el alisamiento de la corriente en el segundo caso por
efecto de filtrado de la carga inductiva.
Para ver las ventajas del inversor construido en relacin a tcnicas ms
convencionales, se realiz una comparacin bajo las mismas caractersticas, entre un

43

inversor monofsico PWM y una fase del inversor de 81 niveles construido. Ambos
diagramas de simulacin generados para el PSIM se muestran en la Figura 3.5.

Figura 3.5: Diagrama en PSIM de los inversores usados para las simulaciones.
La Figura 3.6 presenta una comparacin entre los voltajes de salida de
ambos inversores. La curva de voltaje de color rojo, corresponde al inversor PWM y
la azul al inversor Multinivel.
Se puede apreciar claramente que no hay ninguna comparacin posible
en cuanto a calidad, entre la onda del inversor PWM y la del inversor multinivel.
Adems, mirando la forma del voltaje de salida del inversor PWM, se puede concluir
que las frecuencias de conmutacin de los semiconductores son mucho mayores en
esta topologa. El PWM se ve prcticamente como una gran mancha roja en la figura,
lo que puede compararse con la baja conmutacin apreciada para cualquiera de los
puentes H del multinivel en la Figura 3.1. Es por esta razn que las prdidas por
conmutacin resultan menores en el inversor multinivel.

44

Figura 3.6: Voltajes de Salida de los Inversores; en rojo: PWM; en azul 81 niveles.
A continuacin, en la Figura 3.7, se comparan las corrientes para una
carga R-L del inversor PWM y del inversor Multinivel. En ambos casos la carga R-L
es la misma. Se aprecia una obvia diferencia en la calidad de la corriente generada
por el inversor de 81 niveles, la cual aparece a la vista como una sinusoide perfecta.
Adems, las simulaciones muestran que el nmero de niveles elegido es ms que
suficiente para lograr corrientes casi exentas de contenido armnico, por lo que
agregar un quinto puente a la cascada (para generar 243 niveles) no tendra ningn
sentido prctico. Por lo tanto, tal complejidad adicional no se justificara. Con este
tipo de corriente, se elimina el torque pulsante de un motor, mejorando su eficiencia
y evitando su desgaste. En la simulacin, el inversor PWM trabaja con una
frecuencia de la onda portadora de 10 kHz.

45

Figura 3.7: Corrientes de Salida de los Inversores PWM (arriba) y Multinivel


(abajo).
A continuacin se presentan algunas simulaciones del inversor multinivel
aplicado a un motor de 3kW. Su circuito equivalente por fase se muestra en la Figura
3.8. El motor opera con un deslizamiento de 0,034, definido a la frecuencia de 50 Hz.
En la figura 3.9 se muestran las formas de onda de voltaje, corriente y potencia para
una fase del motor. Los resultados son tan buenos que casi parecen obtenidos desde
una alimentacin sinusoidal convencional.

46

Figura 3.8: Modelo del motor de induccin utilizado para las simulaciones.

Figura 3.9: Formas de onda generadas por el inversor multinivel: a) voltaje y


corriente del motor de induccin, b) potencia del motor en una fase.

47

Las mismas ondas de la Figura 3.9 pueden ahora graficarse para el


inversor PWM, donde se obtienen las mostradas en la Figura 3.10.

Corriente

Voltaje

a)

b)

Figura 3.10: Formas de onda generadas por el Inversor PWM: a) voltaje y corriente
del motor de induccin, b) potencia del motor en una fase.
Se puede apreciar con claridad la diferencia en calidad de las ondas entre
ambos inversores. Por lo tanto, luego de estas comparaciones se puede ver la gran
ventaja de las formas de onda de la corriente y el voltaje del inversor multinivel
versus un tpico inversor PWM, y se puede entender por qu es tan atractivo este tipo
de topologa.
En el captulo siguiente se describirn los detalles del diseo y
construccin del prototipo de 81 niveles ya explicado.

48

IV.
4.1.

DISEO Y CONSTRUCCIN DEL PROTOTIPO


Introduccin

En este capitulo se describe la forma en que se llev a cabo la


construccin del prototipo: un inversor de 4 etapas y 81 niveles. El trabajo se dividi
principalmente en cuatro actividades: i) el diseo y construccin del circuito de
potencia, ii) el diseo y construccin de la tarjeta de control del circuito de potencia,
iii) el diseo y construccin de las fuentes DC para los Esclavos y iv) el diseo y
construccin de la base y distribucin de componentes. Todo esto se muestra en el
diagrama de la Figura 4.1.

Diseo y
Construccin de un
Inversor Multinivel

Construccin del
Disipador

Construccin del
Inversor

Construccin de las
Fuentes DC

Instalacion en Base
y Conexiones

Figura 4.1: Diagrama de las Actividades Realizadas.

49

4.1.1. Eleccin de Semiconductores y Circuito de Disparo


Dada la escasez de recursos econmicos del proyecto y debido a que se
quiere disear un inversor trifsico de cuatro etapas, las vlvulas MOSFET
requeridas para el inversor, debern ser de bajo costo y fcil adquisicin en el
mercado nacional. De este modo se podr contar con repuestos de rpido acceso en
caso de ser necesario. Por estas razones, los semiconductores seleccionados fueron:
el transistor MOSFET de potencia IRF540 (100 V 28 A) para los puentes Esclavos,
y el MOSFET IRFP250 (200 V 33 A) para el puente Maestro. Con estos
componentes, el inversor puede trabajar con una tensin mxima definida por los
MOSFETS utilizados en el puente principal, es decir, 200 Volts. Ello define una
tensin nominal de trabajo de este puente de unos 90 Volts para tener un margen de
seguridad adecuado. Sin embargo, se utiliz provisoriamente un voltaje de 63 Volts
en el Maestro pensando en la posibilidad de utilizar como fuente de alimentacin un
banco de ultracapacitores de 63 Volts de tensin nominal existente en el laboratorio,
para experimentos de frenado generativo. La tabla 4.1 muestra los valores actuales y
los definitivos a los que el inversor podr trabajar dadas las capacidades de los
semiconductores del sistema.
Tabla 4.1: Voltajes, Corriente continua media, y Potencias Aparentes de cada puente.
Voltaje (V)
Puente

Actual

Corriente (A)

Definitivo

Lado C.C.

Potencia (VA)
Actual

Definitiva

Esclavo 3

2,33

3,33

10

Esclavo 2

10

42

60

Esclavo 1

21

30

10

210

300

Maestro

63

90

16

1008

1440

93,33

133,33

1.267

1.810

Total

Por lo tanto, el inversor tiene ahora una capacidad de 3,8 kVA, lo que
permite controlar motores de hasta 3 kW a cos=0,8. Una vez completadas las
diferentes etapas de su implementacin, y con las fuentes bidireccionales definitivas,
podr controlar motores de hasta 4,5 kW operando a cos=0,82.

50

4.1.2. Caractersticas Tcnicas del Prototipo


Los transistores MOSFET de potencia mencionados en la seccin
anterior son los que definieron la capacidad en VA del inversor multinivel. Como
estos transistores deben disipar potencia, es necesario instalarlos sobre elementos
disipadores de calor. Estos elementos son generalmente de muy alto costo, por lo que
era necesario buscar alternativas econmicas. Esta razn llev a pensar en la
posibilidad de utilizar perfiles de aluminio de tipo estndar, como aquellos utilizados
en marcos de puertas o ventanas, y adaptarlos como disipadores. Buscando un perfil
adecuado para tal efecto, se lleg a uno de seccin rectangular de 7,5 cm. x 2,5 cm.
Cada una de las tres fases del inversor de cuatro etapas est compuesta
de ocho rectngulos de aluminio como el descrito, de 20 cm. x 7,5 cm. x 2,5 cm.
(Fig. 4.2). Estos perfiles, estn unidos mediante separadores aislantes de madera de 3
cm. x 3 cm. para mantenerlos elctricamente separados. Sobre cada disipador se
fueron montando los transistores MOSFET segn se explicar ms adelante.

Figura 4.2: Perfil de seccin rectangular usado como disipador.

51

Como se mencion anteriormente, para este proyecto se eligieron dos


tipos de MOSFET, el IRFP250 y el IRF540. A su vez, para controlar su encendido y
apagado se eligi un circuito de compuerta que permite manejar dos transistores de
una misma rama del puente H simultneamente: el chip IR2113. A continuacin se
detallan aspectos tcnicos de los MOSFET y del controlador de compuerta
mencionado.
1. IRFP250: El inversor utiliza un total de doce de estas vlvulas, cuatro
para cada uno de los tres puentes H Maestro de cada fase. Las
caractersticas principales de este semiconductor son:

33 Amperes

200 Volts

Mxima disipacin de Potencia: 180 W

Temperatura de Operacin (Tj): desde -55 a 150 C

Retardo de encendido: 18 nS

Retardo de apagado: 70 nS

Encapsulado: TO-247

2. IRF540: Los tres puentes H Esclavos de cada una de las tres fases
utilizan este mismo semiconductor. Esto da un total de treinta y seis de
estos semiconductores, cuyas caractersticas principales son:

28 Amperes

100 Volts

Mxima disipacin de Potencia: 120 W

Temperatura de Operacin (Tj): desde -55 a 175 C

Retardo de encendido: 15 nS

Retardo de apagado: 40 nS

Encapsulado: TO-220

52

3. IR2113: Los transistores necesitan de circuitos de disparo para poder ser


controlados. Especficamente, los MOSFETS necesitan un voltaje VGS
entre la Compuerta (Gate) y el Surtidor (Source), de entre 10 y 20 Volts
para un pleno encendido. Los dispositivos diseados para tal efecto son
los controladores de compuerta, ms conocidos por su nombre ingls de
drivers. Para este proyecto se ocuparn veinticuatro drivers IR2113,
ocho para cada fase. Las caractersticas principales de este chip son:

4.2.

Rango de Voltaje bus DC: -0,3 a 625 Volts.

Rango de Voltaje para Gate: -0,3 a 25 Volts.

Mxima disipacin de Potencia: 1,6 W

Temperatura de Juntura Mxima (Tj): 150 C

Retardo de encendido: 120 nS

Retardo de apagado: 94 nS

Diseo Trmico Circuito de Potencia

Para evitar la destruccin del semiconductor, es imprescindible que


nunca se sobrepase la temperatura de juntura mxima especificada por el fabricante
(125 C para el IRFP250 y 150 C para el IRF540). As, para asegurar un
funcionamiento correcto y sin interrupciones se debe resguardar que, bajo
condiciones normales de operacin, la temperatura de juntura nunca llegue a 125 C.

4.2.1. Diseo Trmico del Disipador


El modelo de temperaturas se confecciona con las resistencias trmicas
especificadas por el fabricante, la resistencia trmica del disipador y la temperatura
ambiente. Para el aparato en cuestin se confeccion el modelo que se muestra en la
figura 4.3.

53

RJC
TJ

RCD
TC

RDA
TD

PDIS

TA

Figura 4.3: Modelo trmico.


En el modelo, PDIS representa la potencia de prdida disipada por el
MOSFET. A su vez, RJC representa la resistencia trmica entre la juntura del
MOSFET y la carcasa del aparato, RCD la resistencia trmica entre la carcasa del
aparato y el disipador de calor y RDA la resistencia trmica entre el disipador y el
ambiente (disipador de aluminio propiamente tal). Por su parte, TJ representa la
temperatura de la juntura del MOSFET, TC la temperatura de la carcasa, TD la
temperatura del disipador y TA la temperatura ambiente.
Las temperaturas de la carcasa y de las junturas del MOSFET se calculan
en funcin de las resistencias trmicas y la potencia de prdida. Estas temperaturas
se determinan en forma simblica en las ecuaciones 4.1 y 4.2.
TC = TA + (RCD + RDA ) Pdis

(4.1)

TJ = TA + (RCD + RDA + RJC ) Pdis

(4.2)

Por otro lado, la potencia disipada total es igual a la potencia disipada


por conduccin y la potencia disipada en el diodo (Ecuacin 4.3). Segn los datos
tcnicos (Data Sheet) que se acompaan en el Anexo F, y asumiendo una potencia
media de 1.000 W para el Maestro (puente de mayor potencia), con las fuentes
provisorias actuales, se desprende un valor de potencia de prdidas de 24 W.

54

PDIS = Max { PDIS (Conduc), PDIS ( Diodo)}


PDIS = Max {[VDS I D ( Duty _ Cycle) + ( EON + EOFF ) f ],[VD I D ]}

(4.3)

PDIS = 24W
De la potencia disipada y las ecuaciones anteriores se puede concluir que
la resistencia trmica entre el disipador de calor y el ambiente debe ser menor que
3,3 C/W, para poder mantener todas las temperaturas dentro de los niveles
establecidos por el fabricante (Anexo M).

4.2.2. Diseo y Construccin del Disipador

Durante la operacin de los semiconductores de potencia siempre se


producen prdidas en la conmutacin y conduccin. Estas prdidas se materializan
como calor eliminado desde las junturas del semiconductor hacia el ambiente. Si el
calor no encuentra una ruta expedita para transitar hacia el ambiente, la temperatura
del semiconductor se elevar, pudiendo incluso destruirse por este motivo.
Debido a que este proyecto es un prototipo, y debido a su bajo costo, el
material elegido como disipador fue el ya mencionado perfil de aluminio de 20 cm. x
7,5 cm. x 2,5 cm.
Lo primero que se tuvo que tener en cuenta, segn diseo, fue que cada
puente tiene dos MOSFETS con Drenador comn y dos con Surtidor comn (Figura
4.4). Como la carcasa de cada MOSFET est elctricamente conectada el Drenador,
se opt por dejar un perfil completo para los MOSFET con Drenador comn,
seguido por un perfil cortado por la mitad para los MOSFET con Surtidor comn,
unidos entre s con separadores aislantes de madera para evitar cortocircuitos.

55

Disipadores

Drenador Comn

S1

S2

VDC

Vout

S3

S4

Surtidor Comn

Figura 4.4: Diseo de uno de los Puentes H.


Debido a que los perfiles de aluminio son conductores elctricos, se
aprovecha esta caracterstica para utilizarlos como parte del circuito de potencia y
conectar los puentes en cascada. La figura 4.5 muestra un esquema de estas
conexiones y la figura 4.6 muestra una fotografa del paquete de disipadores para una
fase, ya terminado.

+2,33V
+

+7V

+21V

+63V

Figura 4.5: Esquema de conexiones entre disipadores de una fase.

56

Figura 4.6: Fotografa del sistema disipador terminado, para una fase.
Los detalles del diseo del disipador y del por qu de las conexiones
entre los disipadores, se encuentran en el Anexo P.

4.3.

Diseo y Construccin de la Tarjeta del Inversor

Para el desarrollo de esta tarjeta se ocup el programa TraxMaker


2000, un programa especializado en el diseo de circuitos impresos. Luego de la
eleccin de este software, el siguiente paso fue analizar y buscar las componentes
necesarias que cumplieran con los requisitos de diseo.
Se sabe que cada fase del inversor consta de cuatro puentes H
conectados en serie. A su vez, cada puente H est formado por dos circuitos de
disparo, uno para controlar S1 y S3 y el otro para controlar S2 y S4. Lo anteriormente
expuesto se ilustra en la Figura 4.7.

57

Vdc

Circuito
de
Disparo
o
Driver

S1

S3

Circuito
de
Disparo
o
Driver

S2
VOUT

S4

Figura 4.7: Esquema de un puente H con sus circuitos de disparo.


Como ya se ha mencionado, el Circuito de Disparo, o Driver, se ha
implementado utilizando el circuito integrado IR2113, de International Rectifier, tal
como muestra la Figura 4.8. Estos drivers tienen una notable caracterstica, pues
pueden alimentar dos MOSFETs o dos IGBTs de una misma pierna o fase, desde una
referencia comn. El IR2113 permite al par de MOSFETs (o IGBTs) trabajar con
tensiones de alimentacin continua de hasta 600Vdc. No obstante, como la
configuracin especial de puentes H en cascada del inversor multinivel utiliza
fuentes de tensin continua aisladas entre s, se requiere en este caso de aislamiento
galvnico.

Figura 4.8: Configuracin del driver IR2113 para dos transistores.

58

Debido a lo anterior, hubo que agregar al circuito driver, un sistema de


aislamiento mediante optocuplas. As se llega a un sistema para los drivers, con
tierras independientes entre el control y los MOSFETs, tal como se muestra en la
Figura 4.9. Esta aislacin ptica se realiza con la optocupla digital modelo 6N137

Vcc
5V
Control MOSFET
Superior

10k

150p
10k
680

Optocupla
6N137

10u

1000 -1500 uF

Driver
IR-2113

0.1u

47p

15V
10u

5V
Control MOSFET
Inferior

150p
10k
680

Optocupla
6N137

0.1u

Figura 4.9: Circuito de Disparo con aislamiento mediante optocuplas.


Una vez definido el circuito de la Figura 4.9, se hizo el diseo del
circuito impreso con ayuda del mencionado programa TraxMaker 2000. La tarjeta
de disparo desarrollada para una sola pierna del puente H se muestra en la Figura
4.10.

59

Figura 4.10: Tarjeta de disparo para un par de MOSFETs.


Para quienes no estn familiarizados con el programa TraxMaker, se dar
una breve resea:

Lnea Roja: Lnea que pasa por la cara frontal de la tarjeta.

Lnea Azul: Lnea que pasa por la cara posterior de la tarjeta.

Lnea Negra: Texto que estar impreso en la cara frontal de la tarjeta.

Crculos Caf: Pad o argollas de metal que conectan un lado de la


tarjeta con otro.
Las lneas ms gruesas son obviamente para corrientes fuertes del
circuito de potencia. En este caso, ellas estn reforzadas con un conductor soldado
sobre ellas para asegurar una buena conductividad elctrica.
Ahora, para cada puente H se necesitan dos tarjetas impresas como la
mostrada en la figura 4.10. Por lo tanto, para una fase de cuatro etapas, se necesitan
ocho de estas tarjetas. La tarjeta completa para una fase del inversor se presenta en la
figura 4.11:

60

Figura 4.11: Tarjeta de disparo para una Fase.


Para apreciar como qued el disipador con su respectiva tarjeta de
disparo sobre l, se presenta la fotografa de la Figura 4.12:

61

Figura 4.12: Foto de la Tarjeta de disparo ya instalada en el Disipador de Potencia


Las componentes utilizadas para la construccin de las tarjetas, se
describen en el Anexo A.

4.4.

Diseo y Construccin de las Fuentes DC de los Esclavos

Como ya se destac en el captulo anterior, una de las desventajas de las


topologas multinivel de puentes H en cascada, es el uso de fuentes DC
independientes para el Maestro y para cada Esclavo. Afortunadamente, en el captulo
anterior qued de manifiesto que las fuentes de poder que alimentan los Esclavos
pueden construirse tomado potencia del Maestro, pero manteniendo la
bidireccionalidad y aislacin galvnica. Adems, la tarjeta driver ya especificada,
necesita fuentes adicionales de 5 y 15 Volts para alimentar el circuito de disparo,
cada una referida a la tierra del voltaje de entrada correspondiente a cada puente.

62

Como se mencion en el captulo anterior, la implementacin de fuentes


bidireccionales para los Esclavos implica un trabajo extra que qued fuera de los
alcances de esta memoria, por lo que se dise un sistema provisorio
transformador/rectificador/regulador para alimentar los Esclavos y tambin para
crear las fuentes de 5 y 15 Volts.
Este diseo de las fuentes DC de los Esclavos se dividi en dos partes: el
diseo y construccin de las fuentes en s, y el diseo trmico de cada regulador. A
continuacin se explicarn ambas divisiones por separado.
4.4.1. Diseo y Construccin de las Fuentes

Como se dijo anteriormente, debido a que la cantidad de fuentes


independientes necesarias para esta topologa, es excesivamente grande, fue
necesario hacer fuentes independientes para los Esclavos y para los 5 y 15 Volts
necesarios del circuito de disparo.
De acuerdo con los voltajes elegidos para este diseo preliminar del
puente multinivel, los reguladores elegidos para tales efectos se resumen en la Tabla
4.2:
Tabla 4.2: Caractersticas de los reguladores usados.
Aplicacin

Voltaje
(V)

Regulador

Rango de Voltaje
(V)

Corriente Mxima
(A)

Esclavo 3

2,333

LM 317

1,2 - 37

1,5

Esclavo 2

LM 338

1,2 - 32

Esclavo 1

21

LM 338

1,2 - 32

Driver 1

LM 7805

Driver 2

15

LM 7815

15

En el Anexo C de esta memoria, se detalla el diseo de los sistemas


transformador/regulador para cada fuente.

63

Como se dijo anteriormente, el sistema de fuentes DC provisorias, consta


de un regulador para el Esclavo y sus respectivas alimentaciones para el circuito de
disparo. As, el sistema diseado queda como muestra la Figura 4.13:

Regulador
2,33; 7
21 VDC

Alimentacin
Esclavos

AC 1
Regulador
15 VDC

AC 2

Alimentacin circuitos
del Driver

Regulador
5 VDC

Figura 4.13: Esquema de las Fuentes DC para cada Esclavo.


Lo que se construy entonces, fue un circuito impreso con tres de las
fuentes mostradas anteriormente, para los tres Esclavos, incluyendo adems las
fuentes de 5 y 15 Volts para el Maestro. Esta tarjeta de circuito impreso se muestra
en las Figuras 4.14 y 4.15.

64

Figura 4.14: Tarjeta de las fuentes DC.

Figura 4.15: Fotografa de la tarjeta de las fuentes antes de ser armada.

65

Por su parte, la Figura 4.16 muestra una fotografa de la tarjeta ya


terminada. Se pueden apreciar los reguladores montados en sus respectivos
disipadores y al lado izquierdo de la foto, las conexiones para las diferentes entradas
de corriente alterna aisladas galvnicamente y provenientes de transformadores
independientes.

Figura 4.16: Fotografa de la tarjeta de las fuentes ya terminada.


Estas tarjetas fueron ubicadas en la parte posterior de los disipadores
(paralela a la tarjeta inversora) aisladas galvnicamente del disipador, mediante unos
soportes plsticos, para no provocar cortocircuitos.

66

4.4.2. Diseo Trmico de las Fuentes

Anlogamente a la seccin 4.2 de esta memoria, se obtuvo el diseo


trmico del sistema de fuentes provisorias para asegurarse que todas las temperaturas
de los componentes utilizados estn dentro de los rangos que permite el fabricante.
La siguiente tabla resume el estudio trmico (Tabla 4.3) y los detalles de
estos clculos pueden ser encontrados en el Anexo M.
Tabla 4.3: Diseo trmico de los reguladores.
Aplicacin Regulador

Potencia Media
(W)

Potencia Disipada
(W)

Resistencia Trmica
(C/W)

Esclavo 3

LM 317

9,3

6,9

6,7

Esclavo 2

LM 338

42,5

6,6

10,2

Esclavo 1

LM 338

114.8

28,7

1,5

Driver

LM 7805

1,2

0,8

89,55

Driver

LM 7815

3,7

0,7

109,43

4.5.

Distribucin de Componentes

La distribucin de los componentes se realiz pensando en un uso ptimo


del espacio, resguardando las distancias necesarias para los componentes de
potencia.
En la figura 4.17 se puede apreciar una fotografa de la distribucin
elegida de los componentes, la que luego se concret en la construccin del inversor.

67

Tarjetas de
disparo
Fase a
Disipadores
de perfiles
de aluminio

Fase b

Paquete de
Transformadores
que alimentan las
fuentes DC de
drivers y Esclavos

Fase c
Tarjetas
Fuentes DC

Entrada
220V
Figura 4.17: Vista en planta del prototipo completo.
Detalles sobre la distribucin de las componentes y sobre las conexiones
necesarias para el funcionamiento del inversor pueden ser encontrados en el Anexo
O de esta memoria. Algunas fotografas del sistema ya montado y armado pueden ser
observadas en las Figuras 4.18, 4.19 y 4.20:

68

Figura 4.18: Fotografa del Sistema Completo.


En la Figura 4.18 se aprecia el inversor de cuatro etapas y 81 niveles
completamente terminado. Se observan claramente los bloques disipadores al lado
derecho, y el paquete de transformadores de fuente al lado izquierdo. Estos
transformadores son de tipo provisorio y su funcin actual es permitir la
alimentacin con aislacin galvnica de los tres Esclavos de cada fase y de las
fuentes driver. Ms adelante desaparecern para dejar lugar a las fuentes DC-DC
bidireccionales que se alimentarn desde el Maestro para suplir a cada Esclavo. Al
frente del inversor se aprecian las salidas de tensin alterna de cada fase, separadas.
Esto permite conectar la carga (motor) con sus tres fases aisladas e independientes,
con el objeto de utilizar una sola fuente de alimentacin continua para los tres
Maestros.

69

Figura 4.19: Fotografa del Sistema Completo desde distintas Vistas.


La Figura 4.19 muestra algunos otros detalles del inversor completo, en
los que se pueden apreciar nuevamente los transformadores y los terminales de
potencia. En la primera fotografa se muestran nuevamente dos de las tres fases de
salida del inversor trifsico. En la segunda (arriba a la derecha), se muestran las
entradas de alimentacin continua a los Maestros, las que son independientes. En
este caso se alcanzan a observar dos de las tres alimentaciones. Cabe recordar que la
intencin es alimentar los tres Maestros con una sola fuente, por lo que estas tres
entradas sern conectadas en paralelo, lo que obligar a utilizar mquinas con sus
devanados independientes como se mencion en el prrafo anterior. Los Esclavos no
tienen entradas de alimentacin pues cabe recordar que ellos estn siendo
alimentados actualmente por fuentes de poder unidireccionales que se suplen de los
transformadores ya aludidos. Como ya se mencion, las fuentes DC-DC
bidireccionales ocuparn el lugar que actualmente utilizan los transformadores.

70

Figura 4.20: Fotografas del Inversor instalado en su estructura definitiva.


La Figura 4.20 muestra el inversor instalado en una estructura
especialmente diseada para ser acoplado con otro inversor multinivel de 4 etapas y
81 niveles con transformadores de salida, diseado por el memorista Alberto Bretn
[12], con el fin de implementar un sistema integrado AC-AC. Este sistema trabajar
de la siguiente manera: el inversor multinivel con trasformadores de salida ser
conectado a la red alterna y trabajar como rectificador de corriente sinusoidal, el
cual no ensucia la red como lo hace un rectificador de onda completa convencional.
La salida continua del proceso anterior en cuestin, servir como entrada DC comn
para los tres Maestros del inversor multinivel construido en esta memoria,
entregando, gracias al control, una onda de voltaje alterna de frecuencia variable que
ser utilizada en el control de motores de corriente alterna, con sus devanados
independientes. Como se dijo anteriormente, la caracterstica del inversor con
transformadores de salida es que trabaja a frecuencia fija (debido a los

71

transformadores), por lo que no puede ser usado en la etapa de inversin del sistema
AC-AC, mientras que el inversor construido en esta memoria no tiene ese tipo de
limitaciones. Este sistema puede operar en los cuatro cuadrantes de P y Q.
En el prximo captulo se mostrarn algunos resultados experimentales
obtenidos con el prototipo construido, en los cuales podr apreciarse la calidad de la
operacin de estos convertidores.

72

V.
5.1.

RESULTADOS EXPERIMENTALES
Introduccin

En este Captulo, se mostrarn algunos resultados obtenidos con el


prototipo implementado. Estos resultados son preliminares, pues el sistema de
control para operar las tres fases simultneamente, el cual corresponde a otro trabajo
de Memoria de Titulacin, no alcanz a estar terminado. Por esta razn, hubo que
probar las tres fases independientemente, utilizando un sistema de control provisorio,
ya descrito en el Capitulo 2.3, el cual slo permite controlar una fase a la vez. Todos
los detalles en relacin a este control, basado en tecnologa DSP, estn explicados
con mayor detalle en el Anexo B de esta memoria.
5.2.

Tensiones de salida del inversor de 81 niveles

En la Figura 5.1 se presenta la onda de voltaje sintetizada por el inversor


de 81 niveles, en tanto que en la Figura 5.2 se muestra en ms detalle un semiciclo
positivo de la onda de voltaje obtenida, donde se pueden apreciar los peldaos de
tensin de la onda escalonada. La sinusoide obtenida es claramente muy limpia.

Figura 5.1: Voltaje de salida escalonado del inversor

73

Figura 5.2: Semiciclo positivo del Voltaje de Salida.

74

Los pequeos errores de las curvas anteriores (pequeos peaks en los


escalones) son producto de un mal manejo de los tiempos muertos en el control.
Estos peaks se producen debido a que dos o ms puentes H no generan su voltaje
de salida simultneamente, produciendo salidas de voltajes mayores (o menores) a
las deseadas por un periodo de tiempo muy pequeo.
La Figura 5.3 muestra en mayor detalle an, los escalones de tensin que
va generando el inversor de 81 niveles. Puede notarse la excelente calidad de los
peldaos de tensin que se producen para formar la onda sinusoidal mostrada en las
figuras anteriores. Cada peldao debe tener la misma altura y de ello depende el
perfecto escalonamiento en potencia de tres que deben tener las tensiones de cada
uno de los cuatro puentes del inversor.

Figura 5.3: Detalle de los peldaos de la onda de voltaje alterna de salida.

75

5.3.

Corrientes de salida del inversor de 81 niveles.

Teniendo en consideracin la limitante indicada en la seccin 5.1


(Introduccin), cada fase del inversor de cuatro etapas y 81 niveles fue probada
separadamente. Para las pruebas de corriente se utiliz una carga monofsica R-L,
implementada con dos inductancias no acopladas conectadas en serie existentes en el
laboratorio. Las caractersticas de la carga utilizada se muestran en la Tabla 5.1.
Tabla 5.1: Resumen de las bobinas empleadas en las pruebas
Bobina

L [mH]

X[]

Bobina 1

65,32

20,52

Bobina 2

65,20

20,48

Bobina 1 + Bobina 2

130,52

41,0

RTOTAL []

ZTOTAL []

67,7

79,1531,2

Las pruebas fueron hechas al voltaje mximo que puede generar el


inversor de acuerdo a las fuentes escaladas de alimentacin que, como ya se sabe es
de 93,33 volts de cresta. La frecuencia de operacin se fij en 50 Hz lo que, con la
carga R-L antes mencionada, da el valor de impedancia ZTOTAL mostrado en la Tabla
5.1. La Figura 5.4 muestra el resultado de esta prueba experimental, la que puede
compararse con una simulacin realizada en las mismas condiciones, mostrada en la
Figura 5.5.

76

Corriente (0,5 [A/div])

Voltaje (50 [V/div])

Figura 5.4: Corriente y Voltaje de la carga R-L antes descrita.

Corriente (0,5 [A/div])

Voltaje (50 [V/div])


2 [ms/div]

Figura 5.5: Simulaciones de Corriente y Voltaje de la carga R-L antes descrita.

77

Se puede apreciar que las curvas de voltaje y corriente obtenidas en la


prueba prctica y en la simulacin, son de caractersticas similares, lo que nos
demuestra la veracidad de las simulaciones realizadas en esta memoria.
La Figura 5.6 muestra, aunque no a la misma escala, una comparacin
cualitativa entre los voltajes y corrientes generados en un inversor PWM, y los
generados por el inversor trifsico de 81 niveles desarrollado en esta memoria.
Obviamente que no hay punto de comparacin, pues las ondas que genera el
multinivel estn muchsimo ms cerca de las ondas producidas por generadores
sinusoidales. Con esta comparacin, no cabe duda que la tecnologa multinivel
representa un gran salto en el perfeccionamiento de los inversores estticos, no slo
para el control de mquinas elctricas, como es el caso del inversor fabricado y
mostrado en esta memoria, sino tambin para toda aplicacin en la que se requiera
generar ondas, sinusoidales o de otro tipo, muy limpias.

Figura 5.6: Comparacin cualitativa entre tecnologa PWM y multinivel (81


niveles).

78

En el prximo captulo se darn las conclusiones finales a este trabajo de


Memoria y se presentarn algunas ideas en relacin a posibles trabajos futuros que
pueden llevarse a cabo con el inversor de 81 niveles desarrollado.

79

VI.

CONCLUSIONES Y TRABAJO FUTURO

El desarrollo de tecnologa en Chile no es una prctica entre las


empresas, lo que nos condena siempre a ser compradores de tecnologa extranjera,
por lo que esta memoria representaba un beneficio muy grande: realizar un proyecto
concreto y con tecnologa de punta, demostrando que se pueden realizar proyectos
interesantes que representen un aporte a la sociedad y al pas en general, sin tener
una visin de retorno de beneficios a corto plazo.
En esta memoria se dise y construy un inversor de potencia trifsico,
de cuatro etapas y ochenta y un niveles, basado en la configuracin de puentes H
en serie. Su aplicacin est orientada al uso y control de motores elctricos trifsicos.
El diseo de este Inversor permiti construir un equipo de potencia compacto y
robusto. Dentro del Inversor, se cuenta con cuatro puentes H conectados en serie,
que son los responsables, junto al control, de formar la onda de voltaje alterno de
salida. Aunque no era parte de esta Memoria, se dise y program un software de
disparo para poder controlar los puentes H. Tambin se disearon fuentes de
tensin continua para alimentar los puentes Esclavos.
Los resultados de las pruebas fueron satisfactorios en todo sentido. Las
fuentes DC de los Esclavos funcionaron correcta y eficientemente, entregando ondas
suficientemente planas como para no echar a perder el escalonamiento de la onda de
voltaje alterno a la salida del inversor. Ms importante an fue que se obtuvo una
onda de voltaje similar a las simulaciones propuestas en el captulo III, con mnima
distorsin armnica, tanto para el voltaje como para la corriente del inversor. De
hecho, se puede apreciar claramente el efecto que tienen los escalones sobre la onda
de voltaje.
Se puede concluir que se lograron todos los objetivos planteados para el
desarrollo de este equipo, en cuanto a tamao, potencia y operacin. Por otro lado,
los resultados experimentales obtenidos muestran un excelente comportamiento.
Parte del desarrollo de este equipo, que no se consider dentro del
alcance de esta memoria, queda propuesto como trabajo a realizar en el futuro. Un
trabajo que se realizar con este prototipo de inversor multinivel junto con el
inversor multinivel con transformadores de salida, es un sistema AC-AC como el

80

descrito en la seccin 4.5, para el control de motores elctricos. Adems de la


aplicacin antes sealada, se puede agregar el diseo y construccin de un
compensador esttico de reactivos.
Con respecto a los semiconductores que pueden ser utilizados en la
construccin de convertidores multinivel de gran potencia se puede decir que, debido
a las bajas potencias y frecuencias medias de conmutacin de los Esclavos, se
pueden ocupar IGBTs, y debido a la alta potencia pero baja frecuencia de
conmutacin del Maestro, se pueden ocupar GTOs.
La iniciativa de implementar un inversor trifsico multinivel en la PUC
exista desde hace un tiempo, y hoy en da se convirti en una realidad gracias a las
gestiones y proyectos realizados por el profesor Sr. Juan Dixon en el Departamento
de Ingeniera Elctrica. El proyecto sigue adelante, en investigacin, adems de una
etapa de difusin del mismo dada la actualidad y aplicacin a corto plazo de esta
tecnologa a nivel masivo. El alumno se siente absolutamente satisfecho y orgulloso
de haber participado en la realizacin de este inversor, agradeciendo al profesor por
su entusiasmo, confianza y alientos brindados.

81

BIBLIOGRAFA

[1]

Dixon, J; Morn, L; Bretn, A; Ros, F; (2002) Multilevel Inverter,


Based on Multi-Stage Connection of Three-Level Converters, Scaled
in Power of Three, IEEE Industrial Electronics Conference, IECON'02,
5-8 Nov. 2002.

[2]

Akagi, H (1998) The State-of-the-art PowerElectronics in Japan, IEEE


Transactions on Power Electronics, Vol.13, No. 2, February 1998, pp.
345-356.

[3]

Bose, B; (1993) Power Electronics and Motion Control-Technology


status and recent trends, IEEE Transactions on Industry Applications,
Vol. 29 N 5, 1993, pp. 902-909.

[4]

Chung, D; Kim, J and Sul, S; (1998) Unified Voltage Modulation


Technique for Real Time Three-Phase Power Conversion, IEEE
Transactions on Industry Applications, Vol. 34, N 2, 1998, 374-380.

[5]

Holtz, J and Beyer, B; (1995) Fast Current Trajectory Tracking


Control Based on Synchronous Optimal Pulse Width Modulation,
IEEE Transactions on Industry Applications, Vol. 31, N 5, 1995, pp.
1110-1120.

[6]

Bell, S and Sung, J (1997) Will your motor insulation survive a new
adjustable frequency drive?, IEEE Trans. Industry Applications, vol.
33, no. 5, Sep. 1997, pp. 1307-1311.

[7]

Erdman, J; Kerkman, R; Schlegel, D and Skibinski, G (1996) Effect of


PWM inverters on AC motor bearing currents and shaft voltages,
IEEE Trans. Industry Applications, vol. 32, no. 2, Mar. 1996, pp. 250259.

82

[8]

Bonnett, A (1997) A comparison between insulation systems available


for PWM-Inverter-Fed Motors, IEEE Trans. Industry Applications, vol.
33, no. 5, Sep. 1997, pp. 1331-1341.

[9]

Cunnyngham, T (2001) Cascade Multilevel Inverters for Large


Hybrid-Electric Vehicle applications with Variant DC Sources A
Thesis Presented for the Master of Science Degree The University of
Tennessee, Knoxville, May 2001

[10]

Tolbert, L; Peng, F; (1999) Multilevel Converters for Large Electric


Drives IEEE Transactions on Industry Applications. vol 35, no. 1, pp. 3644, Jan/Feb 1999..

[11]

Corzine, K; Familiant, Y (2002) A New Cascaded Multilevel H-Bridge


Drive. IEEE Transactions on Power Electronics, Vol. 17, No.1, January
2002, pp125-131.

[12]

Bretn, Alberto; (2003) Diseo y construccin de un Inversor Trifsico


Multinivel de 4 etapas, Memoria para optar al Ttulo de Ingeniero Civil
Industrial, con Diploma en Ingeniera Elctrica, Pontificia Universidad
Catlica de Chile.

[13]

Powersim Technologies. PSIM Version 4.1, for Power Electronics


Simulations. User Manual. Powersim Technologies, Vancouver,
Canada, Web: http://www.powersimtech.com.

[14]

Common values for pads, holes, clearances and track sizes


PCB Shop http://www.isbiel.ch/E/Laboratories/Telematic/PCBShop/
route-pcb/standards.htm

[15]

Rodrguez, J; Lai J-S; Zheng Peng, F; (2002) Multilevel Inverters: A


Survey of Topologies, Controls, and Applications, IEEE Transactions
on Power Electronics, Vol. 49, No.4, August 2002, pp. 724-737.

83

[16]

Jain, M; Danielle, M; Jain, P; (2000) A Bidirectional DC-DC Converter


Topology for Low Power Application, IEEE Transactions on Power
Electronics, Vol. 15, No.4, July 2000, pp 595-606.

[17]

Dixon, J; Ortuzar, M; Ros, F: (2002) Traction Drive System for


Electric Vehicles, Using Multilevel Converters, Electric Vehicle
Symposium 19, EVS-19, 19-23 Oct. 2002.

[18]

Draou, A; Benghanen, M and Tahri A; (2001) Multilevel Converters


and VAR Compensation, Chapter 25, Power Electronics Handbook,
Muhamad H. Rashid, Editor-in Chief, Academic Press, 2001, pp. 615622.

[19]

Hammond, P.W. (1997) Operation of Medium voltage PWM drive


and method, using a battery source for the three-level cell, U.S.
Patent 5 625 545, Apr. 1997.

[20]

Schibli, N; Nguyen, T; Rufer, A; (1998) A Three-Phase Multilevel


Converter for High-Power Induction Motor, IEEE Transactions on
Power Electronics, Vol. 13, No.5, September 1998, pp 978-986.

[21]

Dixon, J; Morn, L; Bretn, A; Ros, F: (2003) High Power Machine


Drive, Based on Three-Stage Connection of H Converters, and
Active Front End Rectifiers, IEEE Industrial Electronics Conference,
IECON'03, 2-6 Nov. 2003.

[22]

Dixon, J; Ros, F, Bretn, A: (2003) Multi-stage Converters: A New


Technology for Traction Drive Systems, Electric Vehicle Symposium
20, EVS-20, 15-19 Nov. 2003.

84

ANEXOS

85

ANEXO A
LISTA DE COMPONENTES PRINCIPALES UTILIZADOS EN LA
CONSTRUCCIN DEL INVERSOR.

86

ANEXO A: LISTA DE COMPONENTES PRINCIPALES UTILIZADOS EN


LA CONSTRUCCIN DEL INVERSOR.

A continuacin se presenta una tabla con los principales componentes


que fueron necesarios para la creacin del inversor y fuentes DC (Tabla A.1 y Figura
A.1):
Tabla A.1: Componentes necesarios para el inversor

Componente

Por Puente

Por Tarjeta

Sist. Completo

IRF540 (MOSFET Esclavos)

12

36

IRFP250 (MOSFET Maestro)

12

IR 2113 (Driver)

24

6N137 (Optocuplas)

16

48

KBPC8 (Puente Rectificador 8A)

KBPC10 (Puente Rectificador 10A)

LM7805 (Regulador de Voltaje 5V)

24

LM7815 (Regulador de Voltaje 15V)

12

LM317 (Regulador Ajustable 1,5A)

LM338 (Regulador Ajustable 5A)

87

Figura A.1: Componentes ocupados en el Inversor.

88

ANEXO B
PROGRAMA DE CONTROL DEL INVERSOR

89

ANEXO B: PROGRAMA DE CONTROL DEL INVERSOR

A continuacin se presenta el cdigo del programa de control usado para


las pruebas, escrito en ASSEMBLER. ste cdigo es vlido para los DSP de Texas
Instruments modelo TMS320F241. Este programa permiti generar las tensiones
escalonadas para el inversor.

************************************************************************************
*
;
;
;
Programa de tablas, pruebas de inversor multinivel
;
TMS320F241
;
************************************************************************************
*
; Este programa entregar una tabla en secuencia para disparar las compuertas de
; un inversor multinivel. La frecuencia de salida se puede dejar fija (modificable
; en el programa si el pinXXX del puerto XX se encuentra en 0) o se puede modificar
; variando la entrada del conversor Analogo/Digital N1.
;
; Para indagar acerca de los detalles de configuracin consultar manual: "systems
; and periferals" del TMS320F241
************************************************************************************
*
.include "243_dsk.h"
; Incluye la librera que contine las definiciones
; de los nombres para este DSP. Con esta el copilador
; interpreta cada nombre o instruccin como el nmero
; correspondiente.
;===========================================================================
;;; Definicin de variables.
; Estas variables se manejarn en la memoria RAM, se ubicarn en la misma posicin
; correlativa en que se ponen aqu, pero en la mem RAM, comenzando desde la direccin
; inicial del bloque que les corresponde (B1B2, expresado en el linker), 0202hex en
; este caso.
.bss

CONTADOR1, 1

.bss
.bss
.bss
.bss
.bss
.bss
.

TEMP, 1
TEMP1, 1
TEMP2, 1
ACCBAJO, 1
ACCALTO, 1
ANA0, 1

bss
.bss
.bss

ANA1, 1
ANA2, 1
ANA3, 1

; El 1 despus de la coma indica que


; la variable ocupa un registro (16 bits)

90

;===========================================================================
; Definicin de variable global. Esta es visible desde cualquier parte del programa. INICIO
; indica el comienzo del programa de usuario.
.global INICIO
;===========================================================================
; Definicin de vectores de reset e interrupciones.
; RSVECT es el vector de reset, cuando se inicia el funcionamiento del DSP, este parte
; en la posicin que indica este vector. En este caso la posicin 1F00h es la posicin
; del punto de partida del bootloader, este detecta el estado del BIO pin y segn esto
; pasa al modo de programacin de la mem. flash o pasa al punto inicial del programa
; grabado anteriormente.
; Los vectores INIT1..INIT6 inican las posiciones de las rutinas de interrupcin de
; cada una de las 6 distintas interrupciones posibles.
RSVECT

.sect "vectors"
B

1F00h

INT1
B
PHANTOM
INT2
B
RUTINA_INT2
INT3
B
PHANTOM
INT4
B
PHANTOM
INT5
B
PHANTOM
INT6
B
PHANTOM
;===========================================================================
; Inicio del programa.**************************************************************
;===========================================================================
.text
;===========================================================================
; Configuraciones generales.
INIC
LDP
SETC
CLRC
CLRC
CLRC
SPLK
LDP
SPLK
CLRC

#0h
INTM
;Interrupt mode, 0=todas las mascarables deshabilitadas.
CNF
;DARAM config, 1=RAM para datos.
SXM
;Sign extension, 0=supress extension.
OVM
;Overflow mode, 0=resultado de overfl va al acc.
#0000h, IMR ;Mascaras de interrupcin (1-6).
#0E0h
#068h, WDCR
;Desabilita el Watch Dog timer.
XF

91

;===========================================================================
; Configuracin Timers
LDP
SPLK
SPLK
SPLK
SPLK
SPLK
SPLK

#0E8h
#00000h, T1CNT
#00000h, T2CNT
#00031h, T1PR
#00000h, T2CON
#01540h, T1CON
#00000h, GPTCON

;Inicializo contadores en 1.
;Seteo Perodo timer a 650 ciclos
;Seteo de control del contador 2. Deshabilitado
;Seteo de control del contador 1.
;enciendo los pwm.

;===========================================================================
; Bloque de Configuracin Puertos I/O
LDP
SPLK
SPLK
SPLK
SPLK

#0E1h
#00000h, OCRA
;Registro de control de puertos de entrada y
#00003h, OCRB
; salida.
#0FF00h, PBDATDIR
#0FF00h, PCDATDIR

;===========================================================================
; Bloque de Configuracin Conversores A/D
LDP
SPLK
SPLK
ESPERA10 BIT
BCND
LACL
LACL
LACL
LACL

#00E0h
#00000h, ADCTRL2
#3910h, ADCTRL1
;Se inicia conversin de datos 0 y 1
ADCTRL1, 7
ESPERA10, NTC
ADCFIFO1
;Clear ADC FIFOs
ADCFIFO1
ADCFIFO2
;Clear ADC FIFOs
ADCFIFO2

;================================================================
; Seteo de interrupciones
LDP
#0h
LACC
IFR
;Load ACC with Interrupt flags
SACL
IFR
;Clear all pending interrupt flags
CLRC
INTM
;Enable interrupts
SPLK
#000010b, IMR
;Desenmascaro INT2
LDP
#0E8h
SPLK
#080h, EVIMRA
;habilita interrupcin de periodo1.

92

;===========================================================================
; Loop principal.
LDP
SPLK
SPLK

#04h
#0FDh, CONTADOR1
#00, TEMP

LOOP

LOOP
;===========================================================================
; Rutina de iterrupcin de timer 1.
RUTINA_INT2
MAR
lAR
SST
SST
LDP
SACL
SACH
LDP
LDP
SPLK
B

*,AR0
;Almacenaje de datos para la int.
AR0,#0200h
#1, *+
; save ST1
#0, *
; save ST0
#04h
ACCBAJO
ACCALTO
#0E1h
#0E8h
#00031h, T1PR
FINRUT

MANUAL
NEXT1
ESPERA1
ESPERA2

LDP
SPLK
SPLK
BIT
BCND
SPLK
BIT
BCND
LACC
LDP
SACH
LDP
LACC
LDP
SACH
LDP
LACC
LDP
SACH
LDP
LACC
LDP
SACH

#0E0h
#00000h, ADCTRL2
#3910h, ADCTRL1
;Se inicia conversin de datos 0 y 1
ADCTRL1, 7
ESPERA1, NTC
#3934h, ADCTRL1
;Se inicia conversin de datos 2 y 3
ADCTRL1, 7
ESPERA2, NTC
ADCFIFO1, 10
;Se guardan datos 0 y 2
#04h
ANA0
#0E0h
ADCFIFO1, 10
#04h
ANA2
#0E0h
ADCFIFO2, 10
;Se guardan datos 1 y 3
#04h
ANA1
#0E0h
ADCFIFO2, 10
#04h
ANA3

LACL

ANA0

93

FINRUT

RESET
NORESET

ADD
LDP
SACL

#09h
#0E8h
T1PR

LDP
LACL
SUB
BCND
SACL
B
SPLK
LACC
ADD
TBLR

#04h
CONTADOR1
#1
RESET, NC
CONTADOR1
NORESET
#0FDh, CONTADOR1
#TABLA
CONTADOR1
TEMP

LACL
TEMP1
XOR
TEMP
XOR
#0FFFFh
AND
TEMP1
SACL
TEMP1
OR #0FF00h
LDP
#0E1h
SETC
XF
SACL
PBDATDIR
LDP
#04h
LACL
TEMP1
RPT
#07
SFR
OR #0FF00h
LDP
#0E1h
SACL
PCDATDIR
LDP
#04h
LACL
TEMP
OR #0FF00h
SACL
TEMP1
LACL
TEMP
RPT
#07
SFR
OR #0FF00h
SACL
TEMP2
LACC
TEMP2,16
OR TEMP1
LDP
#0E1h
CLRC
XF
SACL
PBDATDIR
SACH
PCDATDIR
LDP
#04
LACL
TEMP
SACL
TEMP1
LDP
#0E8h
LACL
EVIFRA

;este pedacito de rutina es el que finaliza


;la interrupcin, borra los flags y ese

94

SACL
LDP
LACL
LACC
MAR
LAR
LST
LST
CLRC
RET
TABLA
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word

39321
39321
39321
39321
39321
39321
39321
39317
39317
39317
39317
39318
39318
39318
39318
39257
39257
39253
39253
39253
39254
39254
39273
39273
39269
39270
39270
38297
38297
38293
38294
38294
38233
38229
38230
38230
38249
38245
38246
38553
38553

EVIFRA
#04h
ACCBAJO
ACCALTO, 16
*, AR0
AR0,#0201h
#0, *#1, *
INTM

;tipo de cosas.
;recupera el acumulador y los registros
;de estado

95

.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word

38549
38550
38489
38485
38486
38505
38501
38502
38502
22937
22933
22934
22873
22869
22870
22889
22885
22886
21913
21909
21910
21849
21845
21846
21865
21861
21862
22169
22165
22166
22105
22101
22102
22121
22117
22118
27033
27029
27030
26969
26965
26965
26966
26985
26981
26982
26009
26005
26005
26006
25945
25941
25941

96

.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word

25942
25961
25957
25957
25958
25958
26265
26261
26261
26262
26262
26201
26201
26197
26197
26198
26198
26198
26217
26217
26217
26213
26213
26213
26213
26213
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26213
26213
26213
26213
26217
26217
26217
26217
26198
26198
26197
26197
26197

97

.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word

26201
26201
26262
26262
26261
26265
26265
25958
25958
25957
25961
25961
25942
25941
25945
25945
26006
26005
26009
26982
26982
26981
26985
26966
26965
26969
27030
27029
27033
27033
22118
22117
22121
22102
22101
22105
22166
22165
22169
21862
21861
21865
21846
21845
21849
21910
21909
21913
22886
22885
22889
22870
22869

98

.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word

22873
22934
22933
22937
38502
38501
38505
38486
38485
38485
38489
38550
38549
38553
38246
38245
38245
38249
38230
38229
38229
38233
38294
38293
38293
38297
38297
39270
39269
39269
39273
39273
39254
39254
39253
39253
39257
39257
39257
39318
39318
39318
39317
39317
39317
39317
39317
39321
39321
39321
39321
39321
39321

99

.word 39321
;===========================================================================
PHANTOM
RET

Lo que aparece con la palabra .word es la tabla comentada en el


capitulo 2.2 y est en hexadecimal. Aqu se encuentran los 16 bits que controlan cada
fase del Inversor.

100

ANEXO C
DISEO DE LAS FUENTES DC POR MEDIO DE REGULADORES DE
VOLTAJE

101

ANEXO C: DISEO DE LAS FUENTES DC POR MEDIO DE


REGULADORES DE VOLTAJE

Los reguladores LM 7805 y LM 7815 solo requieren de un condensador


a la entrada para obtener una onda DC limpia. Para que estos reguladores funcionen,
necesitan, a lo menos, 3 Volts sobre el voltaje que regulan, as, el regulador LM 7815
necesita una entrada continua de a lo menos 18 VDC, y el regulador LM 7805
necesita una entrada continua de al menos 8 Volts. Ahora, antes se dijo que el voltaje
de entrada DC de los reguladores era obtenido mediante un sistema transformadorpuente rectificador, sin embargo, para el regulador de 5 Volts, se ocup como voltaje
de entrada, el voltaje de salida del regulador de 15 Volts en serie con una resistencia,
as solo debemos ocupar un transformador para obtener estos dos voltajes. El
diagrama del sistema diseado es el siguiente (Figura C.1):

15V

Vin

Vout
Adj

AC

5V
Vin

6,8

Vout
Adj

Figura C.1: Esquema para las Fuentes de 5 y 15 Volts.


La resistencia fue calculada considerando 1 Ampere como carga para
ambos reguladores. As, por ley de Ohm, para dejar el voltaje de entrada del
regulador LM 7805 en 8 volts, se necesita una resistencia de 7. Sin embrago, en el
mercado nacional, el valor para la resistencia que ms se le aproxima es de 6,8.

102

Por otra parte, los reguladores ajustables en voltaje para alimentar los
Esclavos, necesitan de un circuito resistivo externo para poder regular al voltaje
deseado. (Adems de los 3 Volts de entrada sobre el voltaje que regulan). A
diferencia del esquema anterior, aqu no se pueden poner los reguladores
alimentados del mismo transformador por dos razones: por la potencia necesaria en
cada uno de los puentes y por que necesitan tierras independientes. El diagrama del
sistema diseado es el siguiente (Figura C.2):

LM338/317

Vin

Vout
R1
240

Adj
Iadj

220 Vac

C1
0.1 uF

Vref

Radj

+ C2
1 uF

R2

Figura C.2: Esquema del circuito R-C de los reguladores ajustables para los
Esclavos.
Esta configuracin entrega un rango de voltajes entre 1,2 y 20 Volts para
el regulador LM 317 y entre 1,2 y 25 Volts para el regulador LM 338. Esto hace que
la precisin del ajuste de voltaje de salida no sea muy fina, ya que con el
potencimetro de 5 K (R2) se recorre el rango antes especificado. Para tener un
rango de voltajes ms preciso y acotado, al circuito resistivo antes mostrado, se le
hace una pequea variacin (Figura C.3):

103

LM338/317

Vin

Vout
R1
240

Adj
Iadj

C1
0.1 uF

Vref

Radj

+ C2
1 uF

R2

Figura C.3: Esquema del circuito R-C modificado de los reguladores ajustables.
Aqu, el valor de la resistencia de ajuste (Rad) debe ser calculado
mediante la siguiente forma:
R + Rad
Vout = Vref 1 + 2
+ I adj ( R2 + Rad )
R1

As, un aumento de la resistencia, implica un aumento del valor mnimo


del rango de voltaje.
Cabe resaltar que la corriente de Ajuste (Iadj) vara dependiendo del
voltaje de salida, a una corriente de carga (Iload) constante. Esta corriente es del
orden de 48uA (dato prctico).

104

Figura C.4: Grfico de la Corriente de Ajuste vs. Temperatura.


El valor de Vref es de aproximadamente de 1,2 Volts (segn DataSheet).
En resumen, los valores de las resistencias de ajuste (Radj) son los
mostrados en la Tabla C.1:
Tabla C.1: Valores de las resistencias para las distintas fuentes.
Fuente

Voltaje (V)

R1 ()

R2 () [Potencimetro]

Radj ()

Esclavo 3

2,333

240

500

100

Esclavo 2

120

1000

100

Esclavo 1

21

120

2000

1000

A continuacin se presenta una tabla resumen de los valores de cada una


de las resistencias, y los valores de voltaje mnimo y mximo de cada una de las
fuentes DC (Tabla C.2):

105

Tabla C.2: Resumen de resistencias y rangos de voltaje


Fuente de 2,33 V
Vref
R1
R2 (Pot)
Radj
Iadj

Fuente de 7 V

1,2
240
123
100
4,80E-05

Vref
R1
R2 (Pot)
Radj
Iadj

Vout

2,33

Vout

Vout_min
Vout_max

1,70
4,23

Vout_min
Vout_max

Fuente de 21 V

1,2
120
477
100
4,80E-05
7,00
2,20
12,25

Vref
R1
R2 (Pot)
Radj
Iadj

1,2
120
971
1000
4,80E-05

Vout

21,00

Vout_min
Vout_max

11,25
31,34

Entonces, el sistema diseado queda de la siguiente manera (Figura C.5):

2,33; 7 21 V DC
Regulador
Alimentacin
Esclavos

1500 uF

AC 1
15 VDC
Regulador

1500 uF

AC 2

5 VDC

Alimentacin circuito
de disparo del
Esclavo

Regulador

6,8

Figura C.5: Esquema de las Fuentes DC para cada Esclavo.

106

Se puede apreciar que la alimentacin DC de los Esclavos, y la


alimentacin DC del circuito de disparo de los Esclavos, ocupan transformadores
distintos debido a que los reguladores ocupan distintos valores de voltaje alterno de
entrada (Anexo C) y al conectarle un voltaje de entrada mucho mayor, esa diferencia
de voltaje se transforma en energa disipada y puede llegar a elevar la temperatura de
los reguladores a valores prohibitivos. As, un total de tres transformadores con
mltiples devanados en el secundario fueron necesarios (Anexo D).

107

ANEXO D
CLCULO DE LOS TRANSFORMADORES DE LAS FUENTES DC

108

ANEXO D: CLCULO DE LOS TRANSFORMADORES DE LAS FUENTES


DC

Para calcular los transformadores, fue necesario hacer un pequeo


estudio, debido a que los reguladores necesitan de 3 Volts sobre el voltaje que se
quiere regular, para un correcto funcionamiento. Los clculos y simulaciones
realizadas se presentan a continuacin.
I. Fuente de 2,33 V

Los puentes rectificadores usados, tiene una cada de voltaje (la de los
diodos que lo componen), que no es la esperada de 0,7 Volts por diodo, sino que de
1,1 Volts por diodo. Por esta razn, en las simulaciones, al lado de cada diodo se
pone una fuente DC de 1,1 Volts para hacer la simulacin lo ms real posible.
Para esta fuente, se proponen dos fuentes de voltaje: una de 10 VAC y
otra de 9 VAC. A continuacin, se detalla el estudio de cada una.

i)

Transformador de 10V de Salida:

Figura D.1: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 10V).

109

a)

b)

Figura D.2: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador
De la figura D.1, se puede apreciar el uso de un Condensador de 1500uF. De
la figura D.2, se obtiene una corriente mxima en el rectificador de 7,17A, y una
corriente efectiva de 2,88A. El voltaje mximo a la salida del rectificador es de
12,1V y el voltaje mnimo es de 5,63V.
En la prctica funciona correctamente y su corriente efectiva es 2,34A (para
ILOAD = 1,493A). Sus voltajes mximos y mnimos a la salida del rectificador son
12,8V y 5,6V respectivamente.

110

ii) Transformador de 9V de Salida:

Figura D.3: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 9V).

a)

b)

Figura D.4: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador

111

En este caso, se ocupa un Condensador de 2200uF para compensar la baja de


voltaje en el transformador. De la figura D.4 se obtiene una corriente mxima en el
rectificador de 8,55A, y una corriente efectiva de 3,18A. El voltaje mximo a la
salida del rectificador es de 10,69V y el voltaje mnimo es de 5,98V.
En la prctica funciona correctamente y su corriente efectiva es 2,29A (para
ILOAD = 1,493A). Los voltajes mximos y mnimos a la salida del rectificador son
9,6V y 4,4V respectivamente.
Debido a que los dos funcionan correctamente, se opt por el transformador
de 10 Volts, debido a que necesitaba un condensador ms pequeo (la prueba con
una fuente de 9V y condensador de 1500uF no fue factible), lo que implica menos
volumen y menor temperatura de trabajo por los golpes de voltaje que entrega el
condensador.

112

II. Fuente de 7 V

Para las simulaciones se ocupar una fuente de voltaje de 15 VAC, y se


determinar el condensador a ocupar.
i) Condensador del rectificador de 1500uF:

Figura D.5: Circuito Simulado para la Fuente de 7 Volts (VAC = 15V).

a)

b)

Figura D.6: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador

113

En este caso, con un condensador de 1500uF, el voltaje de salida del


rectificador de menor valor es de 8,67V, lo que no nos entrega una diferencia de 3V
para que el regulador funcione correctamente, as que esta idea es desechada.
ii) Condensador del rectificador de 2200uF:

Figura D.7: Circuito Simulado para la Fuente de 7 Volts (VAC = 15V).

a)

b)

Figura D.8: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador

114

En este caso se ocupa un Condensador de 2200uF, y se obtiene una


corriente mxima en el rectificador de 13,91A, y una corriente efectiva de 5,37A. El
voltaje mximo a la salida del rectificador es de 19,15V y el voltaje mnimo es de
11,31V.
En la prctica funciona correctamente y su corriente efectiva es 3,94A
(para ILOAD = 2,515A). Los voltajes mximos y mnimos a la salida del rectificador
son 18,8V y 8,8V respectivamente.

III. Fuente de 21 V

Para las simulaciones se ocupar un condensador de 2200uF, y se determinar el


valor del transformador
i) Transformador de 30V de Salida:

Figura D.9: Circuito Simulado para la Fuente de 21 Volts (VAC = 30V).

115

a)

b)

Figura D.10: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador
En este caso se obtiene una corriente mxima en el rectificador de
26,98A, y una corriente efectiva de 10,14A. El voltaje mximo a la salida del
rectificador es de 40,3V y el voltaje mnimo es de 25,87V.
En la prctica funciona correctamente (aunque el condensador se caliente
un poco) y su corriente efectiva es 6,44A (para ILOAD = 4,492A). Los voltajes
mximos y mnimos a la salida del rectificador son 38V y 20V respectivamente.

116

ii) Transformador de 28V de Salida:

Figura D.11: Circuito Simulado para la Fuente de 21 Volts (VAC = 28V).

a)

b)

Figura D.12: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador

117

En este caso se obtiene una corriente mxima en el rectificador de 26A, y


una corriente efectiva de 9,84A. El voltaje mximo a la salida del rectificador es de
37,48V y el voltaje mnimo es de 23,25V.
En la prctica no funciona correctamente (tiene unos pequeos picks) y
su corriente efectiva es 7,04A (para ILOAD = 4,528A). Los voltajes mximos y
mnimos a la salida del rectificador son 34V y 16V respectivamente.

IV. Fuentes de 15 y 5 V

Para las simulaciones se ocupar un condensador de 1500uF, y se


determinar el valor del transformador.

i) Fuentes de 15V:

Figura D.13: Circuito Simulado para la Fuente de 15 Volts (VAC = 15V).

118

a)

b)

Figura D.14: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador
En este caso se obtiene una corriente mxima en el rectificador de 3,51A,
y una corriente efectiva de 0,67A. El voltaje mximo a la salida del rectificador es de
19,15V y el voltaje mnimo es de 17,96V.
En la prctica funciona correctamente y su corriente efectiva es 0,41A
(para ILOAD = 0,1999A). Los voltajes mximos y mnimos a la salida del rectificador
son 20V y 15,2V respectivamente.

119

ii) Fuentes de 5V:

Figura D.15: Circuito Simulado para la Fuente de 5 Volts (VDCin = 15V).

a)

b)

Figura D.16: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del


Rectificador

120

En este caso se obtiene una corriente mxima en el rectificador de 2,21A,


y una corriente efectiva de 0,334A. El voltaje mximo a la salida del rectificador es
de 18,6V y el voltaje mnimo es de 18,1V.
En la prctica funciona correctamente y su corriente efectiva es 0,20A
(para ILOAD = 0,0794A). Los voltajes mximos y mnimos a la salida del rectificador
son 20V y 16V respectivamente.

iii) Ambas fuentes funcionando al mismo tiempo:

Figura D.17: Circuito Simulado para la Fuente de 5 y 15 Volts (VAC = 15V).

121

a)

b)

Figura D.18: a) Voltaje de Entrada a los dos Reguladores (Rojo: 15 y Azul: 5), b)
Corriente de Entrada del Rectificador
En este caso se obtiene una corriente mxima en el rectificador de 3,56A,
y una corriente efectiva de 0,7A. El voltaje mximo a la salida del rectificador es de
19,15V y el voltaje mnimo es de 17,91V. El voltaje mximo a la entrada del
regulador de 5V es de 18,73V y el voltaje mnimo es de 17,5V.
En la prctica funciona correctamente y su corriente efectiva es 0,44A
(para las mismas cargas de la simulacin). Los voltajes mximos y mnimos a la
salida del rectificador son 19,2V y 15,6V respectivamente.

122

V. Resumen

Los datos antes descritos, se resumen en la siguiente tabla (Tabla D.1)


Tabla D.1: Resumen de los transformadores ocupados
Fuente

Voltaje Transformador

Corriente Efectiva Trafo

Corriente Trafo

2.33V

10 V

2.34 A

4A

7V

15 V

3.94 A

6A

21V

30 V

6.44 A

8A

5 y 15V

15 V

0.44 A

1A

123

ANEXO E
HOJA DE DATOS MOSFETS IRF 540

124

ANEXO E: HOJA DE DATOS MOSFET IRF 540

125

126

ANEXO F
HOJA DE DATOS MOSFETS IRFP 250

127

ANEXO F: HOJA DE DATOS MOSFET IRFP 250

128

129

130

ANEXO G
HOJA DE DATOS DRIVER IR 2113

131

ANEXO G: HOJA DE DATOS DRIVER IR 2113

132

133

134

ANEXO H
HOJA DE DATOS OPTOCUPLA 6N137

135

ANEXO H: HOJA DE DATOS OPTOCUPLA 6N 137

136

137

138

139

ANEXO I
HOJA DE DATOS REGULADOR LM 78XX

140

ANEXO I: HOJA DE DATOS REGULADOR LM 78XX

141

142

143

ANEXO J
HOJA DE DATOS REGULADOR LM 317

144

ANEXO J: HOJA DE DATOS REGULADOR LM 317

145

146

147

ANEXO K
HOJA DE DATOS REGULADOR LM 338

148

ANEXO K: HOJA DE DATOS REGULADOR LM 338

149

150

151

ANEXO L
HOJA DE DATOS NEGADOR 74LS04

152

ANEXO L: HOJA DE DATOS NEGADOR 74LS04

153

154

ANEXO M
CLCULO DE TEMPERATURAS

155

ANEXO M: CLCULO DE TEMPERATURAS

I. Disipador del Circuito de Potencia

El clculo de temperatura del disipador de potencia depende de la


potencia disipada del semiconductor y de los valores de las resistencias trmicas del
semiconductor, de la superficie de contacto del semiconductor y del disipador.
Debido a que se quiere calcular la resistencia trmica del disipador, se debe conocer
la potencia disipada del semiconductor. Esta se calcula encontrando el valor mximo
entre la potencia disipada por conduccin y la potencia disipada en el diodo del
Mosfet,
La potencia disipada por conduccin, se calcula de la siguiente forma:
Pdis _ conducion = Pdis _ conducion _ semiconductor + Pdis _ conmutacion
Pdis _ conducion _ semiconductor = VDS I D Dutty _ Cycle

(M.1)

Pdis _ conmutacion = ( EON + EOFF ) frecuencia


Las siguientes frmulas nos permiten calcular la potencia disipada en la
conmutacin:

VS I O TON
+ VS Qrr + VS Trr I O
2
V I T
= S O OFF
2

EON =
EOFF

Todos los valores son obtenidos de los DataSheet


semiconductores, y se resumen en la siguiente tabla (Tabla M.1):

(M.2)

del

los

156

Tabla M.1: Resumen de los datos para calcular la potencia disipada.


Dato

Valor

VDS

0,6 V

ID

16 A

Dutty Cycle

0,8

VS

63 V

IO

16 A

TON

310-8 s

Qrr

8,110-6 C

Trr

6,310-7 s

TOFF

110-7 s

Frecuencia

50 Hz

As, los valores obtenidos se resumen en la siguiente tabla (Tabla M.2):


Tabla M.2: Resumen de los valores obtenidos.
Dato

Valor

EON

1,1610-3

EOFF

5,0410-5

VCAIDA_DIODO

1,4

IDIODO

16

Potencia Conduccin

7,74 W

Potencia Diodo

22,4 W

Potencia Disipada

22,4 W

157

Con estos valores, ms los mostrados en la figura M.1, se debe resolver


la siguiente ecuacin (M.3) para calcular el valor mximo de la resistencia trmica
del disipador:

0,7

RJC
150

TJ

RCD
TC

0,1

RDA

??

TD

PDIS

TA

50

22,4

Figura M.1: Circuito trmico a resolver

RDA =

TJ TA
RJC RCD
Pdis

(M.3)

Resolviendo se tiene que RDA no debe ser mayor a 3,7 C/W.


Con respecto a las pruebas prcticas para calcular el valor de la
resistencia trmica del disipador (RDA), se obtuvieron los siguientes datos prcticos
(Tabla M.3 y Figura M.2):

158

Tabla M.3: Resumen de los valores obtenidos prcticamente.


Voltaje Corriente
[V]
[A]
32,4
35,1
37,8
40,2
44,5
46,9
48,5
50,1
53,5
56,4
57,8
59,7
60,3
63,8
66,5
67,1

Potencia Sistema
[W]

0,61
0,66
0,70
0,74
0,80
0,84
0,87
0,90
0,94
0,99
1,01
1,04
1,06
1,10
1,15
1,16

Potencia Disipada
[W]

19,79
23,17
26,46
29,75
35,60
39,40
42,20
45,09
50,29
55,84
58,38
62,09
63,92
70,18
76,48
77,84

Temperatura medida
[C]

9,89
11,58
13,23
14,87
17,80
19,70
21,10
22,55
25,15
27,92
29,19
31,04
31,96
35,09
38,24
38,92

Diferencia Temperatura
[C]

53,1
58,0
62,1
67,0
75,9
79,6
84,4
92,5
100,3
106,7
109,7
114,1
115,0
121,4
126,0
130,5

35,1
40,0
44,1
49,0
57,9
61,6
66,4
70,0
77,8
84,2
87,2
91,6
92,5
98,9
103,5
108,0

Clculo de Resistencia Trmica

Temperatuta (C)

120,0
100,0
80,0
60,0
40,0
20,0
0,0
5

10

15

20

25

30

35

40

Potencia (W)

Figura M.2: Curva Potencia disipada versus Temperatura


De la tabla M.3, en amarillo se muestran los valores obtenidos para la
potencia disipada calculada, por lo que si se divide la variacin de temperatura
(Diferencia de Temperatura en la tabla) por la potencia disipada (Potencia Disipador
en la tabla) se obtiene el valor de la resistencia trmica del disipador, que es de 3,0
C/W.

159

II. Disipador de las Fuentes DC

Como se mencion en la seccin 4.4.2. el sistema


transformador/regulador consta de reguladores de voltaje provisorios para alimentar
los distintos puentes H del inversor. El sistema ocupado se muestra en la figura
M.3

Regulador

AC

Figura M.3: Esquema usado para las Fuentes DC


Anlogamente a la seccin 4.2.1, se procede a calcular los valores
trmicos de cada uno de los reguladores. Nuevamente, el modelo de temperaturas se
confecciona con las resistencias trmicas especificadas por el fabricante, la
resistencia trmica del disipador y la temperatura ambiente (Figura 4.3)
En general, para que los reguladores funcionen correctamente, stos
necesitan, a lo menos, 3 Volts sobre el voltaje que van a regular.

a) Regulador de 5 Volts

Debido a que el voltaje de entrada debe ser al menos 3 unidades mayor al


voltaje de salida, y que adems, el regulador de 15 Volts consume muy poca
corriente, se dise un sistema que tiene como entrada el voltaje de salida del
regulador de 15 Volts (Figura 4.22). As, a la entrada del regulador de 5 V hay 14,9

160

V y su corriente mxima de la carga, en el peor de los casos, es de 80 mA, por lo que


su potencia disipada (PDIS) es de 800 mW.
Con los valores obtenidos del DataSheet, y la frmula 4.2 el valor de la
resistencia trmica RDA es 89,5 C/W. Un disipador del tipo TO-220c (Figura M.6),
tiene una resistencia trmica de 17 C/W aproximadamente, por lo que este disipador
es apropiado para este regulador.
b) Regulador 15 Volts

Para el caso del regulador de 15 Volts, se dise un sistema


transformador/regulador que entrega un voltaje de entrada es 18,3 Volts y su
corriente de carga se divide en lo que necesita el circuito de disparo y lo que
necesitan los reguladores de 5 Volts, y, en el peor de los casos, esa corriente de carga
es 200 mA (se asume este valor como mximo), por lo que su potencia disipada
(PDIS) es de 660 mW. As, con la frmula 4.2 se obtiene un valor para RDA de 109,4
C/W. Debido a que este valor es muy grande, se decidi dejar este regulador sin
disipador.
c) Regulador de 2,33 Volts

Para este regulador, el sistema consta de dos componentes que se


calientan y hay que cuidar: el puente de diodos y el regulador.
Para el puente rectificador, segn datasheet, el voltaje de cada es de cada
uno de los diodos es de 1.2 Volts mximo, y como al mismo tiempo conducen dos
diodos, el voltaje de cada mximo del puente es de 2,4 Volts. La fuente,
funcionando a plena carga, debe entregar una corriente mxima de 1 A, por lo que la
potencia disipada (PDIS) es de 2,4 W, dando un valor para RDA de 29,6 C/W. Se
decidi dejarlo sin disipador, ya que el valor obtenido as lo permite.
Para
el
caso
del
regulador,
se
dise
un
sistema
transformador/rectificador tal que el voltaje de entrada sea 9,2 Volts. As, la potencia
disipada es el producto de la diferencia entre el voltaje de entrada y el de salida, por
la corriente de la carga. Como se dijo anteriormente, la corriente mxima de la carga
es de 1 A, por lo que su potencia disipada (PDIS) es de 6,9 W.

161

Con los valores obtenidos de su DataSheet, y la frmula 4.2 el valor de la


resistencia trmica RDA es 6,7 C/W. Un disipador del tipo TO-220g (Figura M.6),
tiene una resistencia trmica de 4 C/W aproximadamente, por lo que este disipador
es suficiente para este regulador.
d) Fuente de 7 Volts

Nuevamente para esta fuente, dos clculos de temperaturas son


necesarios: puente rectificador y regulador.
Para el puente rectificador, nuevamente el voltaje de cada de cada uno
de los diodos es de 1.2 Volts mximo, y como al mismo tiempo conducen dos
diodos, el voltaje de cada mximo del puente es de 2,4 Volts. La fuente,
funcionando a plena carga, debe entregar una corriente mxima de 2,2 A, por lo que
la potencia disipada (PDIS) es de 5,28 W, dando un valor para RDA de 12,8 C/W. Por
seguridad, se le puso un disipador del tipo TO-220c (Figura M.6), que tiene una
resistencia trmica de 6 C/W, por lo que no tendra problemas de temperatura a
futuro.
Para el regulador, el voltaje de entrada es de 10 Volts y su corriente
mxima a plena carga es de 2,2 A, por lo que su potencia disipada (PDIS) es de 6,6 W.

Con los valores obtenidos de su DataSheet, y la frmula 4.2 el valor de la


resistencia trmica RDA es 10,2 C/W. Un disipador del tipo TO-3g (Figura M.6),
tiene una resistencia trmica de 6 C/W aproximadamente, por lo que este disipador
es apropiado para este regulador.
e) Regulador de 21 Volts

Por ltimo, dos clculos de temperaturas son necesarios: puente


rectificador y regulador.
Para el puente rectificador, nuevamente el voltaje de cada es de cada uno
de los diodos es de 1.2 Volts mximo, y como al mismo tiempo conducen dos
diodos, el voltaje de cada mximo del puente es de 2,4 Volts. La fuente,
funcionando a plena carga, debe entregar una corriente mxima de 4,5 A, por lo que

162

la potencia disipada (PDIS) es de 9,90 W, dando un valor para RDA de 6,2 C/W . As,
se le puso el mismo disipador tipo TO-220c (Figura M.6), que tiene una resistencia
trmica de 6 C/W, por lo que no tendra problemas de temperatura.
Para este regulador, su voltaje de entrada es de 28 Volts, y su corriente,
funcionando a plena carga es de 4,1 A, por lo que su potencia disipada (PDIS) es de
28,7 W.
Con los valores obtenidos de su DataSheet, y la frmula 3.4 el valor de la
resistencia trmica RDA es 1,5 C/W. Un disipador del tipo TO-3g (Figura M.6), tiene
una resistencia trmica de 6 C/W aproximadamente, por lo que este disipador no es
suficiente para este regulador. Si se le coloca otro disipador del tipo TO-3c (Figura
M.6), unido a travs de pasta trmica, se obtiene una resistencia RDA de 4 C/W
(Figura M.4), que sigue siendo mayor que la RDA necesaria. Por esta razn, fue
necesario el uso de un ventilador de tipo CPU apuntando directamente al regulador.

RPasta Trmica

RDisipador 2

RDA
RDisipador 1
Figura M.4: Clculo de RDA equivalente.
Mediante otro clculo experimental se pudo calcular la resistencia
trmica del sistema disipador/ventilador. Este consista en ver el aumento de
temperatura del sistema disipador, con respecto a una variacin de potencia disipada.
Este proceso consiste en variar la corriente de carga del regulador (a travs de un
potencimetro conectado como carga), y medir el voltaje de entrada al regulador, el
voltaje de salida del mismo y la corriente que pasa a travs de l (Tabla M.4).

163

Tabla M.4: Resumen de los valores obtenidos para el regulador de 21V.


Voltaje Entrada
[V]
28,1
28,1
28,1
28,1
28,1
28,1
28,1
28,1
28,1
28,1
28,1
28,1
28,1
28,1
28,1

Voltaje Salida
[V]
21,006
21,042
21,112
21,156
21,209
21,256
21,297
21,341
21,391
21,437
21,472
21,517
21,56
21,599
21,627

Diferencia
Corriente Pot. Disipada Temperatura Dif. Temperatura
Voltaje [V]
[A]
[W]
[C]
[C]
7,094
4,11
29,16
58,5
40,0
7,058
3,82
26,96
56,1
37,6
6,988
3,63
25,37
53,4
34,9
6,944
3,43
23,82
52,2
33,7
6,891
3,22
22,19
49,4
30,9
6,844
3,03
20,74
47,2
28,7
6,803
2,84
19,32
45,3
26,8
6,759
2,62
17,71
43,8
25,3
6,709
2,42
16,24
42,6
24,1
6,663
2,20
14,66
40,7
22,2
6,628
2,03
13,45
39,1
20,6
6,583
1,81
11,92
36,6
18,1
6,540
1,61
10,53
35,2
16,7
6,501
1,41
9,17
33,3
14,8
6,473
1,27
8,22
31,6
13,1

En amarillo se muestran los valores obtenidos para la potencia disipada


calculada, por lo que si se divide la variacin de temperatura (Diferencia de
Temperatura en la tabla) por la potencia disipada (Potencia Disipador en la tabla) se
obtiene el valor de la resistencia trmica del disipador, que es de 1,3719 C/W.
T
mediante la
Pot
variacin de la corriente de carga, y la medicin de temperatura en el sistema
disipador (Figura M.6):

Entonces se procedi a la obtencin de la curva

164

Clculo de Resistencia Trmica


45,0

Temperatura (C)

40,0
35,0
30,0
25,0
20,0
15,0
10,0
5,00

10,00

15,00

20,00

25,00

30,00

35,00

Potencia (W)

Figura M.5: Curva de Temperatura versus Potencia para calcular RDA.


Para encontrar el valor de la resistencia trmica del inversor para cierta
T
potencia, se calcul la razn
, donde T es la diferencia entre la temperatura
Pot
medida en el disipador y la temperatura ambiente.
Se evalu la curva anterior para un valor de potencia igual al calculado
anteriormente, y se obtuvo un valor para la resistencia trmica RDA de 1,4 C/W. La
resistencia trmica prctica del disipador es menor que la resistencia mnima de 1,5
C/W, lo que asegura el mantenimiento de la temperatura de los componentes dentro
de los mrgenes establecidos por el fabricante.

165

Figura M.6: Disipadores Usados para las fuentes DC.

166

ANEXO N
CONSIDERACIONES TARJETA DE DISPARO

167

ANEXO N: CONSIDERACIONES TARJETA DE DISPARO

Para entender algunos puntos del diseo de la tarjeta de disparo, se


presenta la figura N.1 con algunos cometarios relevantes, relacionados con las letras
maysculas que aparecen en esta figura.

Figura N.1: Tarjeta Inversora para una Fase.

168

A: Alimentacin de cada puente. Esta alimentacin proviene de las


fuentes que han sido implementadas dentro de la memoria. El grosor de las lneas se
debe a una seguridad para la corriente que circular [14].
B: Conector para 15 y 5 Volts. En la figura 4.14 se pueden apreciar
voltajes de 5 y 15 Volts para alimentar los distintos componentes del circuito
(optpcuplas, negadores, etc.). Estas alimentaciones provienen de las fuentes que han
sido implementadas, y sirven para alimentar las Optocuplas, negadores, etc.
C: Es un agujero para poder apernar el MOSFET al disipador, ya que la
forma de afirmar la tarjeta es la que se muestra en la Figura N.2:

Figura N.2: a) Disposicin del MOSFET que ser colocado en el Inversor b)


Esquema de la forma de apoyar la tarjeta sobre el disipador
D: Debido a que el control se basa en una seal para la vlvula superior,
otra para la inferior y una tierra, y puesto que no todos provienen de la misma parte
fsica, se necesitan muchos conductores que converjan en una misma rea para el
control. Y justamente eso son. Para evitar problemas de radiaciones parsitas, las

169

lneas de control se encuentran rodeadas por lneas de tierra (una lnea de tierra a
cada lado de una de control).
E: Conector con todas las tierras y lneas de control para el encendido y
apagado de todas los semiconductores.

170

ANEXO O
DETALLE DE LA DISTRIBUCIN DE COMPONENTES Y
CONEXIONES ELCTRICAS

171

ANEXO O: DETALLE DE LA DISTRIBUCIN DE COMPONENTES Y


CONEXIONES ELCTRICAS

Para colocar los transformadores e inversores en un mismo espacio


fsico, se ocup una estructura de aluminio ya existente como se muestra en la
siguiente figura (Figura O.1):

39.5 cm

7.5 cm

70 cm

Figura O.1: Esquema de la Estructura de Aluminio usada.


Debido a que se necesita poner en ese espacio, las tres fases del inversor
y los tres transformadores de las fuentes DC, se tom la siguiente disposicin que
result ptima (Figura O.2):

172

Manillas

Tarjeta de
disparo
Aisladores de
Madera
Barra de
Acero

Entrada DC
Maestros

Salida AC

Paquete de
Transformadores
Tarjeta
Fuente DC

Manillas

Entrada
220V

Figura O.2: Vista Superior de la disposicin utilizada.


En la figura, el paquete de transformadores consta de tres
transformadores: uno con tres secundarios, de 30 Volts cada uno, para alimentar al
Esclavo 1 (el de abajo a la izquierda), otro con seis secundarios: tres de 15 Volts para
el Esclavo 2 y tres de 10 Volts para el Esclavo 3 (el de abajo a la derecha), y otro
transformador con doce secundarios de 15 Volts para alimentar los reguladores de 5
y 15 Volts (el que est sobre los otros dos). La forma de cmo se calcularon estos
transformadores se encuentran en el Anexo D.

173

Como se dijo anteriormente, las fuentes DC son slo para los Esclavos,
por lo que la fuente DC del Maestro debe ser incorporada externamente. Es por esta
razn que existen bornes de entrada DC para alimentar el Maestro (figura O.3),
donde la referencia est conectada a la tierra de las fuentes de 5 y 15 Volts del
circuito de disparo del Maestro para dejarlos con la misma referencia que la fuente
externa. Adems existen bornes de salida AC (figura O.4), que son los que entregan
el voltaje alterno de salida de los inversores.

Fuente Maestro
Fase 1

Fuente Maestro
Fase 2

Fuente Maestro
Fase 3

Figura O.3: Bornes para alimentacin externa de los Maestros.

174

Salida AC
Fase 3

Salida AC
Fase 2

Salida AC
Fase 1

Figura O.4: Bornes para voltaje de salida alterno.


La entrada de 220 Volts (Figura O.5) consta de un botn de encendido o
apagado, y se ocupa para alimentar todos los transformadores (todos tienen primarios
a 220 Volts), de manera de apagar la alimentacin de los Esclavos y de los circuitos
de disparo, dejando apagado todo el sistema inversor (independiente si tengo
alimentados los Maestros externamente).

Alimentacin 220V para


los Trasnformadores

Interruptor

Figura O.5: Esquema de conexin a la red elctrica.

175

Los aisladores de madera de la figura O.2 son usados por dos razones:
i) para que la barra de acero lateral no toque las tarjetas del inversor (stas son un
poco ms grandes que el disipador) y ii) para aislar la barra de acero de los
disipadores, ya que estos ltimos conducen.
El sistema consta adems de un juego de cuatro manillas de aluminio
para poder ser transportado con mayor facilidad. Cabe resaltar que el mayor peso del
sistema se lo lleva la parte donde se encuentran los transformadores, por lo que una
vez que las alimentaciones puedan ser reemplazadas por fuentes DC-DC
bidireccionales, el peso se reducir considerablemente.

176

ANEXO P
DETALLE DE LA CONSTRUCCIN DEL DISIPADOR DE POTENCIA

177

ANEXO P: DETALLE DE LA CONSTRUCCIN DEL DISIPADOR DE


POTENCIA

Para ahondar el tema tratado en la seccin 4.2, se procede a explicar paso


a paso el diseo y construccin del disipador.
Como se dijo en la seccin 4.2.2, lo primero que se tuvo que tener en
cuenta, fue que cada puente tiene dos MOSFETS con Drenador comn y dos con
Surtidor comn (Figura P.1). Como en la base de la empaquetadura de cada
MOSFET est el Drenador, se opt por dejar un perfil completo para los MOSFET
con Drenador comn seguido por un perfil cortado por la mitad para los MOSFET
con Surtidor comn, unidos entre s con separadores aislantes de madera para evitar
cortocircuitos. Esto se puede apreciar en el diagrama de la Figura P.2:

Drenador Comn

S1

S2

VDC

Vout

S3

Surtidor Comn

Figura P.1: Diseo de un Puente.

S4

178

Aislantes de Madera
Vista Frontal

Vista Superior

Aluminio
Aire

Figura P.2: Esquema de la unin de perfiles para el disipador.


Los materiales usados para la construccin del disipador, y el disipador
ya terminado, se pueden apreciar en la siguiente fotografa (Figura P.3):

Figura P.3: a) Materiales para un disipador b) Disipador Terminado

179

Luego de terminados los tres disipadores, se procedi a unir los perfiles


que tienen Surtidor comn para obtener la caracterstica de puentes H en serie. Las
conexiones para obtener puentes en cascada se pueden apreciar en la figura P.4.

+2,33V
+

+7V

+21V

+63V

Figura P.4: Esquema de conexiones entre Disipadores.


Como se muestra en la figura P.5, para poner dos puentes H en
cascada, el Drenador del MOSFETS inferior del circuito de disparo 2 est
conectado con el Drenador del MOSFETS inferior del circuito de disparo 1 del
otro puente H. En otras palabras, es necesario conectar el perfil de aluminio (-)
con el perfil de aluminio (+) del otro puente H.

180

S1
VDC1

VDC2

(+)

S2

Perfil de Alumnio
completo

(-)
S3

S4

S1

S2

(+)

Perfil de Alumnio
cortado

(-)
S3

Circuito de
disparo 1

S4

Circuito de
disparo 2

Figura P.5: Conexin de dos puentes en cascada.

Esta configuracin ensamblada se puede apreciar en la fotografa de la


Figura P.6:

181

Figura P.6: Esquema de conexiones entre Disipadores.


Mediante un clculo experimental se pudo calcular la resistencia trmica
del disipador. El experimento consisti en ver el aumento de temperatura de un
disipador, con respecto a una variacin de potencia disipada. Para esto, se construy
un emparedado con dos disipadores pequeos y una resistencia de plancha, a la
cual se le puede medir la potencia de entrada (Figura P.7)

Ampermetro
A

Resistencia
de Plancha
Voltmetro

Disipador
Chico

Figura P.7: Esquema de circuito para calcular RDA.

Vac

182

Luego de la construccin, el siguiente paso fue medir la temperatura


ambiente, ya que se debe obtener la variacin de la temperatura con respecto a la
potencia disipada en la resistencia. El proceso consiste en variar el voltaje de entrada
(Vac) y medir la potencia de entrada de la resistencia (por medio del ampermetro y
voltmetro) y la temperatura del disipador. Resaltar que debido a la configuracin
mostrada, la potencia aplicada a uno de los disipadores, es la mitad de la potencia
medida (suponiendo disipadores iguales).
T
Entonces se procedi a la obtencin de la curva
mediante la
Pot
variacin del voltaje de entrada, y la medicin de temperatura en el disipador (Figura
P.8):

Clculo de Resistencia Trmica

Temperatuta (C)

120,0
100,0
80,0
60,0
40,0
20,0
0,0
5

10

15

20

25

30

35

40

Potencia (W)

Figura P.8: Curva de Temperatura versus Potencia para calcular RTH.


Para encontrar el valor de la resistencia trmica del inversor para cierta
T
potencia, se calcul la razn
, donde T es la diferencia entre la temperatura
Pot
medida en el disipador y la temperatura ambiente. El detalle de estos clculos se
encuentra en el Anexo M.

183

Se evalu la curva anterior para un valor de potencia igual al calculado


en la seccin 3.1, obtenindose un valor obtenido para la resistencia trmica RDA de
aproximadamente 3,9 C/W. La resistencia trmica prctica del disipador es menor
que la resistencia mnima de 4,56 C/W calculada anteriormente, lo que asegura el
mantenimiento de la temperatura de los componentes dentro de los mrgenes
establecidos por el fabricante sin el uso de un sistema de enfriamiento, como
ventiladores. Sin embargo, el uso de stos fue considerado por razones de seguridad
en el diseo de las fuentes DC para los Esclavos, por lo que no se deberan presentar
problemas de esta ndole en un fututo.