SEP

DGIT
GOBIERNO DEL ESTADO DE MICHOACN
INSTITUTO TECNOLGICO DE ESTUDIOS SUPERIORES DE
ZAMORA

REPORTE DE PRACTICA 1
VHDL
PROFR. ARNOLDO ULISES VILLALOBOS GUERRA
PRESENTA
QUIROZ RIVAS ANTONIO DE JESS
GUSTAVO ALBERTO RAMOS CEJA

ZAMORA MICHOACN
SEPTIEMBRE DE 2016

21 DE

INTRODUCCIN
A lo largo de esta primera prctica se dieron a conocer y se comprendieron
algunos de los conceptos bsicos para comenzar a trabajar el lenguaje
VHDL; como primer concepto se comprende que este lenguaje, es un
lenguaje de descripcin de hardware de alta velocidad; esto quiere decir
que con este lenguaje se describe la arquitectura y el comportamiento de
sistemas electrnicos que fueron desarrollados para trabajar con diseos
complejos.
Otros dos conceptos importantes son el de Entidad y Arquitectura; la
entidad nos describe externamente un circuito, nos permite enumerar
entradas y salidas del diseo que se trabaja (describe las conexiones de un
dispositivo hacia el resto del diseo). La arquitectura por su parte nos
describe cmo es que este circuito, que ya se analiz externamente,
trabaja internamente.
En conjunto la entidad y la arquitectura nos describen de forma completa
de un circuito diseado.
Las prcticas que desarrollaremos a lo largo del curso nos mostraran el
correcto uso de este lenguaje, ejemplo de esto es esta primera prctica la
cual parte del conocimiento de un nuevo software para poder hacer uso de
este lenguaje; partiendo desde como abrir un nuevo proyecto, hasta
simular un circuito.

DESARROLLO
Primer Programa
A
B
Y
C
D
E

La primera parte consisti en crear un nuevo proyecto para trabajar con la

tarjeta NEXYS 2.
-

Crear un nuevo proyecto (File New Project)

En la siguiente ventana se nombre el proyecto y se especifica la ruta
donde deseamos guardarlo.
En la siguiente ventana se tienen que especificar algunos datos
sobre el dispositivo que usaremos (NEXYS 2), se elige la familia, el
dispositivo, el empaquetado y la velocidad del dispositivo (FPGA
XC3S500E de la familia SPARTAN3E).

Cuando se crea el proyecto, el siguiente paso es dar click derecho en el proyecto y crear una
nueva fuente. Se selecciona VHDL Module y se le da un nombre.

En la siguiente ventana se especifican los puertos de nuestra

entidad, para esta prctia se especifican 5 entradas (A, B, C, D y E) y
2 salidas (X y Y).

Al crearse el archivo VHD nos presenta la entidad que se acaba de

crear con las entradas y salidas introducidas.

Los puertos que se crean son del tipo STD_LOGIC, esto quiere decir que
representa una lgica multivaluada de 9 valores, ya que adems del 0 y 1
lgicos, posee alta impedancia Z, desconocido X o sin inicializar U
entre otros.
-

En la arquitectura que se cre se describen las ecuaciones lgicas

que nos darn el comportamiento del circuito que presentamos
anteriormente. Adems de que se declaran las seales.

El siguiente paso consiste en sintetizar, con lo cual nos referimos a la

creacin del archivo que contiene los 0 y 1 lgicos que se pasan a la
memoria del dispositivo.
- Lo primero es guardar todos los cambios y dar doble click en
Synthesize.
- Al marcarse en verde Synthesize, se da doble click en Implement
Design y de igual manera al marcarse en verde se da doble click en
Generate Programming File.

El siguiente paso se llama Mapeo de Pines, lo cual como su nombre lo dice

se trata de mapear las entradas y salidas en algn pin especifico; se hace
uso del software planAhead, al cual se accede dando doble click en
Floorplan Area (User Constraints).

En nuestra tarjeta NEXYS 2 trabajaremos con los SW (0, 1, 2, 3 y 4) as

como con los Leds (0 y 1).
Para elegirlos se usa la denominacin que se muestra debajo de ellos (Se
puede decir que es su nombre). SW (G18, H18, K18, K17 y L14) Leds (J14
y J15).

En el programa que se abre se despliega la carpeta Scalar ports y se

seleccionan los pines correspondientes (Columna Site).
- Muy importante dar Enter al ingresar en que pin se localizara.
- Y para finalizar se da click en guardar.
Para verificar el mapeo se vuelve a ISE y se da doble click en Implement
Design nuevamente; Al finalizar se debe entrar a Design Summary
(Pestaa inferior) y dar click en Pinout Report para verificar que los pines
se agregaran.

Para terminar, se
Programming File.

da

doble

click

nuevamente

en

Generate

Para finalizar debemos programar nuestro dispositivo:

- Se conecta la tarjeta a la PC y se poner el Switch de encendido en
ON y se da doble click en Manage Configuration Project que se
encuentra desplegando la lista de Configurate Target Device.
En la nueva ventana que se abre debemos crear un nuevo proyecto (File New Project).
A partir de aqu aparecern una serie de ventanas a las cuales se les da respuesta de la siguiente
manera:
1.- Click YES
2.- Click OK
3.- Click Yes
4.- En esta ventana se seleccionara el archivo .bit y click en Open.
5.- Click en No
6.- Click en Cancel All
7.- Click en Cancel
8.- En esta ltima ventana se da Click Derecho sobre el icono del FPGA y Click en Program.

De esta manera la tarjeta ha quedado programada por lo cual se procede a hacer las pruebas.

CONCLUSIONES
En esta primera prctica pudimos ver lo bsico del programa y como llevar
a cabo una bsica programacin de una tarjeta y con ello unos principales
cdigos de lenguaje en dicho programa.
Quiroz Rivas Antonio de Jess
Como se mencion a lo largo de este reporte esta primera prctica
consisti en relacionarnos con el programa y comenzar a comprender el
lenguaje VHDL, en que consiste la entidad y arquitectura y al comprender
esto, conocer todos los pasos a seguir para realizar una programacin
exitosa; la complicacin en mi caso se presentar al intentar memorizar
algunos de los pasos a la hora de programar principalmente por la gran
cantidad de ventanas que aparecen pidiendo alguna instruccin.
Ramos Ceja Gustavo Alberto