Sie sind auf Seite 1von 12

INSTITUTO TECNOLGICO SUPERIOR

DE CALKNI, EN EL ESTADO DE
CAMPECHE.
Asignatura: SFH-1201 CONTROL LOGICO INDUSTRIAL
ACTIVIDAD 1 Realizar una investigacin donde se establezca
que es un flip-flop, los diferentes tipos que existen, as como sus
caractersticas de funcionamiento.

Profesor:
M.C. Omar Ortega Cobos.
Alumna:
Glendys Dianela Cauich Ek

Matricula: 4586

Carrera: Ingeniera Industrial.


Grupo: 5 A.

Calkini, Campeche a 1 de diciembre del 2016

Pgina 1 de 12

Circuitos Secuenciales
INTRODUCCIN
Los circuitos secuenciales incorporan un conjunto de dispositivos
electrnicos capaces de almacenar datos de manera indefinida (para las
memorias de tipo RAM, mientras se mantenga la energa), estos circuitos
son las memorias y funcionan como elementos de realimentacin para un
circuito combinacional o procesador de datos. Al hablar de elementos de
memoria, se incorpora tambin una variable que no se consideraba en los
circuitos combinacionales, el tiempo. Los circuitos secuenciales se
clasifican en sncronos y asncronos.
Adicionalmente, los circuitos sncronos, emplean elementos de memoria
llamados flip flops, los cuales son implementados mediante compuertas
digitales como NAND y NOR e incorporan la realimentacin de seales en
su diseo.
Los flip flop almacenan un bit de informacin y pueden ser de cuatro tipos:
SR, JK, D y T. Todos los los flip flops cuentan con dos salidas Q y Q y las
entradas dependen del tipo. Los SR tienen dos entradas S y R. Al tener la
seal S alta, la salida Q se enciende (set), es decir el estado del flip flop es
uno. Si la seal R es alta, el estado Q va a ser cero (reset). Para las entradas
S=0 y R=0 el flip flop mantiene el valor que tenia y para los valores S=1 y R=1
no est definido por lo que no se usa.

Flip-Flops
Los circuitos secuenciales son aquellos en los cuales su salida depende de
la entrada presente y pasada. Dentro de estos circuitos se tienen a los FlipFlops.
Los Flip-Flops son los dispositivos con memoria ms comnmente utilizados.
Sus caractersticas principales son:
1. Asumen solamente uno de dos posibles estados de salida.
2. Tienen un par de salidas que son complemento una de la otra.
3. Tienen una o ms entradas que pueden causar que el estado del
Flip-Flop cambie.
Pgina 2 de 12

4 TIPOS DE FLIP-FLOPS.
Flip-Flop S-R (Set-Reset)
La siguiente figura muestra una forma posible de implementar un Flip-Flop
S-R. Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q
son las salidas (Q es generalmente la salida que se busca manipular.)

Como existen varias formas de implementar un Flip-Flop S-R (y en general


cualquier tipo de Flip-Flop) se utilizan diagramas de bloque que
representen al Flip-Flop. El siguiente diagrama de bloque representa un FF
S-R. Ntese que ahora, por convencin, Q se encuentra en la parte
superior y Q en la inferior.

Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de


Estado y las Ecuaciones Caractersticas. La siguiente tabla muestra la tabla
de estado para un FF S-R.

Pgina 3 de 12

Q+

0
0

0
0

0
1

0
1

0
0
1
1
1
1

1
1
0
0
1
1

0
1
0
1
0
1

0
0
1
1
-

Como encabezado de las columnas tenemos las entradas S y R, y una de


las salidas Q. La salida Q es la salida que en un tiempo t se puede detectar
en el FF, es decir, es la salida en el tiempo actual. Q+ es la salida en el
tiempo
, una vez que se ha propagado la seal en el circuito
(recuerde que los FF tienen un componente de retroalimentacin.) Por lo
tanto
, es decir, es la salida que tendr Q en el futuro una vez
que se haya realizado la propagacin.

Si analizamos la tabla de estado, vemos que para si S = 0, R = 0 y Q = 0 1,


la salida futura de Q (Q+) ser siempre lo que se tena antes de la
propagacin. A este estado (S = 0, R = 0) se le conoce por tanto como
estado de memoria.
Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ = 0 sin
importar el valor de Q antes de la propagacin, es decir, se hace
un reset de Q. Si por el contrario, se tiene S = 1, R = 0, entonces Q+ = 1 en
ambos casos, por tanto se hace un set de Q.
Finalmente, ntese que la combinacin S = 1, R = 1 no es valida en el FF S-R.
La razn es que dicho estado vuelve inestable al circuito y, como una de
las caractersticas de todo FF es que el estado es estable, al usar dicha
combinacin se esta violando este principio de los FF.
Ahora, si se mapea la informacin de la tabla de estado del FF S-R en un
mapa de Karnaugh, se obtiene la siguiente ecuacin
caracterstica:
. Esta ecuacin describe tambin el
funcionamiento. Nos dice que Q+ ser 1 siempre y cuando se haga
Pgina 4 de 12

un set del FF o el reset no esta activado y la salida tiene un 1 en ese


momento.

Flip-Flop T
El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo
completo de cero a 1. Las siguientes dos figuras muestran el diagrama de
bloque y una implementacin del FF T mediante un FF S-R y compuertas
adicionales.

Ntese que en la implementacin del FF T, las dos entradas del FF S-R estn
conectadas a compuertas AND, ambas conectadas a su vez a la entrada
T. Adems, la entrada Q esta conectada a R y Q a S. Esta conexin es as
para permitir que el FF S-R cambi de estado cada que se le mande un
Pgina 5 de 12

dato a T. Por ejemplo, si Q = 1 en el tiempo actual, eso significa que Q = 0,


por lo tanto, al recibir T el valor de 1, se pasaran los valores de R = 1 y S = 0
al FF S-R, realizando un reset de Q.
La siguiente tabla muestra el comportamiento del FF T y del FF S-R en cada
pulso de T

T
0
1
0
1
0
1

S
0
1
0
0
0
1

R
0
0
0
1
0
0

Q
0
1
1
0
0
1

Q
1
0
0
1
1
0

La tabla de estado para el FF T se presenta a continuacin. Es muy sencilla:


cuando T = 0 el estado de Q no cambia, es decir Q = Q+ (estado de
memoria), cuando T = 1, Q es complementada y, por lo tanto, Q+ = Q.
Tabla de estado para el FF T
T
0
0
1
1

Q
0
1
0
1

Q+
0
1
1
0

De la tabla de estado anterior, se obtiene la siguiente ecuacin


caracterstica para el FF T
Q+ = T Q + TQ = T Q
Ahora bien, analicemos un poco ms el comportamiento del FF T y
tratemos de responder la siguiente pregunta: Qu pasa si T=1 por mucho
tiempo?
Pgina 6 de 12

Los valores de S y R cambiaran constantemente de la siguiente manera:

S = 0-> 1 -> 0 -> 1


R=

1-> 0 ->1 -> 0

es decir, el FF empezara a oscilar y por tanto no mantendra el estado


(inestable.) Por lo tanto, la mayora de los FF utilizan un reloj para
determinar en que momento se tomar en cuenta el valor que se
encuentre en la entrada del FF. La siguiente figura muestra un FF T con reloj
(CK)

Ntese que la entrada marcada como CK tiene un crculo. Este crculo


indica que el FF tomar en cuenta la entrada del FF cuando el pulso del
reloj sea cero (0). Si es uno (1), la entrada no ser tomada en cuenta.
Flip-Flop J-K
El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto ocurre
de la siguiente manera:
En J=1, K=1 acta como Flip-flop T
De otra forma, acta como flip-flop S-R

Pgina 7 de 12

El siguiente diagrama de bloque es el perteneciente el FF J-K

Una implementacin tentativa de un FF J-K a partir de un FF S-R sin reloj es


la siguiente:

La tabla de estado aparece a continuacin. Note que es muy parecida a


la del FF S-R solo que ahora los estados de J=1 y K=1 s son validos.
Tabla de estado del FF J-K
J
0
0
0
0
Pgina 8 de 12

K
0
0
1
1

Q
0
1
0
1

Q+
0
1
0
0

1
1
1
1

0
0
1
1

0
1
0
1

1
1
1
0

De la tabla anterior se obtiene la siguiente ecuacin caracterstica


mediante mapas de Karnaugh:
. Este flip-flop es uno de los
ms comunes con reloj. El siguiente diagrama lo muestra con entrada
para reloj:

Flip-Flop D (Delay)
El flip-flop D es uno de los FF ms sencillos. Su funcin es dejar pasar lo que
entra por D, a la salida Q, despus de un pulso del reloj. Es, junto con el FF
J-K, uno de los flip-flops mas comunes con reloj. Su tabla de estado se
muestra a continuacin:

D
0
0
1
1

Pgina 9 de 12

Q
0
1
0
1

Q+
0
0
1
1

De la tabla se infiere que la ecuacin caracterstica para el FF D es: Q+= D.


El siguiente diagrama de bloques representa este flip-flop.

Inicializacin de Flip-Flops
Cuando se estn utilizando flip-flops en la construccin de circuitos, es
necesario poder controlar el momento en el que un FF empieza a
funcionar y el valor con el que inicia su secuencia. Para esto, los flip-flops
cuentan con dos entradas que le permiten al diseador seleccionar los
valores iniciales del FF y el momento en el que empieza a funcionar. Estas
entradas son llamadas en Ingls: Clear y Preset.

Clear - inicializa Q en cero sin importar entradas o reloj (


Preset - inicializa Q en 1 sin importar entradas o reloj (

Para ambas entradas, si reciben el valor de:


0 : inicializan el FF en el valor correspondiente.
1: el flip-flop opera normalmente

Pgina 10 de 12

).
).

La siguiente figura muestra un FF J-K con entradas de inicializacin. Note


que tanto la entrada Clear, como la entrada Preset, tienen un crculo. Esto
significa que la entrada funciona con un 0.

Ejemplos con Flip-Flops

Ejemplo: Disee un Flip-flop T a partir de un Flip-flop J-K con reloj.


Solucin:

Ejemplo: Convierta un Flip-flop S-R a un flip-flop D con reloj


Solucin:

Pgina 11 de 12

D
0
1

Q+ S
0
D
1
D

R
D
D

Conclusin
Mediante arreglos de flip flops y lgica combinacional, podemos
disear y construir registros, los cuales son elementos de memoria que
pueden almacenar varios bits en forma de palabras. Tambin
mediante arreglos de flip flops podemos construir circuitos contadores
que nos permiten sincronizar dispositivos que trabajan a diferentes
frecuencias.
Finalmente en la investigacin se present una metodologa para el
diseo de circuitos lgicos secuenciales que nos permiten la
construccin de los mismos desde el enunciado del problema.

Pgina 12 de 12

Das könnte Ihnen auch gefallen