Módulo1 Electrónica Digital

MDULO 1:
ELECTRNICA DIGITAL
MDULO 1:
ELECTRNICA DIGITAL
Ingeniera de Microsistemas Programados S.L.
MDULO 1: ELECTRNICA DIGITAL
INDICE
BIBLIOGRAFIA
RELACIN DE MATERIALES
TEMA 1: CIRCUITOS INTEGRADOS LGICOS
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
1: El Inversor (NOT)
2: Las puertas AND, OR, NAND, NOR y EOR
3: Teoremas de Morgan
4: Otros tipos de puertas lgicas
5: Familias lgicas
6: Circuitos de entretenimiento
7: Automatismo combinacional
8: Otro automatismo
TEMA 2: CIRCUITOS COMBINACIONALES

Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
1: Decodificadores
2: El display de 7 segmentos
3: Decodificador BCD a 7 segmentos
4: Multiplexores
5: El sumador
6: El restador
7:Sumador con correccin a BCD
8: Circuitos comparadores
TEMA 3: CIRCUITOS SECUENCIALES

Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
Prctica
1: Bscula R-S asncrona

2: Bscula R-S sncrona
3: Bscula tipo D
4: Bscula J-K
5: Entretenimiento: alarma por rotura de un conductor
6: Entretenimiento: El ms rpido
7: Registros
8: Registros de desplazamiento
9: Contadores binarios
10: Contador UP/DOWN con precarga
11: La dcada
12: El contador Johnson
13: Entretenimiento: contador con visualizacin
14: Entretenimiento: quiniela electrnica
15: Entretenimiento: el dado electrnico
ANEXO: REPASO PRCTICO DE MEDIDAS Y CONCEPTOS BSICOS

TEMA 0: INTRODUCCIN A LA ELECTRNICA
Prctica 1: Componentes pasivos y medidas
Prctica 2: Componentes activos I (Diodos)
Prctica 3: Componentes activos II (Transistores)
BIBLIOGRAFIA
Se presenta una interesante lista de libros relacionados con la Electrnica Digital objeto del presente mdulo. En ella se proporciona el ttulo de la obra, el autor y la editorial as
como una breve descripcin de contenidos.
Electrnica Digital Moderna ( con disquete); Angulo, J.M, Editorial ITP Paraninfo
Se trata de un libro de texto clsico seguido en muchas Escuelas de Ingeniera y Centro de Formacin Profesional.
Presenta de una forma clara y muy asequible los principios de la Lgica Digital, la implementacin de sus funciones en circuitos integrados, los sistemas digitales secuenciales y
combinacionales. Contiene valiosa informacin con hojas de caractersticas tcnicas de los circuitos digitales tpicos.
En el aspecto prctico, adems de contener una serie de prcticas en cada tema, que se pueden realizar fcilmente con elementos muy comunes y econmicos, aade un disquete
con una versin didctica del famoso simulador Workbench, con el que se puede analizar y experimentar numerosos ejercicios y proyectos.
Introduccin a los computadores (con disquete); Angulo, J.M, Editorial ITP Paraninfo
Presenta de forma agradable y completa la Electrnica Digital que se aplica en los Computadores y combinada con una serie de ejercicios y problemas resueltos. Se profundiza en
la implementacin de los bloques del computador y se describe el diseo, funcionamiento y manejo de un procesador bsico, como la Mquina Sencilla.
La segunda parte de la obra se destina a Prcticas de Laboratorio en donde se contemplan experiencias con diodos, transistores y circuitos integrados, as como diversos proyectos
de sistemas digitales.
La tercera parte, est apoyada en el disquete que acompaa al libro y contiene una detallada descripcin con ejemplos de aplicacin para la captura y simulacin de circuitos digitales
asistidos por computador mediante el programa Electronics Workbench.
Enciclopedia de Electrnica Moderna (7 tomos); Angulo, J. M, Editorial ITP Paraninfo
A lo largo de los 7 tomos que consta la obra el autor expone, para un lector autodidacta, toda la Electrnica Moderna, desde los diodos semiconductores hasta los microprocesadores.
Para que el lector se habite a trabajar con los elementos electrnicos que se explica se propone en cada seccin numerosas experiencias con dispositivos e instrumentos faciles
de encontrar y econmicos.
Se trata de un excelente libro terico que presenta con gran rigor las bases de la electrnica, recayendo en los transistores y en los Amplificadores Operacionales los temas que
reciben un tratamiento exhaustivo y con muchos ejercicios y problemas resueltos.
Curso Prctico de Microelectrnica y Microinformtica Industrial; Angulo, J.M, Editorial ITP Paraninfo
Es un libro de prcticas organizado en fichas de laboratorio, que van presentando de forma clara los objetivos, los materiales necesarios y el desarrollo de cada prctica.
Va cubriendo temas sobre diodos, transistores, circuitos integrados, arquitectura del PC y programas de E/S para aplicaciones industriales.
Sistemas Digitales; Tocci, Editorial Prentice-Hall
Una obra completa y muy bien presentada que realiza un repaso pormenorizado sobre todos los temas tericos que conforman la Electrnica Digital. Finaliza con una aplicacin
de los sistemas digitales en los modernos computadores. Tiene ejemplos y problemas, pero carece de prcticas experimentales.
RELACION DE MATERIALES
Accesorios
Semiconductores y Circuitos Integrados
Entrenador UNIVERSAL TRAINER

Cable rgido de 0.6 mm
1 Diodo 1N4007
1 Diodo LED rojo
1 Transistor BC547
1 Integrado 4011
1 Integrado 4017
1 SN7400
1 SN7402
1 SN7404
2 SN7408
1 SN7414
1 SN7432
1 SN7447
2 SN7476
1 SN7485
1 SN7486
1 SN74LS90
1 SN74126
1 SN74139
1 SN74169
2 SN74173
1 SN74258
2 SN74LS283
1 SN74373
Resistencias de 1/4 W
1 de 330
2 de 1K
1 de 2K2
2 de 10K
1 de 100K
2 de 1M
Condensadores
2 de 100nF
2 de 1F/25V
1 de 10F/25V
1 de 100F/25V
1 de 1000F/25V
General Concha, 39 - 8 Dcha. 48012 Bilbao Tel./Fax: 94 422 32 63 e-mail: msyseng@arrakis.es Internet: www.arrakis.es/~msyseng
Principios de Electrnica; Malvino, Editorial McGraw-Hill
ELECTRNICA DIGITAL
PRCTICA
0/1 1
TEMA 0: INTRODUCCION A LA ELECTRONICA
PRCTICA 1: Componentes pasivos y medidas

IMPORTANTE: El tema 0 slo est destinado a repasar prcticamente algunos conceptos
fundamentales en Electrnica.
1.1 Objetivos
Familiarizarse con los componentes pasivos ms
comunes y con la medicin de sus valores
caractersticos.
1.2 Fundamentos tericos:

Las resistencias
Una resistencia es un componente que se opone al paso de la
corriente. Su valor determina la magnitud de esa oposicin y se
mide en ohmios (). Una forma de obtener dicho valor es a partir
de sus bandas de color, utilizando una tabla de cdigos.
FIGURA 1.1. Diferentes tipos de resistencias.
NUMERO DE LA BANDA
FIGURA 1.2. Esquema de las bandas de una resistencia. La ms alejada

indica la tolerancia.
1.3 Materiales necesarios

1 Resistencias de diversos valores
2 Tabla de cdigos
PLATA
ORO
NEGRO
MARRON
ROJO
NARANJA
AMARILLO
VERDE
AZUL
VIOLETA
GRIS
BLANCO
NINGUNO
0
1
2
3
4
5
6
7
8
9
-
0
1
2
3
4
5
6
7
8
9
-
0,01
0,1
1
10
100
1.000
10.000
100.000
1.000.000
-
FIGURA 1.3. Tabla de cdigos de color.
1.4 Desarrollo de la prctica

Colocar la resistencia como en la Figura
1.2, es decir, con la banda ligeramente
separada en el lado derecho. Sustituir las
bandas de izquierda a derecha por valores
segn la tabla de la figura 1-3.
FIGURA 1.4. Ejemplo de

obtencin del
valor de una resistencia.
(X)
4
10%
5%
1%
2%
20%
ELECTRNICA DIGITAL
PRCTICA
0/1 2

1.5 Trabajo personal
Coge resistencias de diferentes valores y rellena la siguiente tabla.
Colores de las resistencias
Valores segn cdigo
1.6 Fundamentos tericos: los condensadores

Bsicamente los condensadores estn formados por
dos placas metlicas (armaduras) separadas por un
aislante (dielctrico).
FIGURA 1.5. Diferentes tipos de condensadores y un circuito que los rene.
Los condensadores tienen la caracterstica de cargarse cuando se les aplica una tensin continua y, al desaparecer
sta quedar almacenada durante un tiempo para poder descargar a continuacin su energa sobre otro componente.
Su valor principal es, por tanto, la capacidad de carga, que se mide en Faradios (F).
1.7 Fundamentos tericos:

el tester
CAP NP
CAPACITOR VAR
CAPACITOR POL
CAPACITOR FEED
FIGURA 1.6. Formas de respesentar los condensadores segn el tipo.
Es un instrumento que se utiliza para medir las seales

elctricas a fin de determinar el voltaje (tensin) y la corriente
(intensidad) en un circuito, y los valores caractersticos de
componentes. El aspecto de un tster es el que se presenta
en la Figura 1.7. Cambiando las sondas entre los diferentes
conectores y seleccionando la escala adecuada se consiguen
las diferentes medidas.
FIGURA 1.7.
Fotografa de un
tster estndar.
Existe una gran variedad de modelos.
ELECTRNICA DIGITAL
PRCTICA
0/1 3

1 Tster
2 Resistencias de diversos valores
3 1 pila de 1,5 V
4 1 pila de 4,5 V
5 1 pila de 9 V
1.9 Comprobacin de funcionamiento

Realiza los siguiente pasos para comprobar el correcto
funcionamiento de tu tster.
a) Encindelo. Aparece el dibujo de una pila en la pantalla
LCD? ___________________________________________
Si es as debes cambiar la pila interna del tster, de 9V, ya
que est gastada.
b) Coloca la sonda negra en COM y la roja en V.
c) Mueve la ruleta de seleccin a la posicin del altavoz.
d) Junta las puntas de prueba. Qu ocurre? ___________
________________________________________________
Si se produce un pitido significa que existe continuidad
en el elemento medido. La misma operacin tocando con
las puntas de prueba los dos extremos de una resistencia
debera dar el mismo resultado si la resistencia est en
perfecto estado.
FIGURA 1.8. Medida de continuidad con el tster.
1.10 Medicin de resistencias

Es el segundo modo de obtener el valor de una resistencia. Para que ste sea correcto debe estar fuera del circuito.
Se debern seguir los siguientes pasos:
a) Colocar la sonda roja en V y la negra en COM.
b) Seleccionar la escala de ohmios adecuada.
c) Tocar los extremos de la resistencia con las puntas de prueba.
d) Interpretar el valor segn la escala elegida. Un (1.) significar que sta escala es pequea.
FIGURA 1.9. Forma correcta

de hacer una medicin.
PRCTICA
0/1 4
ELECTRNICA DIGITAL

1.11 Prueba de bateras
La posicin de las sondas y del selector de escala varan segn la pila a medir. Los pasos a realizar sern:
a) Colocar la sonda negra en COM y el selector en la posicin correspondiente. Hay algunos tster que tienen posiciones
especficas para medir bateras. Si no es as, colocar en la escala de voltios adecuada.
b) Para las pilas de 4,5V y 9V colocar la sonda roja en VW y para la pila de 1,5V colocarla en mA.
c) Medir las pilas colocando las puntas de prueba en los terminales. Si aparece un signo menos (-) delante del valor
significa que se han colocado las puntas de prueba en los terminales contrarios.
1.12 Medicin de la fuente

de alimentacin
a) Busca en el equipo de prcticas la zona dedicada

a las fuentes de alimentacin.
FIGURA 1.10. Tres tipos de bateras.
1.13 Medicin de tensin

Para medir la tensin entre dos puntos en un circuito que
se haya en funcionamiento se seguirn los siguientes pasos:
a) Elegir entre valores de continua (DC) o de alterna (AC).
b) Se situarn las puntas de prueba en los dos extremos de
la parte del circuito cuya cada de tensin se quiera medir,
es decir, en paralelo con los elementos a medir. Hay que
tener en cuenta que tanto la tensin como la corriente son
vectores, es decir, tienen magnitud y sentido. Por tanto, hay
que conectar adecuadamente los bornes positivo y negativo
para que el valor sea verdadero.
c) Ajustar el selector a la escala adecuada e interpretar el
dato.
b) Habr que colocar en el tster las sondas y el selector

en las posiciones adecuadas segn la fuente que se
vaya a medir, teniendo en cuenta que algunas fuentes
son de corriente alterna.
c) Para medir las fuentes la punta de prueba negra
deber conectarse a un terminal GND y la punta de
prueba roja a aquel que se quiera medir, tal y como
muestra la Figura 1.11.
FIGURA 1.11. Medicin del voltaje suministrador ppor una fuente de

alimentacin.
FIGURA 1.12. Forma de medir tensin. Paralelo.
Las bateras medidas anteriormente proporcionan una

tensin continua pero de tiempo limitado, ya que se
gastan. En este apartado se va a proponer la medicin
de valores tambin de tensin pero proporcionados
por fuentes de alimentacin ilimitadas.
ELECTRNICA DIGITAL
PRCTICA
0/1 5

1.14 Medida de intensidad. ATENCIN
As como el mal uso del tster para medir voltajes
slo da como consecuencia la mala obtencin del
valor medido, si al medir intensidades no se hace
adecuadamente pueden ocasionarse averis en el
instrumento.
Afortunadamente los multmetros estn preparados
para este mal uso y hacen saltar un fusible en dicho
caso, pero a partir de ese momento, si no se cambia
el fusible, las mediciones de intensidad no sern
correctas. Por tanto, sigue con atencin estos pasos
al ir a medir intensidad:
a) La sonda roja debe estar en el conector de
intensidad, ya sea mA o A. Si no, el tster se estropea.
b) La medicin en este caso ser en serie, es decir,
hay que abrir el circuito donde se quiere medir la
corriente que circula en ese momento, y hacer con
el tster un puente entre los dos extremos sin
conectar.
FIGURA 1.13. Forma de medir intensidad. Serie.

a) Vuelve a rellenar la siguiente tabla de valores de resistencias con el aadido del valor medido con el tster.
Colores de las resistencias
Valores segn cdigo
Valores segn tster
b) Coge de nuevo las resistencias y mdelas, tocando al medir con ambas manos. Notas diferencia en los valores? ______
_____________________________A qu crees que es debido? _________________________________________________
_____________________________________________________________________________________________________
c) Coge cualquier circuito en el que aparezcan resistencias y, sin sacarlas, mide su valor. Coincide con el que muestra su
cdigo de colores? ____________________________Por qu? _________________________________________________
d) Qu diferencia hay entre medir el valor en ohmios de una resistencia y la cada de tensin de una resistencia? ______
_____________________________________________________________________________________________________
e) Mide ahora las tres bateras de que dispones.
Tipos de batera
1,5V
4,5V
9V
Valor en Voltios
PRCTICA
0/1 6
ELECTRNICA DIGITAL

Son sus valores correctos? _________________________________________________________________________
f) Mide los valores de voltaje suministrados por las diferentes fuentes de alimentacin y antalos en la tabla.
Tipos de fuente de alimentacin

12VAC
+12Vdc
-5Vcc
+V
-V
Valor en Voltios
ANOTACIONES PERSONALES
ELECTRNICA DIGITAL
PRCTICA
0/2 1
PRCTICA 2: Componentes activos I (diodos)

2.1 Objetivos
Conocer el comportamiento del diodo y comprobar su funcionamiento con pequeos circuitos prcticos.
2.2 Fundamentos tericos: el diodo y su comportamiento

Un diodo es un dispositivo elctrico semiconductor cuyo comportamiento es no lineal; la resistencia entre la
entrada y la salida depende de la tensin aplicada. As, hasta un determinado valor llamado umbral el diodo
no conduce y pasado ese umbral el diodo conduce cuando est polarizado directamente. Esto en la prctica del
campo digital se reduce a un comportamiento con dos posibles estados: conduce/no-conduce, ON/OFF,
encendido/apagado, etc. recordando a un interruptor que se abre o se cierra en determinadas circunstancias.

NODO (A)
1 Tster
2 1 diodo
CTODO (K)
FIGURA 2.1. Smbolo que representa a un diodo.

Para medir el valor hmico de un diodo hay que tener en cuenta que es un dispositivo polarizado, de modo que la
polarizacin de sus terminales nodo (A) y ctodo (K) determinar su comportamiento, segn que su polarizacin
sea directa o inversa. Se debern seguir los siguientes pasos:
a) Conectar la sonda roja en V y la negra en COM.
b) Seleccionar la funcin de medicin de diodos.
c) Conectar las puntas de prueba al diodo a medir. Si la
conexin hace que coincidan la punta de prueba roja con
el nodo (terminal positivo) y la punta de prueba negra
con el ctodo (negativo) se estar midiendo la resitencia
directa, y si no la inversa. En ambos casos el valor resultante
se medir en ohmios.
(A)
(K)
FIGURA 2.2. Esquema del aspecto externo de un diodo. La marca indica el ctodo.
en directa
en inversa
Diodo
Coge el diodo y realiza las siguientes operaciones:
a) Identifica el ctodo y el nodo _______________________________________________________________
b) Mide su resistencia la resistencia directa e inversa _______________________________________________
Si el diodo est bien, el valor en directa debe ser baja y la inversa infinito (1.)
c) Que sucede si en ambas mediciones el valor es infinito? _________________________________________
d) Y si en ambas el valor es bajo? ______________________________________________________________
ELECTRNICA DIGITAL
PRCTICA
0/2 2

2.6 Circuitos con polarizacin directa e inversa
Una vez identificados los terminales realizar un circuito
con polarizacin directa consiste en hacer coincidir el nodo
con el borne positivo de la fuente de alimentacin y el
ctodo con el borne negativo, tal y como se muestra en la
Figura 2.3. Si al contrario, el nodo coincide con el borne
negativo de la fuente y el ctodo con el positivo, se dice
que el diodo est polarizado inversamente. (Figura 2.4).
FIGURA 2.3. Circuito de polarizacin directa de un diodo.
1 Tster
2 1 diodo
3 1 resistencia de 330
4 Entrenador Universal Trainer

a) Monta el circuito de la Figura 2.3 en el Universal Trainer y rellena la siguiente tabla
Parmetro a medir
Corriente del circuito
Cada de tensin en el diodo
Cada de tensin de la resistecia
Valor
Unidad de medida
b) Monta ahora el circuito de la Figura 2.4 y vuelve a realizar las mediciones

Parmetro a medir
Corriente del circuito
Cada de tensin en el diodo
Cada de tensin de la resistecia
Valor
Unidad de medida
A qu es debida la diferencia de valores?_________________________________________________________

____________________________________________________________________________________________
2.9 Los diodos LED

Existe una modalidad de diodos que emiten luz al ser polarizados directamente; son los llamados diodos LED. Su
aspecto externo es algo diferente al del diodo normal, y tambin el modo en que se reconocen su nodo y su ctodo.
FIGURA 2.4. Circuito de polarizacion inversa de un diodo.
ELECTRNICA DIGITAL
PRCTICA
0/2 3

1 1 diodo LED
2 1 portaLED (Opcional)

Antes de hacer cualquier montaje es necesario saber cmo
diferenciar los terminales de un LED. Se pueden reconocer:
a) Montado sobre un portaLED el nodo suele coincidir con
el cable rojo y el ctodo con el cable negro.
b) Mirado externamente, si el diodo est an sin usar, el
terminal del nodo tiene una longitud mayor que el del
ctodo.
c) Mirado desde arriba, el ctodo coincide con la parte
achatada de la base de la carcasa. Es la representacin que
se sigue en las placas de circuito impreso.
d) Si se mira a trasluz tiene un filamento ms grande que
otro; el menor es el nodo.
FIGURA 2.5. Aspecto externo de un diodo LED.

FIGURA 2.6. Esquema de un diodo LED.

Vamos a trabajar ahora con el diodo LED.
a) Identifica su nodo y su ctodo.

b) Cul de las posibles formas te parece la ms fiable? _______________________________________________________
por qu? _____________________________________________________________________________________________
c) Monta el circuito de la Figura 2.7. Cmo est polarizado el diodo, de forma directa o inversa? ____________________
FIGURA 2.7. Esquema elctrico a montar.
d) Cambia la polaridad de la alimentacin. Puedes sacar alguna

conclusin? ___________________________________________
_____________________________________________________
e) Por qu crees que se debe poner una resistencia en serie con
los diodos? ____________________________________________
_____________________________________________________
f) Cmo se calcula el valor de dicha resistencia? ____________
_____________________________________________________
PRCTICA
0/2 4
ELECTRNICA DIGITAL
ELECTRNICA DIGITAL
PRCTICA
0/3 1
PRCTICA 3: Componentes activos II (transistores)

3.1 Objetivos
Conocer y comprobar el comportamiento de los transistores y diferenciar sus tipos.
3.2 Fundamentos tericos: el transistor y su comportamiento

FIGURA 3.1. Esquema interno de un transistor NPN y uno PNP.
El transistor es el dispositivo ms utilizado en

Electrnica, tanto analgica como digital, debido
a su versatilidad, variedad, economa y fiabilidad.
Puede decirse que los transistores conforman las
puertas lgicas, que a su vez son la base de los
circuitos integrados, que juntos componen un
computador.
Su comportamiento es no lineal y tiene tres
terminales, que se denominan base, emisor y
colector. Por dentro un transistor funciona como
dos diodos enfrentados.
Simplificando, un transistor tiene dos modos de funcionamiento: en amplificacin y en conmutacin. El primer caso es
muy comn en circuitos analgicos, mientras que el segundo lo es en circuitos digitales.
Dentro de la conmutacin un transistor puede estar en corte o en saturacin. Si tomamos un transistor de tipo NPN, cuando
la tensin de entrada en la base es de 5V el transistor estar en saturacin. En este caso la unin base-emisor est polarizada
directamente y conduce. Por el contrario, si la tensin en la entrada es 0V el transistor estar en corte, la unin base-emisor
est polarizada inversamente y no conduce.

1 Tster
2 1 transistor
3 1 diodo LED
4 1 resistencia de 10 k
Lo primero es identificar el tipo de transistor. Se har lo

siguiente:
a) Introducir los tres terminales del transistor en la zona
del tster dispuesto para ello y mover el selector a esa
posicin.
b) Ir cambiando de lugar las patitas (sin retorcerlas entre

ellas) hasta que en la pantalla del tster aparezca un
valor.
c) El valor que aparece es la medicin de la ganancia,
que es una magnitud adimensional.
Al mismo tiempo, segn dnde haya quedado cada
terminal, las inscripciones del tster estarn dando el
nombre de cada uno y si el transistor es de tipo NPN o
PNP.
FIGURA 3.2. Forma de hallar las caractersticas de un transistor.
PRCTICA
0/3 2
ELECTRNICA DIGITAL
PRCTICA 3: Componentes activos II (transistores)

Realiza las siguientes operaciones con el transistor usado:
a) Halla el valor de su ganancia e identifica sus terminales y su tipo. Dibjalo.
b) Monta el circuito de la Figura 3.3, que representa un transistor en conmutacin
controlando un LED.
FIGURA 3.3. Transistor en conmutacin

controlando un LED.
c) Haz trabajar al transistor en saturacin introduciendo un 1 lgico (5V) en Vent. Cmo est el LED, encendido o apagado?
d) Y si le haces trabajar en corte introduciendo un 0 lgico (0V) en la base? _____________________________________

e) A qu puerta lgica te recuerda este comportamiento? _____________________________________________________
f) Qu ocurre si la entrada a la base queda al aire? __________________________________________________________
Relaciona lo observado con el comportamiento de un circuito TTL ______________________________________________
_____________________________________________________________________________________________________
_____________________________________________________________________________________________________
Dibujar aqu el transistor

indicando sus terminales
ELECTRNICA DIGITAL
PRCTICA
1/1 1
PRCTICA 1: El inversor (NOT)

1.1 Objetivos
Comprobar el comportamiento de la funcin lgica inversora NOT, en base a un circuito integrado TTL
modelo SN7404 que contiene seis puertas NOT.
1.2 Fundamentos tericos bsicos

La funcin lgica NOT es la ms sencilla de las funciones. El nivel
lgico que presenta a su salida es el opuesto al de su entrada.
El dispositivo integrado SN7404 contiene seis inversores idnticos e
independientes entre s. La figura 1-1 muestra el encapsulado de este
circuito as como sus conexiones.
FIGURA 1.1. Cpsula del integrado SN7404.
1.5 Montaje prctico

1.3 Esquema electrnico (figura 1-2)
1 Conectar la alimentacin +5Vcc a la patilla 14

2 Conectar la tierra GND a la patilla 7
3 Unir el interruptor E0 con la patilla 1
4 La patilla 1 con el led S0
5 La patilla 2 con el led S1
FIGURA 1.2. Esquema electrnico para comprobar

el funcionamiento de una puerta NOT

Circuito integrado SN7404 (6 inversores)
Cables de conexin
FIGURA 1-3. Montaje prctico.
La fotografa de la figura 1-3 muestra la disposicin

prctica del cableado en el Universal Trainer
ELECTRNICA DIGITAL
PRCTICA
1/1 2
PRCTICA 1: El inversor (NOT)

Mediante el interruptor E0 se introducen los niveles lgicos de acuerdo a la
siguiente tabla de la verdad. El led S0 visualiza el nivel lgico de entrada y
el led S1 el de salida.
E0
0
1
S0
0
1
S1
1
0
El diagrama de tiempos de la figura 1-4 es equivalente

a la tabla de la verdad anterior y tambin permite
determinar el funcionamiento de cualquier circuito
lgico.
FIGURA 1.4. Diagrama de tiempos

de la funcin NOT.
E0
0
1
S0
S1
S2
FIGURA 1.5. Esquema

propuesto. Completar la
tabla de la verdad.
Las figuras 1-6 y 1-7 muestran el aspecto del montaje prctico propuesto
as como el diagrama de tiempos a completar.
FIGURA 1.7. Diagrama de

tiempos a completar.
FIGURA 1.6. Aspecto del montaje propuesto
En la fotografa de la figura 1-8 se

muestra el conjunto de la prctica
montada sobre el entrenador
UNIVERSAL TRAINER
Considerando el ejemplo anterior, se propone montar el esquema de la figura 1-5. De igual forma, completar
la tabla de la verdad y el correspondiente diagrama de tiempos.
ELECTRNICA DIGITAL
PRCTICA
1/2 1
PRCTICA 2: Las puertas AND, OR, NAND, NOR y EOR

2.1 Objetivos
Analizado el funcionamiento del inversor, se trata ahora de comprobar las 5 restantes funciones lgicas: AND,
OR, NAND, NOR y EOR (XOR)

La breve descripcin que se detalla a continuacin define de forma simplificada el funcionamiento de cada una
de esas puertas as como a la ecuacin lgica a la que responden:
AND: La salida es 1 cuando todas las entradas valen tambin 1; Y = A B
OR:
La salida es 1 cuando cualquier entrada vale 1; Y = A + B
NAND: La salida es 1 cuando cualquier entrada vale nivel lgico 0; Y = A B

NOR: La salida es 1 cuando todas las entradas valen 0; Y = A + B
EOR:
La salida es 1 cuando el nmero de entradas que estn a 1 sea impar; Y = A B + A B; Y = A + B
La figura 2-1 muestra los smbolos, cpsulas y distribucin de patillas de los chips SN7408, SN7432, SN7400,
SN7402 y SN7486 que contienen respectivamente cuatro puertas AND, OR, NAND, NOR y EOR cada uno.
7408 (AND)
7432 (OR)
7402 (NOR)
7400 (NAND)
7486 (XOR)
FIGURA 2.1. Cpsulas y smbolos

de las cinco funciones lgicas
bsicas
2.3 Esquema de montaje (figura 2-2)
FIGURA 2.2. Esquema de montaje.
MSE
ELECTRNICA DIGITAL
PRCTICA
1/2 2
MICROSYSTEMS
ENGINEERING

2.5 Montaje prctico

Circuitos integrados: SN7400, SN7402,
SN7408, SN7432, SN7486
Cables de conexin
1.- Conectar la alimentacin +5Vcc a la patilla 14

del SN7408.
2.- Conectar la tierra GND a la patilla 7.
3.- Unir el interruptor de entrada E0 con la patilla
1 del SN7408 y con el led S0.
4.- Unir el interruptor de entrada E1 con la patilla
2 del SN7408 y con el led S1.
5.- Conectar la patilla 3 de salida del SN7408 con
el led S2.
La fotografa de la figura 2-3 muestra la disposicin
prctica del cableado sobre la board de montaje
E0=S0
E1=S1
S2
De la misma forma el diagrama de tiempos que se

presenta en la figura 2-4, puede servir para demostrar,
una vez ms, el funcionamiento de la AND ante
distintas variaciones de las seales presentes en sus
entradas.
Estamos experimentando con la puerta lgica AND

contenida en el dispositivo SN7408. La tabla de la
verdad a la que responde esta puerta se muestra
a continuacin.
FIGURA 2.4. Diagrama de tiempos de la puerta AND.

De la misma manera que se ha analizado el comportamiento de la funcin lgica AND, se sugiere hacer un
anlisis similar con el resto de las puertas. Para ello hay que montar el correspondiente circuito integrado sobre
el entrenador, segn los siguientes esquemas de la figuras 2-5, 2-6, 2-7 y 2-8. Proceder a verificar su
funcionamiento completando las respectivas tablas de la verdad.
FIGURA 2.3. Cableado sobre la board
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
1/2 3

FIGURA 2.5. La puerta OR.
E0=S0
E1=S1
FIGURA 2.6. La puerta NAND.
FIGURA 2.7. La puerta NOR.
FIGURA 2.8. La puerta EOR.
E0=S0
E1=S1
S2
E0=S0
E1=S1
S2
S2
E0=S0
E1=S1
S2
De igual forma se puede resolver el diagrama de tiempos, representando la salida de cada una de las puertas analizadas
en funcin de las dos seales de entrada E0 y E1. Figura 2-9.
FIGURA 2.9. Diagramas de tiempos de las

diferentes puertas lgicas
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
1/3 1
PRCTICA 3: Teoremas de Morgan

3.1 Objetivos
Comprobar que, mediante una correcta aplicacin de los teoremas de Morgan, se puede resolver cualquier
ecuacin lgica y por lo tanto resolver cualquier automatismo, usando exclusivamente un nico tipo de puerta
lgica: la NAND o la NOR.

Los teoremas de Morgan sirven para transformar sumas en productos o viceversa y pueden llegar a tener una
gran importancia dado que todas las operaciones lgicas se pueden resolver con un mismo tipo de puerta.
1er Teorema
La inversa de una suma lgica de dos o ms variables de entrada, equivale al producto lgico de los inversos
de dichas variables
E0 + E1 = E0 E1
La siguiente tabla de la verdad trata de demostrar lo dicho en el primer teorema.
E0
E1
E0
E1
E0+E1
E0+E1
E0 E1
2er Teorema
La inversa de un producto lgico de varias variables de entrada, equivale a la suma lgica de las inversas
de dichas variables
E0 E1 = E0 + E1
Su demostracin viene dada en la siguiente tabla
E0
E1
E0
E1
E0 E1
E0 E1
E0 + E1
3.3 Esquema electrnico

Se trata de un conjunto de cuatro sencillos circuitos
independientes que, mediante funciones NOR,
implementan las distintas operaciones lgicas. Se
muestran en las figuras 3-1, 3-2, 3-3 y 3-4
FIGURA 3.1. Funcin NOT

E0 + E0 = E0
MSE
ELECTRNICA DIGITAL
PRCTICA
1/3 2
MICROSYSTEMS
ENGINEERING
FIGURA 3.2. Suma negada
E0 + E1 = E0 E1
FIGURA 3.3. Producto
E0 + E1 = E0 E1
Entrenador UNIVERSAL TRAINER.
FIGURA 3.4. Suma
E0 + E1 = E0 + E1
Circuito integrado SN7402 (4 puertas NOR de dos entradas).

Cables de conexin.
3.5 Montaje prctico
1.- Conectar la alimentacin +5Vcc a la patilla 14 del SN7402.

2.- Conectar la tierra GND a la patilla 7 del SN7402.
3.- Unir el interruptor E0 con la patilla 2.
4.- Unir la patilla 2 con la 3.
5.- La patilla 1 se conecta con el led de salida S0.
6.- Repetir el montaje para los tres restantes circuitos: suma negada, producto y suma.

En la medida que se vayan montando cada uno de los cuatro circuitos que demuestran el 1er teorema de Morgan, se deben
comprobar que las tablas de la verdad de cada uno de ellos coinciden con las aqu expuestas.
Prestar atencin a los interruptores E0 y E1 de entrada de forma que se introduzcan los niveles lgicos apropiados para
cada caso.
Suma negada
Funcin NOT
E0
E0 + E0
E0
E0
0
0
1
1
E1
0
1
0
1
E0+E1
1
0
0
0
E0 E1
1
0
0
0
Circuito integrado SN7400 (4 puertas NAND de dos entradas).
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
1/3 3

Producto
Suma
E0
E1
E0 + E1
E0 E1
E0
E1
E0 + E1
E0 + E1
E0 + E1

Montar los siguientes circuitos de las figuras 3-5, 3-6, 3-7 y 3-8. Completar las correspondientes tablas de la
verdad. Con ello se verifica el 2 teorema de Morgan.
FIGURA 3.5.
Funcin NOT.
E0
E0 E0
E0
0
1
FIGURA 3.6.
Producto invertido.
E0
E1
E0 E1 E0 + E1
FIGURA 3.7.
Suma.
E0
E1
E0 E1 E0 + E1
FIGURA 3.8.
Producto.
E0
E1
E0 E1 E0 E1 E0 E1
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
1/4 1
PRCTICA 4: Otros tipos de puertas lgicas

4.1 Objetivos
Dar a conocer y experimentar con otro tipo de dispositivos integrados que, adems de realizar algunas de las funciones
lgicas ya conocidas, presentan una serie de caractersticas elctricas y de funcionamiento necesarias en determinados casos
y aplicaciones.

Efectivamente, modificando la estructura y construccin de ciertos dispositivos, se consiguen funciones lgicas con algunas
caractersticas y particularidades un tanto especiales, que se hacen imprescindibles en mltiples ocasiones:
4.2.1 Puertas Buffer

Adems de realizar una determinada funcin lgica, la corriente de salida es amplificada con objeto de poder controlar
cargas que as lo requieran. Un ejemplo lo podemos encontrar en el dispositivo integrado SN74S37. Contiene en su interior
4 funciones NAND de dos entradas y con una distribucin de patillas idntica a la del dispositivo integrado SN7400. La
diferencia est en que cada puerta puede proporcionar a su salida una corriente de hasta 60mA a nivel bajo.
4.2.2 Puertas en colector abierto

La salida de cada puerta lgica que contiene el dispositivo, debe ser conectada, mediante una resistencia pull-up, al positivo
de alimentacin a modo de carga. Es posible controlar salidas con niveles altos de tensin. Como ejemplo puede servir el
dispositivo integrado SN7406. Contiene 6 inversores con una distribucin de pines similar al SN7404 ya estudiado. Sin
embargo, la salida a nivel lgico 1, puede llegar a alcanzar del orden de los 30V, siempre que se conecte la salida a dicha
tensin mediante la resistencia ya mencionada. Ver la figura 4-1.
FIGURA 4.1. Conexin de la resistencia pull-up a la salida de una puerta con colector abierto.
4.2.3 Puertas adaptadoras de nivel

Son puertas que permiten adaptar los niveles de tensin que hay entre las diferentes familias lgicas, pudindose as crear
una cierta compatibilidad entre puertas de las distintas familias. Un ejemplo podra ser el dispositivo MAX232. Permite
adaptar niveles lgicos TTL a niveles RS-232, donde las tensiones pueden ser de 3 a 12V para el nivel 1 y de +3 a +12V
para el nivel lgico 0
4.2.4 Puertas Schmitt-Trigger

Este tipo de puertas reaccionan y, cumplen con su funcin lgica, cuando la seal presente en las entradas alcanzan un
valor de tensin suficiente. Dicha tensin es conocida como tensin de disparo. Cuando la seal de entrada supera un
valr mnimo VT+, se considera que dicha entrada est a 1. Cuando la seal de entrada diminuye por debajo de un valor
VT- se considera que est a 0. Es posible por tanto dar forma a aquellas seales que, por el motivo que sea, llegan
deformadas o atenuadas a las entradas de estas puertas Trigger. La figura 4-2 muestra la seal de salida que genera el
inversor Trigger del dispositivo SN7414 como respuesta a la seal de entrada.
MSE
PRCTICA
1/4 2
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING

FIGURA 4.2. Respuesta del Trigger SN7414 a una seal de entrada.
La figura 4-3 muestra el encapsulado del dispositivo Schmitt

Trigger SN7414 objeto de la presente prctica. Contiene 6
puertas Schmitt Trigger independientes que realizan la
funcin lgica NOT.
4.2.5 Puertas de tres estados

Algunos dispositivos contienen funciones lgicas con la posibilidad de que sus salidas queden desconectadas
elctricamente respecto al resto del circuito. Se dice que la salida de esa funcin est en estado de alta impedancia
(Z). Elctricamente dicha salida est aislada del resto de la funcin.
El gobierno de ese tercer estado de alta impedancia (Z) se realiza mediante una seal de entrada adicional que posee
la funcin lgica de este tipo de dispositivos. Mediante esta seal se activa o desactiva dicho estado, haciendo que
la salida de la puerta lgica presente el nivel lgico apropiado de salida o bien que dicha salida quede aislada.
La figura 4-4 nos muestra el diagrama de conexiones y la tabla de la verdad del dispositivo SN74126. Consiste en
cuatro puertas de tres estados que realmente no realizan funcin lgica alguna. Gobernando sus respectivas seales
de control se consigue que a la salida de cualquiera de las puertas est presente la informacin de su correspondiente
entrada o bien que dicha salida quede aislada, en alta impedancia, respecto a su entrada.
Figura 4-4. Diagrama de conexiones

y tabla de la verdad del dispositivo
SN74126
Gn
0
0
1
1
An
0
1
0
1
Yn
Z
Z
0
1
FIGURA 4.3. El dispositivo Schmitt Trigger SN7414.
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
1/4 3

Los sistemas tri-estado, debidamente controlados,
permiten canalizar informacin digital procedente de
diversas fuentes a un nico destino, evitando los
problemas elctricos y cortocircuitos que de ello pudiera
derivarse. Ver la figura 4-5.
C2
0
0
0
1
1
1
X
1
C1
0
0
1
0
1
X
1
1
C0
0
1
0
0
X
1
1
1
SALIDA
Alta Impedancia (Z)
E0
E1
E2
Prohibido
Prohibido
Prohibido
Prohibido
FIGURA 4.5. Distribucin de tres canales de entrada sobre una salida tri-estado.

Se muestra en la figura 4-6. Consiste en un circuito
multivibrador capaz de generar una seal de onda
cuadrada de una determinada frecuencia.
FIGURA 4.6. Circuito multivibrador.

Circuito integrado SN7414 (6 NOT Schmitt Trigger)
2 resistencia de 1K (R1, R2)
El funcionamiento se basa en el efecto de carga y descarga

del condensador C1. En efecto, el condensador empieza a
cargarse a travs de R1. Cuando alcanza la tensin de
disparo el Schimitt Trigger 7414 cambia de estado a su
salida y pasa a 0. En estas condiciones el condensador
tiende a descargarse. Cuando alcanza un valor por debajo
del de disparo, el 7414 vuelve a cambiar de estado y pasa
ahora a "1. El proceso se repite constantemente.
Cables de conexin
La frecuencia obtenida se calcula segn:
Circuito integrado SN74126 (4 puertas de tres

estados)
1 condensador de 1000F/15V(C1)
1 condensador de 100F (C2)
4.5 Montaje prctico
F = 1/(R * C)
donde F=Herzios, R=Ohmios y C=Faradios
1.2.3.4.5.-
Conectar la alimentacin al circuito: +5Vcc a la pata 14 y GND a la pata 7 del 7414

Conectar R1 de 1K entre las patas 1 y 2.
Conectar C1 de 1000F entre la pata 1 y GND, respetando la polaridad del condensador.
Unir las patillas 2 y 3 entre s.
La salida en la patilla 4 se conecta con el led S0 del entrenador.
ELECTRNICA DIGITAL
MSE
PRCTICA
1/4 4
MICROSYSTEMS
ENGINEERING

La figura 4-7 muestra el montaje prctico con la disposicin de
los componentes. Se observar que el led S0 debe realizar una
intermitencia de 1 seg. Aproximadamente.
FIGURA 4.7. Montaje prctico.

Analizar el circuito con doble multivibrador del
esquema de la figura 4-8.
La salida de ambos generadores se aplica a sendas

puertas tri-estado que se gobiernan mediante los
pulsadores E10 y E11. Las salidas de estas puertas se
unen y van a parar a un nico led, S0.
FIGURA 4.8. Esquema electrnico del doble multivibrador.
El circuito pretende mostrar el concepto de alta

impedancia que presentan las puertas tri-estado
contenidas en el dispositivo SN74126.

Una vez montado el circuito de la figura
4-8 y, cuya fotografa de montaje se muestra
en la figura 4-9, realizar los siguientes
pasos:
FIGURA 4.9. Fotografa del montaje

de la prctica 4.
1.- Comprobar que cuando las seales de control que se introducen mediante E10 y E11 estn a nivel 0, ninguno de los dos triestados conduce. Ambos estn en alta impedancia as que en ningn caso dejan pasar la seal de los generadores hacia el led S0 de
salida.
2.- Al activar E10 se habilita el tri-estado que deja pasar la seal de 1Hz que proporciona uno de los generadores. El led S0 parpadea
a la frecuencia indicada.
3.- Al activar E11 se habilita el tri-estado que deja pasar la seal de 10 Hz que proporciona el otro generador. Se observar que el
led de salida S0 parpadea ms rpido.
4.- Si se accionaran simultneamente E10 y E11 ambos trie-estado quedaran activados y dejaran pasar la seal de sus respectivos
generadores. Ambas seales se juntan en una nica salida S0. Como ambas seales son de frecuencias diferentes, habr momentos
en que coincidan que una est a 1 mientras que la otra lo est a 0. Esto supone que en esos momentos las salidas de los generadores
estn cortocircuitadas entre s. Esta situacin NO debe darse nunca (tampoco pasa nada por comprobarlo durante un breve espacio
de tiempo).
Se trata de dos generadores de onda cuadrada que

generan diferentes frecuencias. El formado por R1 y
C1 genera una frecuencia en torno a los 10Hz, mientras
que el formado por R2 y C2 genera una frecuencia de
1 Hz.
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
1/5 1
PRCTICA 5: Familias lgicas

5.1 Objetivos
Presentar una idea general de las diferentes familias en que se agrupan los circuitos integrados lgicos existentes, presentando
las ventajas e inconvenientes de las dos ms importantes en la actualidad, la CMOS la TTL.

Se puede decir, de forma resumida que, una Familia de circuitos integrados lgicos est compuesta de mltiples dispositivos
que integran funciones lgicas diferentes pero que sin embargo comparten una serie de caractersticas comunes como es
la velocidad, tensiones de alimentacin, consumos, etc. Estos dispositivos se dividen en dos grandes categora: MOS y
bipolares, que a su vez se pueden dividir en varios grupos o sub familias.
La diferencia fundamental se encuentra en su estructura interna y en el tipo de transistores con los que estn construidos
y que les confieren determinadas caractersticas. En la familia MOS todas las funciones lgicas se desarrollan en torno a
los transistores MOSFET entre los que prevalecen los de tipo CMOS. En la familia TTL se emplean transistores bipolares
del tipo NPN o PNP.
5.2.1 La familia CMOS

Necesitan muy poca corriente para funcionar, su consumo es por tanto reducido. Prcticamente slo hay consumo en los
momentos de transicin de un estado lgico al opuesto.
Las entradas de los dispositivos lgicos estn siempre en alta impedancia, comportndose como resistencias de valor muy
elevado valor (de ah su reducido consumo).
Tienen un buen margen de inmunidad al ruido. Normalmente una interferencia que se superponga por encima de 1V a una
seal de entrada no causa una falsa lectura del nivel lgico.
Las entradas de los dispositivos CMOS no deben dejarse nunca abiertas, sin conexin, por que su estado lgico es indefinido.
La serie 4000 es la familia ms popular de los dispositivos CMOS. Pueden funcionar con tensiones de alimentacin elevadas,
de hasta 15V. Sin embargo son ms lentos en las velocidades de transicin de un nivel lgico al otro y son sensibles a
cargas electrostrticas (pueden estropearse durante su manipulacin).
5.2.2 La familia TTL

Es probablemente la familia con mayor grado de desarrollo y en la que podemos encontrarnos con cerca del millar de
dispositivos diferentes. Es desarrollada e introducida inicialmente por el fabricante Texas Instruments y fcilmente reconocible
por que todos sus miembros empiezan por 74 (la serie 74xxxx).
Un primer inconveniente de la familia TTL es su baja inmunidad al ruido. La tensin de umbral del nivel lgico 0 est
muy prxima a los 0V de masa. Una dbil interferencia puede ser suficiente para causar un error en la seal lgica de
entrada.
A diferencia de los CMOS, las entradas de los dispositivos TTL consumen corriente. En la prctica, un nivel lgico 0
absorbe corriente desde masa hacia el positivo de alimentacin. Los dispositivos TTL tienen por tanto un mayor consumo.
Trabajan con una nica tensin de alimentacin de 5V. Una entrada de un dispositivo TTL, si se deja abierta sin conexin,
es interpretada como nivel lgico 1, aunque es conveniente conectarla a la alimentacin mediante una resistencia, para
eliminar posibles seales no deseadas.
Al ser la familia muy desarrollada han aparecido, con el tiempo, diferentes grupos o variantes de la misma a los que se
llama sub familias. Entre las ms importantes cabe destacar las siguientes:
74Sxxx
Ofrecen una mayor velocidad de trabajo a costa de un mayor consumo.
74LSxxx
Mayor velocidad pero un consumo unas cuatro veces inferior al estndar TTL
74HCxxx
Es la que actualmente ms prespectivas de futuro tiene. Combina las ventajas propias de la familia TTL
con las de la familia CMOS. Se consigue dispositivos rpidos, de bajo consumo, alimentacin flexible de
2 a 6V y una notable inmunidad al ruido.
ELECTRNICA DIGITAL
MSE
PRCTICA
1/5 2
MICROSYSTEMS
ENGINEERING

Se muestra en la figura 5+1. Se trata de un temporizador que gobierna el encendido temporizado de dos salidas.

U1 Circuito Integrado 4011 (4 puertas NAND CMOS)
R1y R3 Resistencias de 1M
R2 Resistencia de 2K2
C1 y C2 Condensadores de 1F
Cables de conexin
5.5 Montaje prctico

Se muestra en la fotografa de la figura 5-2. Se recomienda seguir
los siguientes pasos:
1.- Ajustar, mediante el potencimetro R3 del entrenador, la
tensin de +V a 9VDC.
2.- Alimentar al circuito integrado U1, la pata 14 a +9VDC y
la 7 a GND.
3.- Conectar los condensadores C1 y C2 sin equivocar la polaridad
de los mismos. Son electrolticos.
4.- Realizar el resto de conexiones segn el esquema terico.
FIGURA 5.2. Montaje prctico del esquema.

Cuando se conecta la alimentacin del circuito, se supone que C1 est descargado, las entradas de U1A estn a 0 y la
salida a 1. La salida S0 est por tanto activada. La salida de U1B queda a 0, lo que evita que C2 se cargue y por tanto
la salida S1 queda desactivada.
El condensador C1 se carga a travs de R1. En un momento dado la salida U1A queda a 0 y S0 se desconecta. La salida
U1B se pone a 1 inicindose la carga de C2 a travs de R3. Cuando C2 se carga lo suficiente, la salida de U1D pasa a
1 activndose S1. Este ltimo estado se mantiene estable.
Si se cortocircuita el condensador C1 mediante un cable en sus extremos, la salida S0 vuelve a activarse, la salida U1B
pasa a 0 con lo que C2 empieza a descargarse momento que se desconecta S1.
Se vuelve a la situacin inicial y el ciclo se repite.
El tiempo que S0 se mantiene activada viene determinado por el tiempo que tarda en cargarse C1 mediante
R1: t(s) = R() * C(F).
El tiempo que tarda en activarse S1 se determina por el tiempo que tarda en cargarse C2 a travs de R3: t(s) = R() * C(F).
FIGURA 5.1. Esquema del circuito temporizador.
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
1/5 3

Completar el diagrama de tiempos presentado en la figura 5-3, dibujando las seales presentes en las cuatro
salidas de las puertas lgicas as commo enlos leds S0 y S1, a partir del instante de conectar la alimentacin
y, tambin, a partir del instante en que se cortocircuita C1.
FIGURA 5.3. Diagrama de tiempos del circuito propuesto.
En la figura 5-4 se muestra el encapsulado del dispositivo CMOS 4011, donde se puede apreciar la distribucin de patillas.
FIGURA 5.4. Distribucin de pines del 4011.
ELECTRNICA DIGITAL
MSE
PRCTICA
1/5 4
MICROSYSTEMS
ENGINEERING
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
1/6 1
PRCTICA 6: Circuitos de entretenimiento

6.1 Objetivos
El objetivo de la presente prctica no es otro que el de presentar una par de circuitos digitales, de carcter didctico, que
sugieran al usuario las mltiples posibilidades de aplicacin de la electrnica digital.

No son otros que los estudiados hasta el momento. Se trata de aplicaciones basadas en puertas lgicas y las consecuencias
que de su empleo se derivan.
Con objeto de dar un mayor nfasis a los dispositivos de tecnologa CMOS, los dos circuitos que aqu se presentan estn
realizados con el dispositivo 4011 que ya se emple en la prctica anterior.

6.3.1 Disparo por tacto
El primer esquema, presentado en la figura 6-1,
muestra un circuito capaz de disparar una seal de
salida cada vez que dos conductores se unen mediante
el tacto, a travs de la resistencia del propio cuerpo
humano.
FIGURA 6.1. Esquema del circuito de disparo por tacto.
6.3.2 Comprobador de
batera baja
El esquema presentado en la
figura 6-2 muestra un circuito
capaz de detectar el bajo nivel
de voltaje de una batera o pila.
El patillaje del transistor Q1 es
similar al empleado por los
transistores del entrenador.
Segn se mira de frente la patilla
central es la base, la derecha el
emisor y la izquierda el colector.
FIGURA 6.2. Esquema del

comprobador de bateras.
ELECTRNICA DIGITAL
MSE
PRCTICA
1/6 2
MICROSYSTEMS
ENGINEERING


Q1 Transistor NPN tipo BC547
C. Integrado 4011 (4 puertas NAND tipo CMOS)
R1 Resistencia 1M
R1 y R2 Resistencias de 1K
R5 Resistencia de 1M
C1 Condensador electroltico de 1F
Cables de conexin
6.5 Montaje prctico

1.- Ajustar, mediante el potencimetro R3 del entrenador,
la tensin de +V a +9VDC.
2.- Alimentar el circuito U1; la pata 14 a +9VDC y la
pata 7 a GND.
3.- En el esquema de la figura 6-1 conectar la resistencia
R1 y preparar dos cables con los extremos pelados
que actuarn de sensor.
4.- En el esquema de la figura 6-2, conectar, mediante
los oportunos cables, el potencimetro P1 que se
encuentra en el propio entrenador.
5.- No equivocar la polaridad del condensador C1, es
electroltico
En la fotografa de la figura 6-3 se muestra el aspecto del montaje correspondiente al esquema de la figura 6-2, el
comprobador de bateras.
En este apartado vamos a trata de explicar el funcionamiento

de ambos circuitos.
6.6.1 Disparo por tacto

Este circuito nos muestra la posibilidad de construir pulsadores
tctiles sin contactos metlicos que se pueden emplear en
diferentes circuitos de activacin/desactivacin.
FIGURA 6.3. Montaje del circuito comprobandor de bateras
En este ejemplo se muestra el encendido del diodo de salida

S0 cada vez que se cierren los contactos. Posteriormente
este mismo circuito, junto con otros puede emplearse para
realizar aplicaciones ms interesantes.
En situacin de reposo, sin cerrar los contactos, la resistencia R1 garantiza que las entradas de U1A queden a nivel 1.
En estas condiciones el led de salida permanece apagado. Cuando se cierran los contactos del sensor, las entradas de U1A
quedan a 0 por lo que su salida pasa a 1 y el led se enciende.
Los contactos suelen ser dos electrodos de metal que se sitan prximos entre s. En nuestro ejemplo pueden ser dos simples
trozos de cables pelados en sus extremos. Un trozo se conecta a GND y el otro a las patillas 1 y 2 de entrada a la puerta
U1A. En cualquier caso los cables no se tocan entre s. Cuando ambos trozos se tocan con, por ejemplo un dedo, la propia
humedad de la piel hace que se cierren los contactos, dando lugar al disparo del circuito.
6.6.2 Indicador de batera baja

Se trata de un circuito bsico que detecta el nivel de tensin de una pila. Si dicho nivel de tensin es aceptable, el diodo
led de salida permanece encendido. En caso contrario, se produce una intermitencia del mismo.
El esquema de la figura 6-2 se divide en dos secciones bien diferenciadas. Por un lado las resistencias R1, R2, el potencimetro
del entrenador P1 y el transistor Q1, se encargan de medir la tensin de la pila bajo prueba. Si esta est en buenas condiciones
en R1 habr la tensin suficiente para polarizar el transistor Q1. Este conduce a saturacin y en su colector queda una
tensin de 0V (nivel 0).
Si la pila est baja de tensin, el transistor no llega a polarizarse y se bloquea. En su colector aparece entonces una tensin
positiva (nivel 1).
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
1/6 3

El potencimetro P1 permite ajustar la sensibilidad o el umbral de disparo del transistor.
Por otra parte las puertas U1A, U1B y U1C forman un circuito multivibrador controlado. Proporciona una seal de onda
cuadrada a la salida de U1C que har parpadear al led S0. La frecuencia viene determinada por el valor de C1 y R5.
El control del oscilador se realiza mediante la patilla 2 de U1A. Si est a 0, el multivibrador queda bloqueado y el led de
salida S0 permanece a nivel 1 constantemente. Esto ocurre cuando el transistor Q1 conduce debido al buen estado de la
pila.
Si por el contrario Q1 se bloquea, la patilla 2 de U1A queda a 1. En estas condiciones el multivibrador se pone en marcha
y el led parpadea indicando baja tensin en la pila.

1.- Montar el circuito de acuerdo al esquema de la figura 6-2.
2.- Colocar una pila en buen estado y realizar, mediante un voltmetro, las siguientes medidas de tensin continua:
a) Vbe en Q1= _____________; b) Vce en Q1 = _____________
3.- Colocar una pila gastada o bien cortocircuitar los conductores + y entre s. Volver a realizar y anotar las siguientes
medidas:
a) Vbe en Q1 = _____________ ; b) Vce en Q1 = _____________
ELECTRNICA DIGITAL
MSE
PRCTICA
1/6 4
MICROSYSTEMS
ENGINEERING
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
1/7 1
PRCTICA 7: Automatismo combinacional

7.1 Objetivos
Combinar diferentes funciones lgicas para la resolucin de una ecuacin que define el funcionamiento de un automatismo.

Para que el motor M se active, no slo basta con accionar el pulsador de arranque A. Es necesario que dos sensores, B y
C, estratgicamente colocados, informen al sistema de que el rea de trabajo est despejado. Esto ocurre cuando B est a
1 y C est a 0 o bien si ambos estn a 0. En los dems casos una seal sonora S, indicar alguna anomala en el
sistema.
7.2.1 Tabla de
la verdad
ENTRADAS
C
B
A
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
SALIDAS
M
S
0
0
1
0
0
0
1
0
0
0
0
1
0
0
0
1
7.2.2 Ecuaciones lgicas

Definen en qu momento las salidas se deben activar en funcin
de las variables de entrada. Si esposible las ecuaciones obtenidas
se deben simplificar.
M = A B C + A B C; M = A (B C + B C)
S = A B C + A B C; S = A (B C + B C); S= A M
Es el mostrado en la figura 7-1
FIGURA 7.1. Esquema terico.

U1 C. Integrado SN7404 (6 inversores)
U2 C. Integrado SN7408 (4 puertas AND)
U3 C. Integrado SN7432 (4 puertas OR)
MSE
PRCTICA
1/7 2
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA 7: Automatismo combinacional

7.5 Montaje prctico
Se muestra en la fotografa de la figura 7-2
1.- Conectar la tensin de alimentacin a los 3 C. Integrados U1, U2 y U3 por las patillas correspondientes (pata
14 positivo y pata 7 GND). Dicha tensin debe ser de +5VDC.
2.- Los interruptores E0 y E1 simulan las seales de entrada B y C procedente de los sensores.
3.- El pulsador E10 simula la seal de arranque A.
4.- Conectar la salida M con el led S0 que simular el motor.
5.- La seal de salida S se conecta al zumbador del entrenador. Produce la seal sonora de alarma al activarse.
FIGURA 7.2. Fotografa del montaje.
Mediante los interruptores E0 y E1 as como con el pulsador

E10, se introducen las combinaciones binarias de entrada
de acuerdo a la tabla de la verdad del apartado 7.2.1
Comprobar que las salidas S0 (M) y el zumbador (S) se
activan cuando se introducen los niveles lgicos de entrada
correspondientes.

Modificar el circuito de forma que el motor M se active
cuando los sensores B y C estn ambos a 1 o ambos a
0.
7.7.1 Tabla de la verdad

Completarla segn las nuevas condiciones del diseo
C
0
0
0
0
1
1
1
ENTRADAS
B
A
0
0
0
1
1
0
1
1
0
0
1
0
1
1
SALIDAS
M
S
7.7.2 Ecuaciones lgicas

Anotar a continuacin las ecuaciones lgicas que se obtiene. Procurad simplificar.
7.7.3 Esquema electrnico

Dibujar a continuacin el esquema
completo y montarlo sobre
elentrenador para verificar su correcto
funcionamiento
7.7.5 Diagrama de tiempos

Completar el diagrama de tiempos
que se presenta en la figura 7-3.
FIGURA 7.3. Diagrama de tiempos.
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
1/8 1
PRCTICA 8: Otro automatismo combinacional

8.1 Objetivos
Combinar diferentes funciones lgicas para la resolucin de una ecuacin que define
el funcionamiento de un automatismo digital.

Se desea controlar el motor de un limpiaparabrisas de
un coche. Este se gobierna desde tres seales de entrada:
A es la llave de contacto del vehculo, B el interruptor
de puesta en marcha del limpia y C sensor que detecta
si las varillas del limpia estn en la posicin de reposo.
Ver grfico de la figura 8-1.
FIGURA 8.1. El limpiaparabrisas.
Para activarlo es necesario que la llave de contacto del vehculo (A) est accionada, al igual que el interruptor B. Para
desactivar el motor M no basta con desactivar el interruptor B, si no que el motor debe seguir funcionando hasta que las
varillas del limpia lleguen a la posicin de reposo y accionen el final de carrera C. Se evita as que estas se detengan en
mitad del recorrido.
Por supuesto que, si se desconecta la llave de contacto general, el motor se para instantneamente en cualquier posicin.
8.2.1 Tabla de la verdad
8.2.2 Ecuacion lgica
Se presenta a continuacin.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
M
0
0
0
0
1
0
1
1
Se obtiene a partir de la tabla de la verdad. Su mxima simplificacin implica el

empleo de menos puertas lgicas para resolverla y por tanto menos circuitos
integrados.
M = A B C + A B C + A B C; M = A (B C + B C + B C)
M = A [B C + B (C + C)]; M = A [B C + B(1)]; M = A (B C + B); M = A (C + B)
El esquema electrnico que responde a la ecuacin

anteriormente obtenida, se muestra en la figura 8-2.
FIGURA 8.2. Esquema electrnico para el control del limpiaparabrisas.

U1 C. Integrado SN7404
C. Integrado SN7400
Cables de conexin
ELECTRNICA DIGITAL
MSE
PRCTICA
1/8 2
MICROSYSTEMS
ENGINEERING
PRCTICA 8: Otro automatismo combinacional

8.5 Montaje prctico
Se muestra en la fotografa de la figura 8-3.
FIGURA 8.3. Fotografa del montaje del

control del limpiaparabrisas.
Completar el diagrama de tiempos de la

figura 8-4

Empleando los teorema de Morgan, explicado en la prctica 3 de este tema, obtener los esquemas electrnicos de la ecuacin
obtenida en el apartado 8.2.2.
a) Dibujar el esquema electrnico empleando exclusivamente puertas NOR
b) Dibujar el esquema electrnico empleando exclusivamente puertas NAND
c) Anotar a continuacin las ventajas y/o incovenientes de emplear cualquiera de los teoremas de morgan.
d) Montar ambos circuitos obtenidos y comprobar su correcto funcionamiento de acuerdo a la tabla de la verdad.
Mediante los tres interruptores de entrada

E0, E1 y E2 que simulan las seales A, B
y C respectivamente, aplicar las
combinaciones descritas en la tabla de la
verdad del apartado 8.2.1. Comprobar que
la salida S0 que simula al motor M,
corresponde con dicha tabla.
ELECTRNICA DIGITAL
MSE
PRCTICA
1/2 4
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
MSE
PRCTICA
1/3 4
MICROSYSTEMS
ENGINEERING
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
2/1 1
PRCTICA 1: Decodificadores
1.1 Objetivos
Conocer el funcionamiento de los circuitos decodificadores empleados en mltiples

dispositivos o circuitos digitales.

Los decodificadores se tratan de circuitos digitales de carcter
combinacional. Su funcionamiento puede resumirse con la
siguiente definicin:
Circuito que recibe por sus entradas informacin binaria
codificada y presenta a su salida informacin binaria sin
codificar
Efectivamente, siguiendo los procesos que se desarrollaron en
algunas de las prcticas del anterior Tema 1, podemos obtener
un circuito decodificador a medida de nuestras necesidades.
Se disea la tabla de la verdad en la que se relaciona los
cdigos de entrada con las salidas que se desean activar. Se
desarrollan las ecuaciones lgicas necesarias. Se implementa
el esquema electrnico del circuito.
Una mencin especial tienen los llamados Decodificadores
Selectores. A partir de un cdigo de entrada, activan una y
slo una de sus salidas. Podemos encontrarnos con
decodificadores de BCD a decimal, de 2 x 4, de 3 x 8, etc.
FIGURA 1.1.
Esquema electrnico.

El esquema de la figura 1-1 responde a un decodificador
de 2 x 4. Por cada una de las cuatro combinaciones
de entrada posibles, se activa una y slo una de sus
cuatro salidas. Es muy frecuente emplear lgica
negativa. Esto significa que, cuando se habla de activar
una salida, sta se pone a nivel lgico 0. Si se
desactiva es porque se queda a nivel lgico 1.
Las cuatro salidas responden a la siguiente tabla de
la verdad:
ENTRADAS
SALIDAS
S3
S2
S1
S0
Las ecuaciones para cada una de las cuatro salidas

son las siguientes:
S0 = A B
S1 = A B
S2 = A B
S3 = A B

U1 C.Integrado SN7404 (6 inversores)
U2 C. Integrado SN7400 (4 puertas NAND)
U1 C.Integrado SN74139 (Doble decodificador de 2 x 4)
Cables de conexiones
1.5 Montaje prctico

Se muestra en la fotografa de la figura 12
1.- Asegurarse de conectar la alimentacin de +5VDC a las patillas correspondientes de los C. Integrados. En ambos
circuitos la 14 es positivo y la 7 GND.
2.- Conectar los interruptores E0 y E1 para las seales de entrada A y B respectivamente.
3.- Conectar los leds S0, S1, S2 y S3 del entrenador, como seales de salida.
MSE
ELECTRNICA DIGITAL
PRCTICA
2/1 2
MICROSYSTEMS
ENGINEERING
PRCTICA 1: Decodificadores
FIGURA 1.2. Fotografa del montaje.
Una vez realizado el montaje del esquema de la figura

1-1, comprobar el correcto funcionamiento del circuito
mediante la tabla de la verdad anterior.
El dispositivo integrado SN74139 consta de dos
decodificadores de 2 x 4 totalmente independientes
entre s. La figura 1-3 muestra el diagrama de
conexiones de este dispositivo.
FIGURA 1.3. Diagrama de conexiones

del decodificador SN74139.
FIGURA 1.4. Esquema del decodificador

de 2 x4 SN74139.
Completar el diagrama de tiempos de la figura 1-5

Montar el esquema electrnico de la figura
1-4. Comprobar su funcionamiento y
completar la siguiente tabla de la verdad.
ENTRADAS
SALIDAS
Y0
Y1
Y2
Y3
FIGURA 1.5. Diagrama de tiempos del decodificador.
El esquema de la figura 1-4 emplea uno de los dos decodificadores. Cada

uno de ellos dispone de una seal adicional llamada G. Cuando dicha
seal est desactivada (a nivel 1), la salidas tambin lo estn,
independientemente del estado de las entradas. Las salidas se activan
por lgica negativa (nivel 0).
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
2/2 1
PRCTICA 2: El display de 7 segmentos

2.1 Objetivos
Explicar el funcionamiento y control de los displays
numricos formados por diodos luminosos tipo led.
Un display de 7 segmentos consiste bsicamente en

un conjunto de diodos luminosos tipo led,
estratgicamente ubicados y en forma de segmentos
o rayas. A dichos segmentos se les denomina a, b, c,
d, e, f, g y dp (punto decimal). Segn qu leds se
iluminen se consigue formar cualquier dgito numrico.
Los hay de dos tipos: nodo comn y ctodo comn,
tal y como muestra la figura 2-1.
En los del tipo de nodo comn, todos los nodos de
los leds o segmentos estn unidos internamente a una
patilla comn que debe ser conectada a potencial
positivo (nivel 1). El encendido de cada segmento
individual, se realiza aplicando potencial negativo
(nivel 0) por la patilla correspondiente.
En los del tipo de ctodo comn, todos los ctodos de
los leds o segmentos estn unidos internamente a una
patilla comn que debe ser conectada a potencial
negativo (nivel 0). El encendido de cada segmento
individual, se realiza aplicando potencial positivo (nivel
1) por la patilla correspondiente.
FIGURA 2.1. Los displays de nodo y ctodo comn.
Es muy frecuente conectar a cada uno de los segmentos

con una resistencia de absorcin que limite el paso de
corriente hacia los mismos. En el entrenador
UNIVERSAL TRAINER se han empleado displays de
nodo comn del modelo SA43-11HWA o equivalentes.
El diagrama de pines del mismo se puede observar en
el esquema de la figura 2-2.

Se muestra en la figura 2-2 y corresponde al montaje
implementado en el entrenador, al que se le han
aadido un conjunto de interruptores de entrada para
controlar individualmente cada uno de los segmentos
del display.
FIGURA 2.2. Esquema

electrnico de montaje.

2.5 Montaje prctico
Cables de conexin
Segn el esquema anterior y, a la vista de la fotografa de

la figura 2-3, no es necesario emplear ningn componente
adicional. Basta con unir, mediante cables de conexiones,
los distintos interruptores con los segmentos de los displays.
El display U7 queda habilitado al conectarse su patilla
comn, D0, con el positivo de alimentacin de +5VDC.
MSE
ELECTRNICA DIGITAL
PRCTICA
2/2 2
MICROSYSTEMS
ENGINEERING
PRCTICA 2: El display de 7 segmentos


Como la patilla comn D0 del display U7 del entrenador,
est conecta a +5VDC, el display est permanentemente
habilitado al tratarse de un display de nodo comn.
Cuando se aplica nivel lgico alto por D0, los distintos
segmentos del display podrn encenderse o no dependiendo
del nivel lgico que se les aplique individualmente. A nivel
0 el segmento se enciende, en caso contrario permanece
apagado.
Aplicando las oportunas combinaciones binarias mediante los interruptores E0-E7 a los segmentos del display,
se puede conseguir que este visualice y represente, entre otros, los distintos smbolos numricos.
DIGITO
A=(E0)
B(E1)
C(E2)
SEGMENTOS
D(E3)
E(E4)
F(E5)
G(E6)
DP(E7)
0
1
2
3
4
5
6
7
8
9
Completar la siguiente
tabla de la verdad
indicando qu
segmentos deben
activarse para
representar algunos de
los caracteres
alfanumricos
propuestos, bien sea en
maysculas o en
minsculas. Algunos de
ellos sern imposibles
de representar sobre un
display de 7 segmentos.
DIGITO
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A=(E0)
B(E1)
C(E2)
SEGMENTOS
D(E3)
E(E4)
Completar la siguiente tabla de

la verdad indicando qu
segmentos deben activarse para
representar cualquier dgito del
0 al 9. Verificarlo aplicando
mediante los interruptores los
niveles lgicos apropiados.
F(E5)
G(E6)
DP(E7)
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
2/3 1
PRACTICA 3: Decodificador BCD a 7 segmentos

3.1 Objetivos
Controlar un display de 7 segmentos
mediante el empleo de un decodificador
comercial diseado expresamente para
ello.
Un decodificador BCD a 7 segmentos esta expresamente

diseado para controlar este tipo de displays. Recibe a su
entrada el cdigo binario BCD que representa el nmero a
visualizar. A su salida el decodificador responde activando
los segmentos necesarios, de forma que dicho nmero se
vea iluminado.
De la misma forma que existen displays de nodo comn
y de ctodo comn, tambin existen decodificadores para
ambos tipos de displays. Un decodificador para displays de
nodo comn tiene sus salidas activas mediante nivel 0,
dado que a de controlar los ctodos de los segmentos. Por
el contrario, un decodificador para displays de ctodo
comn, tiene sus salidas activas por nivel lgico 1, dado
que ha de gobernar los nodos de los segmentos de dicho
display.
FIGURA 3.1. Diagrama de pines del decodificador BCD

a 7 segmentos SN7447.
La tabla que se presenta a continuacin describe la

finalidad de cada una de las patillas de este dispositivo.
Pin N
1, 2, 6 y 7
9, 10, 11, 12,
13, 14 y 15
8 y 16
3
5
Nombre
B, C, D y A
Descripcin
Entradas. Por estas 4 patillas A,B,C y D, se introduce el cdigo BCD de entrada del nmero a visualizar.
e, d, c, b, a, g, f Salidas. Se conectan a los 7 segmentos del display a controlar (a, b, c, d, e, f, g). Son activas por nivel 0.
GND y VCC
Son las patillas de alimentacin. GND a tierra y VCC a +5VD
LT
Entrada Lamp Test. Cuando se activa mediante nivel 0, se iluminan todos los segmentos del display
independientemente de las entradas A, B, C y D.
RBI
Entrada activa por 0. Cuando est activada y el cdigo BCD de entrada se corresponde con el del dgito
0 (0000), el display queda desconectado. El nmero 0 no se visualiza. Por otra parte la salida BI/RBO
pasa a 0.
BI/RBO
Entrada/salida. Si se aplica un 0 por esta patilla las salidas a los segmentos se desconectan dejando al
display en blanco. Aplicando una seal de onda cuadrada se puede variar el brillo del mismo. Por otra
parte si se introduce un 0 por la patilla 5 (RBI), esta seal acta como salida y se pone a 0 cada vez
que se introduzca el cdigo BCD del nmero 0 (0000)
FIGURA 3.2.
Conexin del
decodificador a un
display.
El dispositivo integrado SN7447 consiste en un decodificador

BCD a 7 segmentos cuyas salidas son activas por nivel 0,
es decir, para displays de nodo comn. En la figura 3-1
se presenta el encapsulado del mismo con la distribucin
de patillas.
Se presenta en la figura 3-2.
MSE
ELECTRNICA DIGITAL
PRCTICA
2/3 2
MICROSYSTEMS
ENGINEERING
PRACTICA 3: Decodificador BCD a 7 segmentos

U1 C integrado SN7447 (decodificador BCD a 7 segmentos)

Cables de conexin
3.5 Montaje prctico

Bsicamente consiste en emplear el display U7
del entrenador. La lnea comn D0 se conecta
con +5VDC. Los interruptores E0-E3 del
entrenador se conectan con las entradas A, B,
C y D, por donde se generan los distintos cdigos
BCD de entrada.
FIGURA 3.3. Montaje Prctico.

DIGITO
0
1
2
3
4
5
6
7
8
9
I n t r o d u c i r, m e d i a n t e l o s
interruptores E0-E3, los valores
BCD correspondientes a los dgitos
del 0 al 9. Completar la siguiente
tabla de la verdad indicando los
segmentos que se activan en cada
caso.
E3
0
0
0
0
0
0
0
0
1
1
ENTRADA BCD
E2 E1 E0 A
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
0
0
0
0
0
1
SEGMENTOS DE SALIDA
C
D
E
F
G

Cuando se introducen valores binarios de
entrada por encima del 9 (1001), el
decodificador responde visualizando una serie
de smbolos predefinidos. Completar la
siguiente tabla de la verdad indicando qu
segmentos se activan y dibujando el smbolo
que aparece sobre el display.
E3
1
1
1
1
1
1
ENTRADA BCD
E2 E1 E0 A
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
SEGMENTOS DE SALIDA
B C D E F G SIMBOLO
Pon el interruptor E9, conectado a la entrada LT, a nivel 0. Anotar qu se aprecia en el display y dar una explicacin.
Posteriormente volver a dejar ese interruptor en reposo, a 1.
Introducir el cdigo BCD del dgito 0. Colocar la patilla 4 de U1 (BI/RBO) a la salida 128 del generador lgico de onda
cuadrada. Seleccionar una baja frecuencia en el mismo colocando los tres switches en la posicin ON. Describir brevemente
lo que ocurre a medida que se aumenta la frecuencia. Indicar la utlidad que se le puede dar a esa patilla.
El interruptor E9 genera la seal LT (Lamp

Test). Debe estar normalmente a 1.
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
2/4 1
PRACTICA 4: Multiplexores
4.1 Objetivos
Dar a conocer este tipo de circuitos digitales que hacen las veces de conmutadores electrnicos capaces de
distribuir informacin procedente de lugares diferentes.

Por definicin un multiplexor es un circuito capaz de canalizar informacin digital procedente de mltiples entradas sobre
una nica salida en un instante determinado. Nos podemos encontrar con diversas configuraciones: multiplexores de 2
entradas a 1 salida, de 4 a 1, de 8 a 1, etc. Unas seales de control se encargan de seleccionar qu entrada es la que se
desea obtener por la salida. Un multiplexor de 2 a 1 tendr una nica seal de control, un multiplexor de 4 a 1 tiene dos
seales de control, uno de 8 a 1 tendr 3, y as sucesivamente. La figura 4-1 muestra una serie de conmutadores de 2, 4 y
8 contactos, equivalentes elctricamente a multiplexores de otras tantas entradas.
FIGURA 4.1.
Equivalentes elctricos de los multiplexores.

Se presenta en la figura 4-2
FIGURA 4.2. Esquema de un

multiplexor de 2 a 1.
Efectivamente se trata de un multiplexor de 2 entradas y una salida. Los interruptores E0 y E1 proporcionan la informacin
para las entradas 0 y 1 respectivamente. El interruptor E9 selecciona la entrada cuya informacin estar presente en la
salida representada por S0.

U2 C. Integrado SN74258 (cudruple multiplexor de 2 a 1)
U3 C. Integrado SN7447 (decodificador BCD a 7 segmentos)
Cables de conexin)
MSE
PRCTICA
2/4 2
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
4.5 Montaje prctico
Es el mostrado en la fotografa de la figura 4-3.
FIGURA 4.3. Montaje del multiplexor de 2 a 1.
Conectar las alimentaciones a los tres circuitos empleados.

Las patas 7 se conectan a GND y las 14 a +5VDC. Los
interruptores E0 y E1 actan como canales para las
entradas 0 y 1. El interruptor E9 permite seleccionar
una de las dos entradas. El estado lgico de la entrada
seleccionada se visualizar sobre el led de salida S0.
CONTROL
E9
0
0
0
0
1
1
1
1
ENTRADAS
E1
E0
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
SALIDA
S0
FIGURA 4.4. Diagrama de tiempos del multiplexor de 2 a 1.

El dispositivo integrado SN74258 contiene en su interior cuatro multiplexores de 2 a 1 gobernados por una seal
de control comn a todos ellos. El diagrama de conexiones se muestra en la figura 4-5 junto al esquema elctrico
equivalente.
Montar el circuito del esquema de la figura 4-6
FIGURA 4.5. Diagrama de pines y equivalencia elctrica Del

cudruple multiplexor de 2 a 1.
El circuito multiplexa dos cdigos

BCD distintos y los visualiza sobre
dos displays de 7 segmentos. Cuando
la seal de control generada por el
interruptor E9 est a nivel 0, el
display U7 queda activado. El
multiplexor presenta en sus cuatro
salidas la informacin presente en
las entradas 1A, 2A, 3A y 4A. Esta
procede de los interruptores E0, E1,
E2 y E3 del entrenador y a travs
de ellos se introduce el cdigo BCD
de las unidades a visualizar. Este
cdigo BCD se decodifica a 7
segmentos mediante U3 para,
finalmente, visualizarse sobre el
display U7 de unidades.
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
2/4 3
FIGURA 4.6. Multiplexado sobre dos displays de 7 segmentos.
Cuando la seal de control generada por E9 est a nivel 1, se activa el display U8. El multiplexor presenta
sobre sus cuatro salidas la informacin presente en las entradas 1B, 2B, 3B y 4B. Esta procede de los interruptores
E4, E5, E6 y E7 del entrenador y a travs de ellos se introduce el cdigo BCD de las decenas. Este se decodifica
a 7 segmentos mediante U3 para, finalmente visualizarse sobre el display U8 de decenas.
Conviene hacer notar que las salidas 1Y, 2Y, 3Y y 4Y del multiplexor U2 estn negadas respecto a las entradas.
La posicin de los interruptores E0-E7 se debe tomar por tanto invertida, hacia arriba nivel 0 y hacia abajo
nivel 1.
Comprobar que segn lo explicado cuando E9 vale 0 sobre el display de unidades (U7) se visualiza el valor
BCD introducido por E0-E3. El display de decenas U8 permanece apagado. Cuando vale 1, sobre el display
de las decenas (U8) se visualiza el valor BCD introducido por E4-E7. El display de unidades (U7) permanece
ahora apagado.
La seal de control se puede conectar a una de las salidas del generador lgico de onda cuadrada en lugar de
al interruptor E9. De esta manera el multiplexado se realiza de forma automtica y repetitiva. Durante un instante
de tiempo se visualiza el valor BCD de E0-E3 sobre el display de unidades y luego el valor BCD de E4-E7 sobre
el display de decenas y vuelta a empezar.
Si se elige una baja frecuencia del generador (p.ej. la salida 128 y los tres switches de SW12 en ON), se aprecia
perfectamente la intermitencia en ambos displays. A medida que aumentamos la frecuencia la intermitencia se
hace cada vez menos acusada y los displays parecen estar ambos encendidos. Dar una explicacin al fenmeno.
ELECTRNICA DIGITAL
MSE
PRCTICA
2/4 4
MICROSYSTEMS
ENGINEERING
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
2/5 1
PRACTICA 5: El sumador
5.1 Objetivos
Estudiar el funcionamiento de circuitos digitales
capaces de hacer la suma aritmtica entre uno o
ms bits de entrada.

El circuito aritmtico ms simple es el llamado Sumador
Completo. Este es capaz de sumar dos bits (A + B) y tiene en
cuenta posibles llevadas previas procedentes de otros sumadores
(Ci). A su salida genera un bit como resultado de la suma (S)
y otro de posible llevada si se diera el caso (Co). El esquema
por bloques se muestra en la figura 5-1 y debe responder a
la siguiente tabla de la verdad.
ENTRADAS
Ci A
B
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
SALIDAS
S Co
0
0
1
0
1
0
0
1
1
0
0
1
0
1
1
1
FIGURA 5.1. Esquema por bloques del sumador completo con acarreo.
Conectando sumadores completos entre

s, se pueden obtener circuitos
aritmticos capaces de sumar datos de
varios bits. El esquema por bloques que
se muestra en la figura 5-2, muestra el
caso de un circuito sumador de 4 bits.
Las entradas A1-A4 forman los cuatro
bits del sumando A, las entradas B1B4 forman los 4 bits del sumando B.
El resultado se obtiene por las salidas
S1-S4. As mismo se dispone de una
entrada de llevada previa Ci y una
salida de llevada en el 4 bit Co.
El esquema
electrnico de la
figura 5-3 presenta
un circuito sumador
completo de dos bits
implementado con
puertas lgicas
tpicas.
FIGURA 5.3. Esquema del sumador completo.
MSE
PRCTICA
2/5 2
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
5.5 Montaje prctico

U2 C. Integrado SN7486 (4 puertas EOR)
U1 C. Integrado SN74LS283 (sumador completo de 4 bits)
Cables de conexiones
Se muestra en la fotografa de la figura 5-4 y no

debe tener ninguna complicacin. Se recuerda
la necesidad de alimentar a todos los circuitos
integrados que se empleen. En este caso las
patillas 7 de cada uno de ellos se conectan a
GND y las patillas 14 a +5VDC.
Figura 5-4. Montaje del circuito simulador
Para la comprobacin del circuito basta completar la siguiente tabla de la verdad y

comprarla con la del apartado 5.2.
ENTRADAS
Ci A
B
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
SALIDAS
S Co
Consiste em emplear el dispositivo

integrado SN74LS283. Se trata de
un sumador completo de 4 bits cuyo
diagrama de pines y smbolo lgico
se muestra en la figura 5-5.
Figura 5-5. Diagrama de pines y smbolo

del sumador SN74LS238.
El esquema del circuito de la figura 5-6

consiste en realizar un sumador de 4 bits
empleando el dispositivo anterior. Montarlo
y completar la tabla de la verdad que se
expone a continuacin.
FIGURA 5.6. Esquema del circuito

sumador de 4 bits.
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
2/5 3
(Ci)
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
E7
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
ENTRADAS
DATO A
E6 E5 E4 E3
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
1
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
1
0
0
0
0
1
1
1
1
DATO B
E2 E1
0
1
0
0
1
0
1
1
0
0
0
0
0
0
1
1
0
1
0
0
1
0
1
1
0
0
0
0
0
0
1
1
SALIDAS
SUMA
(Co)
E0
S3 S2 S1
0
1
1
1
0
1
0
1
0
1
1
1
0
1
0
1
S0
El esquema que se propone en la figura 5-7 es

similar al anterior en cuanto a que usa el sumador
completo de 4 bits SN74LS283. Para mejorar la
visualizacin del resultado se emplea, a modo
de calculadora, un display de 7 segmentos
con su correspondiente decodificador.
FIGURA 5.7. Sencilla calculadora.
Completar la siguiente tabla de la verdad

en la que se proponen diferentes sumandos
de entrada. Anotar el resultado binario de
las sumas, presente en las salidas S1-S4 del
sumador, as como el smbolo que se
visualiza en el display.
Se puede apreciar que bajo ciertas

condiciones el display visualiza smbolos
que no corresponden a nmeros del 0 al
9. Dar una explicacin del porqu de esas
situaciones.
(Ci)
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
E7
0
0
1
0
1
0
0
0
0
0
1
0
1
0
0
0
ENTRADAS
DATO A
E6 E5 E4 E3
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
0
0
0
1
1
0
1
0
0
1
0
1
0
1
1
1
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
0
0
0
1
1
0
1
0
0
1
0
1
0
1
1
1
0
DATO B
E2 E1
0
0
0
1
0
0
1
0
0
0
1
1
1
0
1
1
0
0
0
1
0
0
1
0
0
0
1
1
1
0
1
1
E0
0
0
0
1
0
1
1
1
0
0
0
1
0
1
1
1
(Co)
S4
SALIDAS
SUMA
S3 S2 S1
DISPLAY
ELECTRNICA DIGITAL
MSE
PRCTICA
2/5 2
MICROSYSTEMS
ENGINEERING
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
2/6 1
PRACTICA 6: El restador
6.1 Objetivos
Estudiar el funcionamiento de los circuitos digitales capaces de realizar la resta aritmtica entre uno o ms bits de entrada
ENTRADAS SALIDAS
A
B Ci SR Co
0
0
0
0
0
0
1
0
1
1
1
0
0
1
0
1
1
0
0
0
0
0
1
1
1
0
1
1
0
1
1
0
1
0
0
1
1
1
1
1
El circuito ms sencillo es el llamado Restador Completo. Es capaz

de restar dos bits (A - B) y tener en cuenta posibles llevadas previas
procedentes de otros circuitos restadores (Ci). A su salida genera el
bit resultante de la resta (Sr) y otro de posible llevada de salida si
se diera el caso (Co). El esquema por bloques se muestra en la figura
6-1 y debe responder a la siguiente tabla de la verdad.
FIGURA 6.1. Esquema por bloques y tabla de la verdad del restador completo.
Conectando varios restadores completos entre s, se puede construir circuitos aritmticos capaces de restar dos valores de
varios bits cada uno. En la figura 6-2 se presenta el esquema por bloques de un circuito restador de 4 bits. Las entradas
A1-A4 forman los cuatro bits del minuendo, las entradas B1-B4 corresponden a los 4 bits del substraendo. El resultado se
obtiene por las salidas S1-S4. As mismo se dispone de una entrada de llevada previa (Ci) y una salida de llevada en el 4
bit (Co).
FIGURA 6.2. Esquema por bloques de un circuito restador de 4 bits.
ELECTRNICA DIGITAL
MSE
PRCTICA
2/6 2
MICROSYSTEMS
ENGINEERING
FIGURA 6.3. Restador completo.

U1 C.Integrado SN7486 (4 puertas EOR)
U4 C.Integrado SN7432 (4 puertas OR)
U2 C. Integrado SN74LS283 (sumador de 4 bits)
Cables de conexin
6.5 Montaje prctico
Se insiste en la necesidad de alimentar a los cuatro dispositivos integrados que se emplean en el montaje. Las patillas
7 de cada uno se conectan con GND, las patillas 14 con +5VDC. El led de salida So representa el bit resultante de
las resta. El led de salida S1 representa la llevada de salida si la hubiera.
ENTRADAS SALIDAS
A
B Ci SR Co
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
1
1
1
1
Para la comprobacin del circuito basta con empletar la siguiente tabla de la verdad y
compararla con la del apartado 6.2.
El esquema electrnico de la figura 6-3 presenta un circuito restador completo de dos bits implementado con puertas
lgicas. El bit A introducido mediante E0 representa al minuendo. El bit B introducido mediante E1 representa al
substraendo.
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
2/6 3
Una tcnica muy extendida en los circuitos

aritmticos digitales es la realizacin de
restas mediante suma de complementos.
De esta forma se puede emplear un nico
circuito sumador y un circuito
complementador. Mediante la seal de
control CR se realiza la suma de los
operandos A y B o bien la suma del
operando A ms el complemento del
operando B, lo que dar lugar a la resta de
ambos. Analizar y montar el circuito de la
figura 6-4.
FIGURA 6.4. Circuito
sumador/restador.
Cuando la seal de control CR (E9) vale 0, la unidad

complementaria formada por las puertas EOR de U1,
introducen los cuatro bits del dato B al circuito sumador
U2. Se realiza la suma de ambos datos. Cuando la
seal de control CR (E9) vale 1, la unidad
complementaria introducen al circuito sumador el
complemento a uno del dato B ms uno de llevada
(complemento a dos). Este se suma con los bits del
dato A dando lugar a un resultado equivalente a la
resta de A menos B.
En este tipo de circuitos, en el caso de realizar la
operacin de restar, tanto la entrada de llevada (Ci)
como salida de la misma (Co) se debe interpretar
invertida respecto al caso de realizar una suma.
Completar la siguiente tabla de la verdad.
(Ci)
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
E7
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
ENTRADAS
DATO A
E6 E5 E4 E3
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
1
1
1
0
1
0
0
0
1
0
1
1
DATO B
E2 E1
0
1
0
0
1
0
1
1
1
0
0
0
0
0
1
1
0
1
0
0
1
0
1
1
1
0
0
1
1
0
0
0
E0
0
1
1
1
1
1
0
1
0
1
1
1
1
1
0
1
(Co)
SALIDAS
RESULTADO
S3 S2 S1 S0
La fotografia de la figura 6-5 muestra el montaje del circuito

correspondiente al esquema de la figura 6-4.
FIGURA 6.5. Montaje del circuito sumador/restador.
ELECTRNICA DIGITAL
MSE
PRCTICA
2/6 4
MICROSYSTEMS
ENGINEERING
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
2/7 1
PRACTICA 7: Sumador con correccin a BCD

7.1 Objetivos
Realizar un circuito de suma aritmtica cuyo resultado sea ajustado a los valores BCD comprendidos entre
el 0 (0000) y el 9 (1001).

Efectivamente, en anteriores prcticas relacionadas con circuitos aritmticos,
se pudo observar como el resultado de la operacin era una resultado
binario puro que puede exceder del rango de los valores BCD representados
a continuacin:
Analizar la siguiente tabla donde se representan diferentes ejemplos de
sumas que ofrecen distintos resultados.
DATO A + DATO B = RESULTADO
DATO A
BCD
3
2
5
7
6
9
7
8
DATO B
BINARIO
0011
0010
0101
0111
0110
1001
0110
1000
BCD
5
4
7
7
4
9
8
8
Se puede apreciar que, como consecuencia de

sumar ciertos dgitos BCD, el resultado obtenido
es mayor de 9 (1001) e incluso se genera llevada.
En estos casos se puede emplear lo que se llama
el ajuste decimal o BCD de forma que el resultado
final se corresponda exactamente con resultados
decimales.
Dicho ajuste se realiza con ayuda de un segundo
circuito sumador encargado de aadir 6 (0110) al
resultado obtenido por el primero. Sumar 6 equivale
en realidad a restar 10; 10 (1010) es el complemento
a 2 del nmero 6 (0110).
Se obtienen as resultados decimales comprendidos
entre 0 y 9 ms la llevada si la hubiera.
Nmero
0
1
2
3
4
5
6
7
8
9

La figura 7-1 muestra el esquema electrnico de un
circuito sumador con correccin a BCD.
Figura 7.1. Esquema del sumador con correccin a BCD.
Cdigo BCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
RESULTADO
BINARIO
0110
0100
0111
0111
0100
1001
1000
1000
BCD/HE X
8
6
C
E
A
2
F
0
BINARIO
1000
0110
1100
1110
1010
0010 y llevo 1
1111
0000 y llevo 1
MSE
ELECTRNICA DIGITAL
PRCTICA
2/7 2
MICROSYSTEMS
ENGINEERING
PRACTICA 7: Sumador con correccin a BCD

7.5 Montaje prctico

U1-U2 C. Integrado SN74238 (2 sumadores de 4 bits)
Cables de conexin
Deben alimentarse los cuatro circuitos integrados empleados. U1 y U2 se alimentan desde las patitas 16 +Vcc y 8 GND.
U3 y U4 se alimentan desde las patitas 14 + Vcc y 7 GND.
El sumador U1 realiza la suma de los operandos A y B de cuatro bits cada uno y que se introducen a travs de los interruptores
E0-E3 y E4-E7 respectivamente. E9 sirve para introducir un posible acarreo previo de entrada.
El resultado binario de este sumador primario se aplica como sumando al segundo sumador U2. Las puertas lgicas contenidas
en U3 y U4 detectan si dicho resultado es mayor de 9 o bien si hubo llevada. En este caso el segundo sumador U2 recibe
como sumandos el resultado de la primera suma y el valor binario 0110 (6). El resultado ofrecido ahora es un resultado
convenientemente corregido a BCD.
(Ci)
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
E7
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
ENTRADAS
DATO A
E6 E5 E4 E3
0
0
0
1
0
0
0
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
1
0
0
0
0
0
0
0
0
0
1
0
1
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
DATO B
E2 E1
1
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
1
0
1
1
0
0
0
0
0
0
1
1
SALIDAS
RESULTADO
(Co)
E0
S3 S2 S1 S0
0
1
1
1
0
1
0
1
0
1
1
1
0
1
0
1

Como trabajo personal se propone realizar el montaje del
esquema de la figura 7-2. Se trata de visualizar sobre el
display de 7 segmentos el resultado BCD de la suma
realizada
Figura 7-2. Esquema de ampliacin del sumador con correccin BCD.
Completar la siguiente tabla de la verdad.
Si tras la primera suma se obtiene un resultado igual o menor de 9, el segundo sumador U2 realiza la suma de dicho
resultado ms 0000 (0). En este caso no hay necesidad de realizar la correccin.
MSE
ELECTRNICA DIGITAL
MICROSYSTEMS
ENGINEERING
PRCTICA
2/8 1
PRACTICA 8: Circuitos comparadores

8.1 Objetivos
Analizar el funcionamiento de estos circuitos capaces de comparar entre s, dos
magnitudes numricas binarias.

Efectivamente, los comparadores son circuitos de tipo combinacional
capaces de comparar dos nmeros binarios y determinar si ambos son
iguales o cual de los dos es mayor (o menor). La figura 8-1 muestra
el esquema por bloques de un comparador elemental de dos bits.
Como resultado de comparar el bit del dato A con el bit del dato B, se
pueden generar tres posibles salidas: I = que el bit A y el bit B sean
iguales; M = que el bit A sea mayor que el bit B; m = que el bit A sea
menor que el bit B. La siguiente tabla de la verdad relaciona los dos
bits de entrada con las tres posibles salidas:
Partiendo de este circuito bsico se pueden realizar
comparadores que comparen dos nmeros de n bits,
como el mostrado en el esquema por bloques de la
figura 8-2, que compara dos nmeros de cuatro bits
cada uno.
ENTRADAS
A
B
l
0
0
1
0
1
0
1
0
0
1
1
1
SALIDAS
M m
0
0
0
1
1
0
0
0
FIGURA 8.2. Comparador de 4 bits.
Se puede apreciar que est compuesto de cuatro comparadores. Cada

uno de ellos compara un bit del dato A con el correspondiente del
dato B. Se obtienen cuatro salidas individuales de igualdad: I3-I0;
cuatro de A mayor que B: M3-M0 y otras cuatro de A menor que
B: m3-m0.
Mediante las ecuaciones lgicas que se muestran a continuacin se
pueden obtener tres nicas salidas globales que determinen si los
cuatro bits del dato A son iguales a los cuatro del dato B (I); si el
dato A es mayor que el B (M) o bien si el dato A es menor que el
B (m).
I = I0 I1 I2 I3
M = M3 + I3 M2 + I3 I2 M1 + I3 I2 I1 M0
m=IM

La figura 8-3 muestra el esquema electrnico de un
comparador de un bit (A) con otro (B).
FIGURA 8.3. Esquema de un comparador de 1 bit.
FIGURA 8.1. Comparador

elemental de dos bits.
ELECTRNICA DIGITAL
MSE
PRCTICA
2/8 2
MICROSYSTEMS
ENGINEERING

8.5 Montaje prctico

U2 C. Integrado SN7408 (4 Puertas AND)
U1 C. Integrado SN7485 (Comparador de 4 bits)
Cables de conexin
Se muestra en la fotografa de la figura 8-4. Alimentar a

los tres circuitos integrados que lo componen. Las patas
7 se conectan con GND y las 14 con +5VDC.
FIGURA 8.4. Montaje prctico del comparador de 1 bit.

Una vez montado el circuito de la figura 8-3 basta completar la siguiente tabla de la
verdad y compararla con la del apartado 8.2 para comprobar el correcto funcionamiento.
ENTRADAS
A
B
l
0
0
0
1
1
0
1
1

El dispositivo integrado SN7485
consiste en un comparador de dos
nmeros de 4 bits cada uno. La figura
8-5 muestra la distribucin de pines
as como el smbolo del mismo.
FIGURA 8.5. Distribucin de pines y
smbolo del comparador SN7485.
La siguiente tabla presenta una descripcin de las patillas

Pin N
Nombre
10, 12, 13, 15 A0, A1, A2, A3
9, 11, 14, 1 B0, B1, B2, B3
5
A>Bout
6
A>Bout
7
A>Bout
2
A<Bin
3
A=Bin
4
A>Bin
8, 16
GND, VCC
Descripcin
Entrada de los cuatro bits correspondientes al dato A
Entrada de los cuatro bits correspondientes al dato B
Salida del comparador A>B
Salida del comparador A=B
Salida del comparador A<B
Entrada desde un comparador previo A<B
Entrada desde un comparador previo A=B
Entrada desde un comparador previo A>B
Entradas de alimentacin a +5VCC
SALIDAS
M m
Los interruptores E0 y E1 introducen el bit del dato A y

el del dato B respectivamente. Los leds de salida S0, S1
y S2 informan del resultado de la comparacin: I (igualdad),
M (A mayor que B) y m (A menor que B).
MSE
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
2/8 3

Se trata de un comparador de dos datos, A y B, de cuatro bits cada uno. Como resultado de la comparacin de esos dos
datos, se generan tres posibles salidas:
A>B: Se activa cuando el valor de los cuatro bits de la dato A es mayor que el valor del dato B
A=B: Se activa cuando los cuatro bits del dato A son iguales a los cuatro bits del dato B
A<B: Se activa cuando el valor de los cuatro bits del dato A es menor que el valor del dato B
Por otra parte dispone de tres entradas: A>B, A=B y A<B. Estas proceden de las respectivas salidas de comparadores previos.
Se puede as conectar comparadores en cascada que permitan realizar comparaciones con nmeros de tantos bits como
sean necesarios.
Montar el circuito del esquema de la figura 8-6, cuyo montaje prctico se aprecia en la fotografa de la figura 8-7.
FIGURA 8.6. Esquema electrnico del comparador de cuatro bits.
SALIDAS
ENTRADAS
Para comprobar el correcto funcionamiento del

comparador, se sugiere completar la siguiente tabla de
la verdad en la que se proponen diferentes valores tanto
para el dato A como para el dato B.
E7
1
0
0
0
1
0
0
1
0
1
1
DATO A
E6 E5
0
0
0
0
0
1
1
1
1
0
1
1
0
0
1
1
1
0
1
0
0
0
E4
1
1
1
0
1
1
0
1
0
0
0
E3
0
1
0
0
0
1
0
1
0
0
1
DATO B
E2 E1
1
0
0
0
0
1
1
0
0
1
1
1
0
0
1
1
0
1
1
1
1
1
E0 S2(A<B) S1(A=B) S0(AB)

1
0
1
1
1
0
1
1
0
1
0
ELECTRNICA DIGITAL
MSE
PRCTICA
2/8 4
MICROSYSTEMS
ENGINEERING
ELECTRNICA DIGITAL
PRCTICA
3/1 1
PRCTICA 1: Bscula R-S asncrona

1.1 Objetivos
Presentar el funcionamiento de los circuitos secuenciales llamados bsculas o Flip-Flops capaces de registrar
o memorizar un evento de entrada.

La bscula R-S asncrona es el circuito secuencial
ms simple que existe. Las salidas no slo dependen
del estado actual de las entradas si no que tambin
dependen del estado anterior. La figura 1-1 representa
un esquema por bloques simplificado del mismo.
FIGURA 1.1. Esquema por bloques de la bscula R-S asncrona.
Dispone de dos entradas, S (Set) y R (Reset). La primera, S, cuando se activa, pone a 1 la salida Q. La entrada R
por el contrario, cuando se activa, pone la salida Q a 0. La salida No-Q siempre es lo contrario de Q.
Se trata de la clula elemental de memoria. Efectivamente, basta con activar momentneamente una de los dos
entradas, para actuar sobre la salida Q. Si las entradas S o R estn desactivas, la salida Q recuerda o conserva la
ltima accin llevada a cabo con ella. Se puede dar una situacin de indeterminacin o prohibida cuando ambas
entradas S y R estn activadas al mismo tiempo.

Se muestra en la figura 1-2
FIGURA 1.2. Bscula R-S con puertas NCR.

U1 C. Integrado SN7402 (4 puertas NOR)

Cables de conexin
1.5 Montaje prctico

El interruptor E0 acta como entrada de activacin
Set (S) mientras que E1 acta como entrada de borrado
Reset (R). Al circuito integrado se le alimenta
conectando la pata 7 a GND y la 14 a +5VDC. La
figura 1-3 muestra la fotografa del montaje.
FIGURA 1.3. Montaje de la bscula R-S con puertas NOR.
ELECTRNICA DIGITAL
PRCTICA
3/1 2
PRCTICA 1: Bscula R-S asncrona

Una vez montado el circuito completar la siguiente tabla de la verdad as como el diagrama
de tiempos que se muestra en la figura 1-4.
S
0
0
1
1
R
0
1
0
1
/Q
Comprobar que cuando las entradas S y R estn en reposo (a 0), la salida Q conserva el ltimo estado anterior. Por otra
parte, cuando las entradas S y R estn ambas 1 se produce el estado prohibido o de indeterminacin. En esta situacin,
se puede predecir cmo van a quedar las salidas Q y /Q (en este caso ambas a 0). Lo que es desconocido es cmo quedarn
al desaparecer ese estado de indeterminacin.

El esquema de la figura 5-1 muestra la bscula R-S con
puertas NAND.
FIGURA 1.5. Bscula R-S
con puertas NAND.
La nica pero notable diferencia respecto a la bscula R-S con puertas NOR, es que en esta ocasin las entradas S (set) y
R (Reset) son activas por lgica negada. Para que la salida Q se ponga a 1 es necesario activar S (Set) introduciendo un
0. Para poner la salida Q a 0, se activa R (Reset) mediante 0.
En situacin de reposo las entradas S y R estn a 1. La salida Q no cambia de estado y conserva el ltimo que tena.
La situacin de indeterminacin o prohibida se produce cuando ambas entradas estn a 0. Tanto las salidas Q como /Q
quedan a 1, pero se desconoce el estado al que retornarn cuando la situacin de indeterminacin finalice.
Montar el esquema anterior y completar la siguiente tabla de la verdad. Compararla con la correspondiente a la bscula
R-S con puertas NOR.
S
0
0
1
1
R
0
1
0
1
/Q
Finalmente completar el siguiente

diagrama de tiempos que se presenta en
la figura 1-6
FIGURA 1-6. Diagrama de tiempos de la bscula R-S con puertas NAND.
FIGURA 1.4. Diagrama de tiempos de una

bscula R-S asncrona con puertas NOR.
ELECTRNICA DIGITAL
PRCTICA
3/2 1
PRCTICA 2: Bscula R-S sncrona

2.1 Objetivos
Presentar nuevos tipos de bsculas que precisan de una seal de sincronismo adicional para la activacin/desactivacin
de su salida Q.

Las bsculas sncronas son circuitos en los
que adems de las ya conocidas seales de
entrada S y R hay una tercera seal llamada
seal de reloj (CK).
Cuando se quiere poner la salida Q a nivel
lgico 1, no basta con activar la seal
de entrada S (Set) sino que adems la seal
de reloj CK debe estar activada.
Figura 2-1. Bsculas R-S sncronas.
forma, si se desea poner a 0 la salida Q, hay que activar tanto a la seal R (Reset) de borrado como la seal de reloj CK.
Cuando no hay seal S (Set) o R (Reset) o cuando tampoco hay seal de reloj CK, se considera el circuito en reposo. La
salida Q conserva el ltimo estado. La condicin de indeterminacin o prohibido se produce cuando las tres seales de
entrada, S, R y CK estn activadas.
La figura 2-1 muestra el esquema por bloques o smbolo de dos bsculas R-S sncronas. Una de ellas dispone de una seal
de reloj activa por nivel 1 y la otra por nivel 0.

El esquema de la figura 2-2 muestra una
bscula sncrona construida con puertas
NOR y un circuito de entrada de reloj activo
por nivel 1.
FIGURA 2.1. Bsculas R-S sncronas.

U2 C. Integrado SN7402 (4 puertas NOR)
Cables de conexin
2.5 Montaje prctico

Se muestra en la fotografa de la figura 2-3. Recordar
que se debe alimentar a todos y cada uno de los
circuitos integrados que se empleen. En este caso la
alimentacin es GND por la patita 7 y +5VDC por la
patita 14 7 y +5VDC por la patilla 14.
FIGURA 2.3. Montaje de la bscula sncrona.
ELECTRNICA DIGITAL
PRCTICA
3/2 2
PRCTICA 2: bscula R-S sncrona

Montado el circuito, comprobar su funcionamiento y completar tanto la siguiente
tabla de la verdad como el diagrama de tiempos mostrado en la figura 2-4.
ENTRADAS
E0 (S) E1 (CK) E2 (R)
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
SALIDAS
Q
/Q
FIGURA 2.4. Diagrama de tiempos de una

bscula R-S sncrona con puertas NOR.
Se propone montar el circuito de la figura

2-5. Se trata de otra bscula R-S sncrona
similar a la anterior. Se emplean puertas
NAND tanto para construir la bscula
propiamente dicha como para el circuito de
entrada de reloj. Este tambin es activo por
nivel 1.
Se puede apreciar que con las modificaciones
apropiadas, se puede obtener cualquier tipo
de bscula en las que las seales S (Set), R
(Reset) y CK sean activas niveles 1 o bien
por niveles 0.
FIGURA 2.5. Esquema de una bscula R-S sncrona con puertas NAND.
Completar la siguiente tabla de la verdad con el diagrama de tiempos de la figura 2-6

ENTRADAS
E0 (S) E1 (CK) E2 (R)
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
SALIDAS
Q
/Q
FIGURA 2.6. Diagrama de tiempos de la bscula R-S con puertas NAND.
ELECTRNICA DIGITAL
PRCTICA
3/3 1
PRCTICA 3: Bscula tipo D

3.1 Objetivos
Presentar el funcionamiento de la bscula ms sencilla de manejar como es la tipo D.
FIGURA 3.1. Smbolo del flip-flop tipo D.
Efectivamente la tipo D es
una bscula de tipo
sncrona fcil de emplear.
Tan slo dispone de una
nica lnea de entrada de
datos (D) ms la seal de
reloj CK. La figura 3-1
presente el smbolo
abreviado de este modelo
de bscula.
La salida Q presenta el estado de la entrada de datos D cuando la seal de reloj CK est activada. Se recuerda que, tal y
como se muestra en la figura anterior, dicha seal de reloj puede ser activa por 1 o por nivel 0. Si no hay seal de reloj
la salida Q conserva el estado anterior.
La figura 3-2 muestra el esquema de una bscula tipo D con entrada de reloj activa por nivel 1.
FIGURA 3.2. La bscula tipo D.
PRCTICA
3/3 2
ELECTRNICA DIGITAL
PRCTICA 3: Bscula tipo D


Cables de conexin
3.5 Montaje prctico
Primeramente alimentar a los circuitos integrados U1 y U2. La patilla 7 de ambos se conecta a GND y la patilla 14 a +5VDC.
El interruptor E0 corresponde con la entrada de datos D. A travs de E1 se aplica la seal de reloj.
Al completar la siguiente tabla de la verdad, as como el diagrama de tiempos de la figura 3-3, queda definido el funcionamiento
de la bscula tipo D.
FIGURA 3.3. Diagrama

de tiempos de la
bscula tipo D.
Del anlisis de los resultados

obtenidos, se desprende un detalle
importante de la bscula tipo D, que
la diferencia de las anteriores: no
existe estado de indeterminacin.
La seal de reloj puede conectarse al
generador lgico del entrenador en
lugar de al interruptor E1. Se consigue
de esta forma que la salida Q se cargue
peridicamente con el estado lgico
presente en la entrada de datos D
(E0).
ENTRADAS
E1 (CK) E0 (D)
0
0
0
1
1
0
1
1
SALIDAS
Q
/Q
ELECTRNICA DIGITAL
PRCTICA
3/4 1
PRCTICA 4: Bscula J-K

4.1 Objetivos
Presentar las caractersticas de este tipo de bscula que la hace distinguirse de todos los tipos estudiados
hasta el momento.
En primer lugar hay que decir que se trata de una bscula sncrona
y que las seales de entrada pasan a llamarse J y K en lugar de
S y R, pero la finalidad de estas seales es la misma. Activando
la entrada J, la salida Q pasa a 1. Activando la entrada K, la
salida Q se carga con 0.
La figura 4-1 muestra el smbolo de la bscula J-K, donde adems
de las seales ya conocidas, puede disponer de otras seales de
entrada adicionales.
FIGURA 4.1. Smbolo de la bscula J-K.
Una diferencia a destacar consiste en la seal de reloj. Se dice que es activa por flanco de subida o flanco de
bajada en lugar de por nivel como vena siendo hasta ahora. Ntese, en la figura anterior, el smbolo empleado
para describir la seal de reloj.
La otra diferencia se encuentra en el hecho de que no hay situacin de indeterminacin. Efectivamente, cuando
J y K ambas estn a 1 y se aplica un pulso de reloj, la salida Q pasa a valer lo contrario de lo que tena. Esta
situacin es conocida como basculado de la salida o TOGGLE.
Finalmente, es posible encontrar bsculas J-K con seales adicionales que permiten una puesta a 1 inicial de
Q (PRESET) o una puesta a 0 (CLEAR). Dichas seales reciben el nombre de PR y CL respectivamente y son
totalmente asncronas, no dependen ni de J ni de K ni tampoco del reloj CK. Dichas seales son totalmente
opcionales y, segn modelos, sern activas por 0 o por 1.
El dispositivo integrado SN7476 contiene en su interior dos bsculas J-K completas y totalmente independientes
entre s.
La figura 4-2 muestra el encapsulado de este dispositivo al que acompaa una tabla con la descripcin de cada
una de sus patillas.
Pin N NOMBRE
FIGURA 4.2. El dispositivo SN7476.
DESCRIPCION
1, 6
1CLK, 2CLK Entradas de reloj activo por flanco descendente para

ambas bsculas
2, 7
1PRE, 2PRE Entradas asncronas de pre activado activas por 0,

para ambas bsculas
3, 8
1CLR, 2CLR Entradas asncronas de pre borrado activas por 0,

para ambas bsculas
4, 9
1J, 2J
Entradas sncronas de activacin para ambas bsculas
16, 12
1K, 2K
Entradas sncronas de borrado para ambas bsculas
15, 11
1Q, 2Q
Salidas de ambas bsculas
14, 10
1/Q, 2/Q
Salidas invertidas de ambas bsculas
5, 13
Vcc, GND
Seales de alimentacin a +5VDC
ELECTRNICA DIGITAL
PRCTICA
3/4 2

Es el mostrado en la figura 4-3. Se propone
experimentar con una de las dos bsculas
contenidas en el C. Integrado SN7476.
FIGURA 4.3. Circuito de experimentacin

con la bscula J-K.

R1 Resistencia de 330
U1 C. Integrado SN7414 (6 inversores trigger)
Prestar atencin a la hora de alimentar al circuito

SN7476. En contra de lo que se haca hasta el
momento, la patilla 5 se conecta a +5VDC y la patilla
13 a GND.
Las puertas trigger contenidas en U1 (7414) junto
con el condensador C1 y la resistencia R1 tratan,
en la medida de los posible, de evitar los rebotes
provocados por cualquier dispositivo electromecnico,
en este caso el pulsador E10.
U2 C. Integrado SN7476 (2 bsculas J-K)

Cables de conexin

Completar la siguiente tabla de la verdad as como el diagrama de tiempos propuesto en la figura 4-4.
PR (E3)
0
1
1
1
1
1
1
CL (E4)
1
0
1
1
1
1
1
ENTRADAS
J (E0)
K (E1)
X
X
X
X
X
X
0
0
0
1
1
0
1
1
CK (E10)
X
X
0
SALIDAS
Q
/Q
FIGURA 4.4. Diagrama de tiempos para una bscula J-K.
A la vista del diagrama de tiempos anterior se puede decir que, cuando J-K valen 1, la salida Q cambia de estado con cada
pulso de reloj. La frecuencia que se obtiene en Q es la mitad de la del CK, es decir, se divide la frecuencia entre dos. Conectar
la entrada de reloj CK con el generador lgico del entrenador, aplicndola directamente a la patilla 1 de U2A pues est libre
de rebotes. Elegir una frecuencia baja tomada desde las salida 128 del generador y con los 3 switches en ON. Se puede
apreciar que, efectivamente, la salida Q parpadea la mitad de veces que la salida del generador.
4.5 Montaje prctico
ELECTRNICA DIGITAL
PRCTICA
3/4 3

Si en una bscula J-K se unen entre s las entradas J y K mediante un inversor, se obtiene una bscula tipo D con reloj
activado por flanco en lugar de por nivel. El esquema de la figura 4-5 propone la construccin de una bscula tipo D
activada por el flanco descendente del reloj CK.
FIGURA 4.5. Bscula

tipo D activada por
flanco descendente
de reloj.
Montar el circuito y completar el diagrama de tiempos de la figura 4-6.
FIGURA 4.6. Diagrama de tiempos correspondiente a la bscula tipo D activada por flanco.
Comparando este diagrama con el de la figura 3-3 de la prctica anterior, anotar a continuacin las diferencias ms notables
entre ambos.
PRCTICA
3/4 4
ELECTRNICA DIGITAL
ELECTRNICA DIGITAL
PRCTICA
3/5 1
PRCTICA 5: Entretenimiento: alarma por rotura de un conductor

5.1 Objetivos
Mostrar una de las mltiples utilidades de las bsculas R-S. En este caso se trata de detectar una condicin
de alarma y provocar el correspondiente disparo.

La idea general de toda bscula, es que acta como elemento o clula bsica de memoria. Es por tanto capaz de registrar
un suceso o seal de entrada y memorizarlo a la salida. Aunque posteriormente desaparezca el suceso que origin el
estado actual de la salida, el circuito lo sigue recordando, por lo que dicha salida no cambia de estado.
En el caso de la alarma aqu sugerida es evidente la necesidad de emplear una bscula. Se produce una seal de entrada
que provoca el disparo de la alarma. Esta sigue activada aunque la seal de entrada que origin el disparo desaparezca.
FIGURA 5.1. Alarma por rotura de cable.

U1 C. Integrado 4011 (4 puertas NAND CMOS)
R2 Resistencia de 100K
R4 Resistencia de 1MW
C1-C2 Condensadores de 100n
Cables de conexin
PRCTICA
3/5 2
ELECTRNICA DIGITAL
PRCTICA 5: Entretenimiento: alarma por rotura de un conductor

5.5 Montaje prctico
Es el mostrado en la fotografa de la figura
5-2. Se emplea el dispositivo CMOS 4011.
Este puede alimentarse con una tensin de
+3VDC a +15VDC. En este ejemplo se
alimenta a +5VDC.

El esquema del circuito de alarma propuesto se puede dividir en dos partes bien diferencias. Las puertas U1C y U1D conforman
un circuito multivibrador capaz de generar una onda cuadrada cuya frecuencia viene determinada por el valor de R4 y C2.
Dicha frecuencia se aplica al led de salida S0 que pilota la situacin de alarma. El generador se ponen en marcha cuando
la patilla 9 de U1C est a nivel 1.
Por otra parte las puertas U1A y U1B forma una bscula R-S asncrona. Cuando se conecta la alimentacin al circuito, la
red R-C formada por R2 y C1 garantiza que la salida de la bscula, patilla 3 de U1A, est desactivada a nivel 0 bloqueando
as al multivibrador. Para ello se genera una seal de reset (R) en la patilla 6 de U1B a partir de la conexin de alimentacin
y durante un tiempo determinado por R2 y C2.
En situacin normal de reposo, la patilla 1 de U1A est a nivel 1. Esta patilla se corresponde con la seal Set de activacin
(S) de la bscula. Cuando se corta el conductor que la lleva a +5VDC, se aplica un nivel 0 gracias a R1. Se genera as la
seal de activacin S, la pata 3 de U1A que se corresponde con la salida Q de la bscula pasa a 1 y el multivibrador se
activa a modo de alarma. Aunque se vuelva a unir el conductor, la alarma sigue activada. Para reponerla es necesario no
slo unir el conductor, sino que tambin hay que apagar y volver a encender el circuito.
Montar el circuito y verificar su funcionamiento segn lo explicado.

del circuito de alarma.
ELECTRNICA DIGITAL
PRCTICA
3/6 1
PRACTICA 6: Entretenimiento: el ms rpido

6.1 Objetivos
Mostrar una de las mltiples utilidades de la bscula J-K estudiada anteriormente.

La prctica propone realizar un circuito que detecte la pulsacin ms rpida realizada entre dos
concursantes. Para ello se van a emplear dos bsculas J-K conectadas de forma que la salida de una
bloquea a la contraria ponindola a 0. La salida que prevalece activada corresponder a aquella bscula
que reciba primero un pulso de reloj.
Se muestra en la figtura 6-1.
FIGURA 6.1. Esquema del

circuito ms rpido.

U1 C. Integrado 4011 (4 puertas NAND CMOS)
U2 C. Integrado SN7476 (2 bsculas J-K)
R1 Resistencia de 1M
C1 Condensador de 1F
Cables de conexin

El circuito se divide en dos partes. Por una lado las puertas
NAND CMOS (U1) hacen las veces de temporizador. Cuando
el interruptor de START (E0) se pone a 1 la salida (S7)
pasa a 1 transcurrido un tiempo determinado por R1 y
C1. Mientras tanto se mantiene a 0 que, aplicado a las
entradas CLEAR (CL) de las bsculas U2A y U2B, hace que
las salidas de las mismas permanezcan bloqueadas a 0.
Transcurrida la temporizacin, la salida S7 se pone a 1
y las bsculas se desbloquean. En este momento los jugadores
pueden accionar sus respectivos pulsadores (E10) y (E11).
Las seales de estos van a parar a las entradas de reloj (CK) de cada bscula. Las entradas J y K de estas se toman
desde las salidas /Q y Q de la bscula contraria. De esta forma aquella que primero reciba la seal de reloj se activar
poniendo a 1 su salida, al tiempo que la otra queda definitivamente a 0.
Una nueva partida dar comienzo cuando el interruptor START (E0) se ponga a 0. En este momento las salidas de
ambas bsculas vuelven a la situacin de reposo 0, el condensador C1 se descarga, la salida S7 se pone tambin a
0 y el ciclo volver a repetirse cuando E0 pase nuevamente a 1.
Montar el circuito y analizar su comportamiento.
PRCTICA
3/6 2
ELECTRNICA DIGITAL
ELECTRNICA DIGITAL
PRCTICA
3/7 1
PRACTICA 7: Registros
7.1 Objetivos
Estudiar el funcionamiento de estos circuitos digitales
que son capaces de almacenar una informacin binaria
de varios bits.

Un registro consiste en un conjunto de bsculas tipo D en las que
la seal de reloj es comn a todas ellas. De esta forma una nica
seal de reloj har que cada bscula recoja y memorice el bit
presente en sus respectivas entradas. Estamos hablando de un
registro de entrada de informacin en paralelo y salida en paralelo.
En la figura 7-1 se muestra el esquema electrnico de un registro

de 4 bits de entrada/salida paralelo. Est construido a partir de
bsculas J-K con sus correspondientes inversores que las convierte
en bsculas tipo D activas al flanco descendente de la seal comn
de reloj.
FIGURA 7.1. Registro de entrada/salida paralelo de 4 bits.


U3-U4 C. Integrados SN7476 (2 bsculas J-K c/u)
U2 C. Integrado SN74373 (registro de 8 bits)
R1 Resistencia de 330 W
C1 Condensador de 1F
Cables de conexin
ELECTRNICA DIGITAL
PRCTICA
3/7 2
7.5 Montaje prctico
Alimentar debidamente a los dispositivos integrados

empleados. U1 y U2 reciben tensin +5VDC por la pata
14 y GND por la 7. U3 y U4 se alimentan por las patas
5 (+5VDC) y 13 (GND). La fotografa de la figura 7-2
muestra el aspecto del montaje.
FIGURA 7.2. Montaje prctico del registro de 4 bits
Mediante los interruptores E3-E0 se introducen los bits D3-D0 del dato que se desea registrar o memorizar. El pulsador
E10 acta como generador de la seal de reloj. Las puertas trigger U1A y U1B junto con C1 y la resistencia R1, eliminan
los rebotes de E10. La mejor forma de analizar el funcionamiento del circuito es completando el diagrama de tiempos de
la figura 7-3. En el se representa unas supuestas combinaciones en los bits de entrada y, en funcin de la seal de reloj,
se debe determinar cual es la informacin de los bits de salida.
FIGURA 7.3. Diagrama de tiempos de un registro de 4 bits con reloj activo al flanco descendente.

El dispositivo integrado SN74373 contiene en su interior un registro de 8 bits completo con
seal de reloj activa por nivel 1 (no por flanco) y con seal para el control tri estado de
las salidas. La disposicin de patillas se presenta en la figura 7-4, junto con la descripcin
de las mismas.
FIGURA 7.4. El SN74373.
N PIN
NOMBRE
DESCRIPCION
3,4,7,8,13,14,17,18
1D ------- 8D
Entradas para cada bascula del registro.
2,5,6,9,12,15,16,19
1Q ------- 8Q
Salidas de cada una de las bsculas del registro
/OC
Control de las salidas. Cuando est a 0 las salidas quedan en

alta impedancia. A 1 las salidas presentan el dato memorizado.
11
Seal de reloj. Cuando est a 1 las entradas quedas registradas en

las salidas. A nivel 0 las salidas conservan el estado anterior
10, 20
GND, VCC
Entrada de alimentacin a +5VDC
ELECTRNICA DIGITAL
PRCTICA
3/7 3
La figura 7-5 muestra el esquema con la arquitectura interna de este
registro.
FIGURA 7.5. Arquitectura interna del registro SN74373.
Montar el circuito propuesto en la figura 7-6 para poder comprobar el

funcionamiento de este registro de entrada/salida paralelo de 8 bits. A
continuacin completar el diagrama de tiempos de la figura 7-7 prestando
especial atencin a la seal de reloj. Existe una diferencia sustancial
entre esta seal de reloj y la del circuito de la figura 7-1. Comprobarlo.
FIGURA 7.6. El registro de 8 bits SN74373.
PRCTICA
3/7 4
ELECTRNICA DIGITAL
ELECTRNICA DIGITAL
PRCTICA
3/8 1
PRACTICA 8: Registros de desplazamiento

8.1 Objetivos
Construccin de un registro de desplazamiento de 8 bits y anlisis de la evolucin del mismo durante l carga de una
informacin.
Un registro de desplazamiento consta de tantas bsculas como bits se desee cargar. La configuracin tpica consiste en
conectar la salida de una bscula con la entrada de la siguiente. La seal de reloj es comn a todas las bsculas. La entrada
de informacin se aplica secuencialmente por la primera de las bsculas bit a bit. Cada bit va acompaado de su correspondiente
pulso de reloj. Se obtiene as un registro de entrada serie y salida en paralelo.
Se muestra en la figura 8-1. Consiste en un registro de 4 bits de entrada serie por la primera bscula y salida en paralelo.
Cada bit de salida se obtiene por la salida Q de cada una de las bsculas.
FIGURA 8.1. Registro de desplazamiento de entrada serie salida paralelo.
PRCTICA
3/8 2
ELECTRNICA DIGITAL
PRACTICA 8: Registros de desplazamiento


U2-U3 C. Integrado SN7476 (dos bsculas J-K
cada uno)
C1 Condensador electroltico de 1 F
8.5 Montaje prctico
Cables de conexin
Se muestra en la fotografa de la figura 8-2. El dispositivo SN7414 (U1) se alimenta desde la 14 (+5VCC) y 7 (GND). Los
dispositivos SN7476 (U2-U3) desde la patitas 5 (+5VDC) y 13 (GND).
FIGURA 8.2. Montaje del registro de desplazamiento
Montar el circuito y completqar el diagrama

de tiempos de la figura 8-3.
FIGURA 8.3. Diagrama de tiempos del registro de desplazamiento de 4 bits.
ELECTRNICA DIGITAL
PRCTICA
3/9 1
PRACTICA 9: Contadores binarios

9.1 Objetivos
Presentar y analizar el funcionamiento de estos dispositivos digitales capaces de llevar la cuenta binaria del nmero de
pulsos de entrada que reciben
Un contador es un circuito construido a base de bsculas. Es capaz de contar, en binario, el nmero de pulsos de reloj que
se le aplican. Dichos pulsos pueden proceder de diversas fuentes: sensores, finales de carrera, pulsadores, etc. La mxima
cuenta que puede llevar un circuito contador recibe el nombre de mdulo. El mdulo de un contador binario puro se
determina por 2n. Donde n representa el nmero de bsculas de que consta el circuito. As un contador de 4 bits (4 bsculas)
tiene un mdulo de 16.
En ocasiones el mdulo de un contador puede modificarse aadiendo circuitera adicional de modo que, cuando el contador
alcance el valor deseado, se produzca un borrado del mismo y se reanude nuevamente la cuenta.
Segn se construya el circuito, el contador puede ser ascendente (UP) o descendente (DOWN), en cuyo caso se descuenta
una unidad por cada pulso de entrada recibido.
El esquema de la figura 9-1 corresponde a un contador binario ascendente de 4 bits. El mdulo del mismo es de 15.
FIGURA 9.1. Contador ascendente.
PRCTICA
3/9 2
ELECTRNICA DIGITAL


U2-U3 C. Integrado SN7476 (2 bsculas J-K cada uno)
Cables de conexin
9.5 Montaje prctico


Los inversores trigger U1A y U1B junto con el condensador C1 y la resistencia R1, eliminan el efecto rebote que produce
el pulsador E10 cada vez que es accionado. De no eliminarse dicho efecto, cada pulsacin puede ser interpretada como
varios pulsos de entrada a contar.
Este efecto se puede comprobar si se conecta directamente el pulsador E10 con la entrada de reloj en la patilla 1 del
integrado U2A.
La entrada de reloj se puede conectar a una de las salidas del generador lgico. Seleccionar una baja frecuencia en el
mismo. Esta salida del generador est limpia de rebotes por lo que se puede conectar directamente a la patilla 1 de U2A.
En este caso los inversores trigger U1A y U1B quedan anulados.
Completar el diagrama de tiempos de la figura 9-3. A la vista del mismo se puede comprobar que, efectivamente, el mdulo
del contador es de 16. Igualmente se puede comprobar que la frecuencia en la salida Q de cualquier bscula, es la mitad
de la frecuencia de reloj que le entra a la misma por CK. As, en S0 se tiene la mitad de frecuencia del reloj de entrada,
en S1 la mitad de S0, en S2 la mitad de S1 y, finalmente, en S3 la mitad de S2.
FIGURA 9.3. Diagrama de

tiempos de un contador
ascendente de 4 bits.

del contador binario de 4 bits.
ELECTRNICA DIGITAL
PRCTICA
3/9 3

El esquema de la figura 9-4 corresponde a un contador descendente (DOWN) de cuatro bits y de mdulo
16. Montarlo y comprobar su funcionamiento.
FIGURA 9.4. Contador descendente.
Se puede apreciar que la diferencia bsica entre un contador ascendente (UP) y otro descendente (DOWN) consiste
en que la entrada de reloj de una bscula se toma desde la salida Q de la que la precede, en el primer caso, o desde
la salida /Q para el segundo caso.
Al igual que el anterior, la cuenta se lleva a cabo en binario y se puede comprobar que el efecto divisor de frecuencia
es similar al del contador ascendente. Completar el diagrama de tiempos de la figura 9-5.
FIGURA 9.5. Diagrama de tiempos para un contador

descendente.
PRCTICA
3/9 4
ELECTRNICA DIGITAL
ELECTRNICA DIGITAL
PRCTICA
3/10 1
PRACTICA 10: Contador UP/DOWN con precarga

10.1 Objetivos
Presentar el funcionamiento del dispositivo integrado SN74LS169.

Se trata de un contador binario ascendente/descendente de 4 bits con posibilidad de precarga que permite
iniciar la cuenta a partir de un determinado valor. La figura 10-1 y la tabla que la acompaa muestra
el diagrama de conexiones as como una descripcin de los mismos.
Pin N
1
FIGURA 10.1.
Cpsula del SN74LS169.
DESCRIPCION
Entrada de control UP/DOWN. Cuando est a 1
se cuenta en ascendente, a 0 en descendente.
2
CLK
Entrada de pulsos a contar. Estos son activos por
flanco ascendente.
3, 4, 5, 6
A, B, C, D
Entradas de precarga. A travs de ellas se introduce
el valor inicial de la cuenta.
7, 10
/ENP, /ENT
Entradas de habilitacin. Deben estar ambas a 0,
en caso contrario la cuenta queda detenida.
9
/LOAD
Entrada activa por 0. Cada vez que se genera, y
se produce una seal de reloj, el contador queda
cargado con el valor binario presente en las entradas
A,B,C y D.
14, 13, 12, 11 QA, QB, QC, QD Salidas binarias del contador
15
/RCO
Salida de desbordamiento. Genera un pulso con
una duracin similar a la de los pulsos a contar,
cada vez que haya un sobrepasamiento en la cuenta
8, 16
GND, VCC
Entradas de alimentacin a +5VDC

Se muestra en la figura 10-2.
FIGURA 10.2. El contador UP/DOWN con pre carga.
NOMBRE
U/D
PRCTICA
3/10 2
ELECTRNICA DIGITAL
PRACTICA 10: Contador UP/DOWN con precarga


U2 C. Integrado SN74LS169 (contador UP/DOWN)
10.5 Montaje prctico
Cables de conexin
El pulsador E10 genera los pulsos a contar. Esta provisto del ya conocido circuito anti rebotes formado por las puertas
trigger U1A y U1B junto con el condensador C1 y la resistencia R1.
El resultado de la cuenta se obtiene por las salidas QA-QD que se representan en los leds S0-S3. L salida RC0 reflejada en
S7 indica sobrepasamiento de la cuenta (overflow).
Los interruptores E0-E3 introducen por las entradas A-D el valor inicial de la cuenta cada vez que la entrada LOAD (E7)
vale 0 y se recibe un pulso de reloj. Mediante la entrada U/D (E8) se selecciona entre una cuanta ascendente (E8=1) o
descendente (E8=0).
10.6 Desarrollo de la prctica y trabajo personal
La forma idnea para determinar el

funcionamiento de este contador, es
completar debidamente el diagrama
de tiempos de la figura 10-3 y
analizarlo con cuidado. Para ello, se
supone que se hace una carga inicial
con el valor binario de entrada 1101
(13) que se introduce mediante los
interruptores: E3=1, E2=1, E1=0 y
E0=1.
FIGURA 10.3. Diagrama de tiempos del

contador UP/DOWN.
Finalmente las entradas ENT y ENP (E9) permiten inhibir al contador cuando se ponen a 1.
ELECTRNICA DIGITAL
PRCTICA
3/11 1
PRACTICA 11: La dcada

11.1 Objetivos
Se trata de un dispositivo integrado compuesto bsicamente

de 4 bsculas y que es capaz de contar, en BCD, desde el
0 hasta 9. La figura 11-1 muestra la disposicin de patillas
y, la tabla que la acompaa, proporciona una descripcin
de las mismas.
Analizar el funcionamiento del dcada

contadora SN7490.
Pin N
1
14
2, 3
6, 7
12, 9, 8, 11
5, 10
NOMBRE
CKB
CKA
R01, R02
R91, R92
QA, QA, QC, QD
VCC, GND
DESCRIPCION
Entrada B de reloj
Entrada A de reloj
Puesta a 0
Puesta a 9
Salidas del contador
Entradas de alimentacin a +5VDC
FIGURA 11.1. Cpsula del SN74LS90.
La figura 11-2 muestra el esquema prctico para experimentar con la dcada integrada en el dispositivo
SN74LS90.
FIGURA 11.2. Esquema del contador BCD.
PRCTICA
3/11 2
ELECTRNICA DIGITAL
PRACTICA 11: La dcada

U2 C. Integrado SN74LS90 (dcada contadora)
Cables de conexin
Los pulsos a contar se introducen a travs del pulsador E10 con el conocido circuito antirrebotes. Estos pulsos
tambin se puede introducir mediante el generador lgico de onda cuadrada.
Montado el circuito se completa el diagrama

de tiempos de la figura 11-3. Un anlisis
detallado del mismo permitir comprobar
el funcionamiento de la dcada.
FIGURA 11.3. Diagrama de tiempos de la dcada contadora.
A la vista del diagrama anterior, se puede comprobar que la salida QD (S3) es la nica que genera un pulso completo por
cada 10 pulsos de reloj en CL (E10). Es decir, la frecuencia en la salida QD es la dcima parte de la frecuencia de entrada
(se divide la frecuencia entre 10).
Esta salida QD puede utilizarse como entrada de reloj para una segunda dcada que contara decenas. La salida QD de esta
puede ir a parar a la entrada de reloj de una tercera dcada que contara centenas y as sucesivamente.
La alimentacin de este dispositivo integrado se realiza a travs de las patillas 5 (+5VDC) y 10 (GND). Los
interruptores E0 y E1 van a parar a las seales de entrada de puesta a 0 y puesta a 9 del contador. Son activas
por nivel 1.
ELECTRNICA DIGITAL
PRCTICA
3/12 1
PRACTICA 12: El contador JOHNSON

12.1 Objetivos
Presentar el funcionamiento de este peculiar modelo de contador decimal.

Se trata de un contador decimal un tanto particular. La salida que ofrece no est forma de cdigo binario
ni BCD. Dispone de 10 salidas que se van activando, de una en una, segn el nmero de pulsos recibidos.
As, si se reciben tres pulsos, se activa la tercera salida. Cuando se reciben los 10 pulsos, se activa la
primera de las salidas y el proceso de cuenta se repite nuevamente.
El dispositivo CMOS modelo 4017 integra un contador Johnson de estas caractersticas. Su diagrama de
pines se muestra en la figura 12-1 junto con una tabla de descripcin de los mismos.
Pin N
NOMBRE
3, 2, 4, 7, 10 Q0,Q1,...Q9
1, 5, 6, 9, 11
12
/Q 5-9
13
/Cp1
14
Cp0
15
MR
8, 16
GND, VCC
FIGURA 12.1. Cpsula del 4017.
La figura 12-2 muestra el

esquema de montaje que
permitir analizar el
funcionamiento de este
particular modelo de
contador.
FIGURA 12.2. El contador Johnson.
DESCRIPCION
Salidas. Se activan secuencialmente segn
el nmero de pulsos recibidos
Salida. Se pone a 0 con la llegada del 5 pulso
de reloj y sube a 1 con la llegada del 10
Entrada de pulsos a contar sensible al flanco
descendente
Entrada de pulsos a contar sensible al flanco
ascendente
Reset del contador. Se activa la salida Q0 cada
vez que esta entrada se pone a 1
Entradas de alimentacin
PRCTICA
3/12 2
ELECTRNICA DIGITAL
PRACTICA 12: El contador JOHNSON


U2 C. Integrado 4017 (contador Johnson)
Cables de conexin

Completar el diagrama de tiempos de la figura 12-3. Con l debe quedar completamente claro el funcionamiento del
contador.
FIGURA 12.3. Funcionamiento del contador Johnson.
La entrada de pulsos se puede conectar al generador de funciones del entrenador en lugar de al pulsador E10 y su
circuitera asociada. Segn la frecuencia elegida se puede apreciar un vistoso juego de luces en las que estas se van
desplazando de derecha a izquierda.
A la vista de los resultados se puede intuir las mltiples aplicaciones de este circuito como divisor de frecuencias.
El contador recibe pulsos procedentes del pulsador E10 con su correspondiente circuito anti rebotes. Las salidas de contaje
son 10, desde Q0 hasta Q9. Sin embargo, en el circuito mostrado en la figura 12-2 slo se han empleado las ocho salidas
de menos peso Q0-Q7 que se representan sobre los leds S0-S7. Dichas salidas reflejan la cuenta de los ocho primeros pulsos
de entrada. Cuando llega el 9 pulso a contar se activa la salida Q8 que va a parar a la entrada RST. El contador entonces
se borra, se activa la salida Q0 (S0) y el ciclo se repite.
ELECTRNICA DIGITAL
PRCTICA
3/13 1
PRACTICA 13: Entretenimiento: contador con visualizacin

13.1 Objetivos
Visualizar el resultado de la cuenta sobre
un display de 7 segmentos.

Empleando algunos de los dispositivos estudiados hasta el
momento, se uede conseguir visualizar sobre undisplay de
7 segmentos el nmero de pulsos que se plican a un circuito
contador.

La figura 13-1 muestra el esquema de un contador BCD con visualizacin mediante display de 7 segmentos.
FIGURA 13.1. Contador BCD con visualizacin.

U2 C. Integrado SN7490 (dcada BCD)

C1 Condensador electroltico de 1 F
Cables de conexin

Se muestra en la fotografa de la figura 13-2. Se insiste una vez ms de la necesidad de alimentar
correctamente a todos los circuitos integrados empleados en el montaje. Consultar en prcticas anteriores
para conocer las patillas de alimentacin de cada circuito.
PRCTICA
3/13 2
ELECTRNICA DIGITAL
PRACTICA 13: Entretenimiento: contador con visualizacin
FIGURA 13.2. Montaje prctico del contador.
La entrada de pulsos procedente de E10 o del generador lgico del entrenador va a parar a la dcada contadora SN7490.
Esta realiza una cuenta en BCD que se obtiene por las salidas QA, QB, QC y QD. Estas salidas van a su vez a las entradas
del decodificador BCD a 7 segmentos modelo SN7447.
El decodificador recibe el cdigo BCD procedente de la dcada y genera a sus salidas las seales necesarias para activar
los segmentos encargados de visualizar el nmero de pulsos aplicados.
Las entradas E0 y E1 permite hacer la puesta a 0 o a 9 respectivamente, de la dcada. En situacin de reposo estas entradas
deben estar a nivel 0, de lo contrario la dcada est permanente forzada a uno de esos dos valores, con lo que la entrada
de impulsos a contar queda inhibida.
Una vez montado el circuito comprobar su correcto funcionamiento.
Se puede conectar la entrada de pulsos con la salida del generador lgico. Para ello hay que desconectar el pulsador E10
y el circuito anti rebotes asociado. Empezando con una baja frecuencia del generador, ir aumentndola paulatinamente.
Explicar a qu se debe lo que visualiza el display.
ELECTRNICA DIGITAL
PRCTICA
3/14 1
PRACTICA 14: Entretenimiento: quiniela electrnica

14.1 Objetivos
Realizar un circuito electrnico que emula a este popular juego de azar
Una de las formas de generar nmeros aleatorios es emplear contadores que cuenten un nmero determinado de pulsos
externos a una muy rpida frecuencia. Precisamente esta rpida velocidad es la que hace muy difcil predecir el nmero
de pulsos aplicados.
Se presenta en la figura 14-1.
FIGURA 14.1. La quiniela electrnica

U1 C. Integrado 4017
Cables de conexin

Se trata de un circuito muy simple cuyo montaje se muestra en la fotografa de la figura 14-2. Se emplea un nico
integrado, el 4017 (U1) cuya alimentacin se aplica entre las patillas 8 y 16 (GND y +5VDC respectivamente.
PRCTICA
3/14 2
ELECTRNICA DIGITAL
PRACTICA 14: Entretenimiento: quiniela electrnica
FIGURA 14.2. Montaje de la quiniela electrnica.
Bsicamente el circuito consiste en el ya conocido contador Johnson. Se emplean las tres salidas de menos peso (Q0-Q2)
que, se conectan a sendos diodos leds, para simular uno de los tres posibles resultados de una quiniela: S7(1), S6 (X) y S5
(2).
Como ya es sabido, el contador Johnson tiene la particularidad de activar una nica de sus 10 salidas (Q0-Q9) en funcin
del nmero de pulsos que se le aplica. Cuando llega el dcimo pulso, se activa la primera salida (Q0) y el ciclo se repite
nuevamente. El dispositivo integrado 4017 que aqu se emplea, es un contador Johnson decimal.
En la prctica propuesta slo se emplean las salidas Q0, Q1 y Q2 (S7, S6 y S5 respectivamente). Cada una de ellas se va
activando secuencialmente al ritmo de los pulsos de reloj de entrada. Cuando llega el cuarto de estos pulsos se activa la
salida Q3 que provoca un auto borrado del contador al activarse la entrada RST. Se vuelve por tanto a activar la salida
Q0 y el ciclo se repite.
El pulsador E0 hace las veces de seal de parada. Efectivamente, cuando est en reposo (sin accionar) introduce nivel 0
por la patilla ENA. El contador est habilitado y la cuenta se mantiene constantemente. Al accionarlo, se inhabilita y la
cuenta se detiene mostrndose en los leds de salida el valor actual.
La entrada de reloj la proporciona el generador lgico del entrenador. Segn la frecuencia que se seleccione, la salida ser
ms o menos impredecible. Se recomienda empezar con una baja frecuencia para ir aumentndola paulatinamente.
ELECTRNICA DIGITAL
PRCTICA
3/15 1
PRACTICA 15: Entretenimiento: el dado electrnico

15.1 Objetivos
Realizar un circuito electrnico que emula
el funcionamiento de este popular juego
de azar y de paso estudiar una de las
mltiples aplicaciones de los contadores
digitales.

Una de las formas de generar nmeros aleatorios es emplear
contadores que cuentes un nmero determinado de pulsos externos
a una muy elevada frecuencia. Precisamente es esta velocidad la
que hace muy difcil predecir el nmero de pulsos aplicados. En
esta ocasin es necesario, adems, que el contador cuente dentro
del rango comprendido entre 1 y 6, segn las caras de un dado
clsico.

Es el que se muestra en la figura 15-1.
FIGURA 15.1. Esquema del dado electrnico.

U2 C. Integrado SN74LS169 (contador con pre carga)
U3 C. Integrado SN7447 (Decodificador BCD a 7 segmentos
Cables de conexin

Se muestra en la fotografa de la figura 15-2. Se emplean 3 circuitos integrados diferentes que deben ser alimentados
correctamente. U1 recibe tensin de +5VDC por la patilla 14 y GND por la pata 7. U2 y U3 se alimentan de +5VDC por
las patillas 16 y GND por las patillas 8.
PRCTICA
3/15 2
ELECTRNICA DIGITAL
PRACTICA 15: Entretenimiento: el dado electrnico
FIGURA 15.2. Montaje del dado electrnico.
El corazn del circuito lo forma el contador con pre carga SN74LS169 (U2) ya estudiado anteriormente y
configurado en modo ascendente. Los pulsos de reloj se reciben desde el generador lgico del entrenador a travs
de la puerta NAND U1A. Cuando el pulsador E10 est a 0 (en reposo), el contador esta detenido pues no le
entran pulsos a contar. Cuando se acciona E10 (nivel 1) la cuenta se reanuda a una velocidad determinada
por la frecuencia del generador. Cuanto ms elevada ms impredecible ser dicha cuenta.
Las entradas de pre carga A, B, C y D estn conectadas de tal forma que, cada vez que se genera la seal de
carga LOAD, el contador adquiere el valor binario del 9 (1001). Como slo se emplean las 3 salidas de menos
peso del contador (QC, QB y QA) el valor de salida que se aplica al decodificador SN7447 (U3) ser 001. Se
visualiza por tanto el dgito 1.
La seal LOAD se produce, gracias a la puerta NAND U1B, cuando las salidas QC, QB y QA valgan 110 (6) y haya
un nuevo pulso de reloj.
En otras palabras, el contador slo evoluciona contando en binario desde 1001 hasta 1110, pero como solo se
emplean sus tres salidas de menos peso QC, QB y QA, estas evolucionan desde 001 (1) hasta 110 (6), las caras
de un dado.
Finalmente, el decodificador BCD a 7 segmentos recibe en su entrada las salidas del contador. La entrada 8
correspondiente a QD est permanentemente a 0. El display visualiza por tanto cualquier nmero comprendido
entre 1 y 6.

Módulo1 Electrónica Digital

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Módulo1 Electrónica Digital

Hochgeladen von

Copyright:

Verfügbare Formate

MDULO 1:

Ingeniera de Microsistemas Programados S.L.

MDULO 1: ELECTRNICA DIGITAL

TEMA 2: CIRCUITOS COMBINACIONALES

Ingeniera de Microsistemas Programados S.L.

TEMA 3: CIRCUITOS SECUENCIALES

1: Bscula R-S asncrona

ANEXO: REPASO PRCTICO DE MEDIDAS Y CONCEPTOS BSICOS

Semiconductores y Circuitos Integrados

Entrenador UNIVERSAL TRAINER

Principios de Electrnica; Malvino, Editorial McGraw-Hill

TEMA 0: INTRODUCCION A LA ELECTRONICA

PRCTICA 1: Componentes pasivos y medidas

1.2 Fundamentos tericos:

FIGURA 1.2. Esquema de las bandas de una resistencia. La ms alejada

1.3 Materiales necesarios

FIGURA 1.3. Tabla de cdigos de color.

Ingeniera de Microsistemas Programados S.L.

1.4 Desarrollo de la prctica

FIGURA 1.4. Ejemplo de

TEMA 0: INTRODUCCION A LA ELECTRONICA

PRCTICA 1: Componentes pasivos y medidas

Valores segn cdigo

1.6 Fundamentos tericos: los condensadores

FIGURA 1.5. Diferentes tipos de condensadores y un circuito que los rene.

1.7 Fundamentos tericos:

FIGURA 1.6. Formas de respesentar los condensadores segn el tipo.

Es un instrumento que se utiliza para medir las seales

Existe una gran variedad de modelos.

PRCTICA 1: Componentes pasivos y medidas

1.9 Comprobacin de funcionamiento

FIGURA 1.8. Medida de continuidad con el tster.

1.10 Medicin de resistencias

Ingeniera de Microsistemas Programados S.L.

FIGURA 1.9. Forma correcta

PRCTICA 1: Componentes pasivos y medidas

1.12 Medicin de la fuente

a) Busca en el equipo de prcticas la zona dedicada

FIGURA 1.10. Tres tipos de bateras.

1.13 Medicin de tensin

b) Habr que colocar en el tster las sondas y el selector

FIGURA 1.11. Medicin del voltaje suministrador ppor una fuente de

FIGURA 1.12. Forma de medir tensin. Paralelo.

Las bateras medidas anteriormente proporcionan una

TEMA 0: INTRODUCCION A LA ELECTRONICA

PRCTICA 1: Componentes pasivos y medidas

FIGURA 1.13. Forma de medir intensidad. Serie.

1.15 Trabajo personal

Valores segn cdigo

Valores segn tster

Ingeniera de Microsistemas Programados S.L.

PRCTICA 1: Componentes pasivos y medidas

Tipos de fuente de alimentacin

PRCTICA 2: Componentes activos I (diodos)

2.2 Fundamentos tericos: el diodo y su comportamiento

2.3 Materiales necesarios

FIGURA 2.1. Smbolo que representa a un diodo.

2.4 Desarrollo de la prctica

Ingeniera de Microsistemas Programados S.L.

2.5 Trabajo personal

TEMA 0: INTRODUCCION A LA ELECTRONICA

PRCTICA 2: Componentes activos I (diodos)

FIGURA 2.3. Circuito de polarizacin directa de un diodo.

2.7 Materiales necesarios