UNIVERDIDAD DE MLAGA E.T.S.I.

TELECOMUNICACIN
DEPARTAMENTO DE TECNOLOGA ELECTRNICA. GRADO EN SISTEMAS ELECTRNICOS
DISEO DIGITAL AVANZADA (PARTE 1)
EXAMEN DEL 24 DE NOVIEMBRE DE 2016 TIEMPO: 2 HORAS

APELLIDOS______________________________________________________NOMBRE__________________

D.N.I.__________________________
____________________________________________________________________________

Todas las respuestas para que se consideren vlidas, deben ser razonadas y comentadas adecuadamente.
__________________________________________________________________________

Ejercicio 1.- En la figura se representa un circuito controlado por cuatro fases de reloj, as como el mdulo generador de
dichas cuatro fases a partir de la seal de sincronismo CLK de 5MHz.

DATO_ENT Reg1 Reg2

Lgica A Lgica B

CLK1 CLK2
CLK1
CLK T CLK3

CLK2
T CLK4
Reg3 Lgica C Reg4
Lgica D

CLK3 CLK4

Las caractersticas temporales de los componentes se resumen en la siguiente tabla (expresadas en ns):
Inversor Biest. T Reg 1 Reg 2 Reg 3 Reg 4 Lgica A Lgica B Lgica C Lgica D
MIN MAX MIN MAX MIN MAX MIN MAX MIN MAX MIN MAX MIN MAX MIN MAX MIN MAX MIN MAX

tpLH 1 4 2 8 12 15 12 15 20 22 30 32
tpHl 1 5 2 10 15 10 10 12 20 22 30 32
th 5 2 5 3
tsu 15 10 20 15
tw 7 5 7 10

a) Completar el cronograma de las cuatro fases de reloj, detallando en una hoja aparte las indeterminaciones temporales
(1,5ptos).

CLK

CLK1

CLK2

CLK3

CLK4

b) Calcular el tiempo de set-up y hold que debe respetar la seal DATO_ENT respecto a la seal de sincronismo
original CLK (1 pto).
c) Estudio de tiempos de set-up, hold, y ancho de pulso para el registro 2 (1,5 ptos).
Ejercicio 2.- Dado el circuito de la figura se pide (considerar los siguientes datos: VBE(on)=0.7V; VBE(sat)=0.8V;
VCE(sat)=0.1V; VBC(inv)=0.7V; VD(ON)=0.7V; F>>; R<<; Vcc=5V)

R1 R5
R3 R7
R2

Q1 Q3 Q7

Q6
Q4
Q2
Q5 Q8

R4 R6

a) Determinar la funcin lgica indicando el estado de cada uno de los transistores en cada caso (1,5pto).
b) Calcular la potencia disipada para VA=VB=0V y para para VA=VB=Vcc (2 pto).

Nota: Para los apartados c y d suponed que F=100 y R=0.01.

c) Calcular la corriente de entrada IIH para cuando VA est a nivel alto (por ejemplo Vcc) (0,5pto).
d) Para esa corriente IIH calculada, determinar el nmero mximo de cargas que se puede conectar a la salida Y para
que la tensin VOH no est por debajo de 3V (1pto).

Cuestin 1 (0.5 ptos): En el circuito de la figura 2, la etapa de salida formada por R7, Q7, Q8 y el diodo tiene una
funcionalidad. Se pide indicar el nombre que recibe dicha etapa de salida y qu funcionalidad tiene.

Explicar cules son las ventajas y los inconvenientes de un transistor Schottky frente a uno convencional.
Cuestin 2 (0.5 ptos): Suponed que se disponen dos dispositivos pertenecientes a la misma familia que proporcionan,
al medir sus caractersticas de transferencia, parmetros VIH, VIL, VOH y VOL distintos (entre los dos dispositivos).
Se desea proporcionar unos parmetros VIH, VIL, VOH y VOL comunes que garanticen el correcto funcionamiento de
los dos dispositivos. Cal de los dos valores de cada dispositivo se escogera para cada parmetro? (Usar los
subndices 1 y 2 para los dispositivos 1 y 2 respectivamente) .