Beruflich Dokumente
Kultur Dokumente
0 Prsentation du TP :
Vocabulaire spcifique au TP :
IP : Intelectual Properties. Les IP sont des descriptions de fonctions intgrer dans un FPGA.
Cela permet un dveloppeur un gain de temps considrable, en implantant le code des fonctions IP dj crites.
Open Bus : Cest un schma fonctionnel mettant en uvre des IP sous ALTIUM.
SoC : Systme on Chip. Cest le concept dintgrer une fonction lectronique dans un composant programmable.
Sommaire du TP :
1er Schma Open bus dessiner: tout le code dvelopp est ddi au processeur :
SOFWARE DESIGN FLOW
2me Schma Open bus dessiner: afin dacclrer lexcution la fonction CRC16 est
traduite du C en une structure intgre dans le FPGA: HARDWARE DESIGN FLOW .
Fonction main :
fonction CRC16 :
1 Crer un nouveau projet FPGA. Conseil : crer un nouveau rpertoire dans lequel vous
placerez tous les lments du prsent projet dont les
1.1 Repartir dun environnement vide : fichiers main.c et crc16.c
Remarque : Les caractres espace ( ) et/ou tiret (-) ne doivent pas tre utiliss dans les noms du projet ou des
documents. Le caractre underscore (_) peut tre utilis pour amliorer la lisibilit.
2.2 Placer les lments OPEN BUS suivants afin de dessiner le schma en bas de page :
Elments placer :
Pour dessiner les liens entre les structure OPEN BUS utiliser la fonction LINK
!
En C xram XRAM
!
Ne pas oublier de cocher
Clic droit sur le processeur TSK 3000A puis dans longlet choisir Configure Processor
Peripherals :
!
Ne pas oublier de cocher
Ce que vous devez obtenir : suite la compilation du projet FPGA le schma est replac en
tte du projet.
3.3 Placer les ports dentres sorties du FPGA dans le schma : voir schma page 2 :
Ajouter un nouveau fichier contrainte au projet : cliquer avec bouton de droite sur le projet.
Pour complter ce fichier contrainte nous allons utiliser des fonctions de gnration de
code intgres ALTIUM :
4.2 Appel du fichier contrainte liant les broches du FPGA aux priphriques implants sur la
Nanoboard 3000 :
Menu : VIEW
Commande : Device VIEW
La fentre ci-dessous vous invite spcifier les fichiers contraintes que vous voulez
utiliser pour votre prochaine phase de compilation/synthse/programmation.
5.2 A ce projet joignez les fonctions C qui seront excutes par le processeur TASK 3000 :
Un exemple, le paramtrage dune liaison srie : dbit binaire ( 9600 bauds ), nombre de bits
par octet (8) , type de parit (aucune), nombre de bits de stop (1).
Afin deffectuer une connexion bas niveau avec les modules dcrits dans le fichier OPEN
BUS cliquez sur IMPORT FROM FPGA
Slectionner la version
propose par dfaut
La dure dexcution du programme peut tre rduite : pour cela il nous faut remplacer la
fonction CRC16.c par une structure quivalente dcrite directement en VHDL.
Nous implanterons pour cela un IP ASP dans le fichier OPEN BUS.
!
Ne pas oublier de cocher