You are on page 1of 5

CUESTIONARIO

1. Realizar un circuito combinacional secuencial que realice la


siguiente funcin : Dada una memoria EPROM 2732, grabada con
los nmeros hexadecimales: 3A, 62, 53, 10, 13, 14, 77, 55, 51,
61, 71, 33, 43, 1F, 0F, 7F. El circuito debe detectar los nmeros
con paridad par y convertirlos a paridad impar. Luego esta
informacin escribirla en una memoria RAM esttica 6116.

SOLUCIN:

EPROM/RA
EPROM
M
Bus de Bus de
Bus
Datos Datos Paridad
Direccin
Hexadecimal Binario
0000 3A 011 1010 0
0001 62 110 0010 1
0010 53 1010011 0
0011 10 001 0000 1
0100 13 001 0011 1
0101 14 001 0100 0
0110 77 1110111 0
0111 55 1010101 0
Como observamos 1000 51 nmeros1010001
de la tabla los con paridad par1no incluyen
al 7F, por lo cual para poder convertir de paridad par podramos
simplemente sumarle 110 0001
1001 1 al bit61menos significativo 1
sin necesidad de
preocuparnos por overflow, y de esta manera se hara la conversin.
Pero una manera mucho ms sencilla sera generando el bit de paridad
ya que el bit ms significativo no se est usando, entonces simplemente
generando el bit de paridad y negndolo lo juntamos con el nmero
original y resolveramos el problema.
EPROM/RA
EPROM RAM
M
Bus de Bus de Bus de
Bus
Datos Datos Paridad Datos
Direccin
Hexadecimal Binario Impares
0000 3A 0011 1010 0 1011 1010

0001 62 0110 0010 1 0110 0010

0010 53 0101 0011 0 1101 0011

0011 10 0001 0000 1 0001 0000

0100 13 0001 0011 1 0001 0011

0101 14 0001 0100 0 10010100

0110 77 01110111 0 1111 0111


EPROM/RA
EPROM RAM
M
Bus de Bus de Bus de
Bus
Datos Datos Paridad Datos
Direccin
Hexadecimal Binario Impares
1100 43 0100 0011 1 0100 0011

1101 1F 0 0011111 1 0 0011111


Realizando el circuito en Proteus, se hall que era necesario usar algn
programa para poder grabar los datos hexadecimales en la memoria
2732, entonces se us el programa Max Loader y grabamos la memoria
con los valores dados para el problema.

Para hacer la deteccin de la paridad de los nmeros grabados podemos


hacerlo mediante compuertas XOR (7486) como est en la teora, y se
hara con el siguiente circuito:
Cabe recalcar que tambin se puede hacer uso de un integrado detector
de paridad o generador de paridad el cual tiene por cdigo 74280.

Luego de hallar la paridad y como sabemos que solo se utilizan los 7


primeros bits, le aadiremos un octavo bit o el ms significativo para la
conversin, que en este caso sera el valor negado del bit de paridad; y
despus esto llevar a la RAM, para poder grabarla.

A continuacin se muestran las salidas de la memoria 2732:

El circuito para el grabado de la memoria 6116, con los bits de salida de


la memoria 2732.
Finalmente para el grabado en la memoria 6116 hacemos uso de switch
para seleccionar su bus de direcciones y que se pueda grabar en 16
direcciones los 16 nmeros de 8 bits ya convertidos a paridad impar.
Para concluir, estos resultados grabados se mostrarn en un conjunto de
8 leds, donde nos dar el resultado binario de lo que queremos.