Sistema Ininterrupto de Energia de Dupla

UNIVERSIDADE FEDERAL DO CEAR
CENTRO DE TECNOLOGIA
PS-GRADUAO EM ENGENHARIA ELTRICA
SISTEMA ININTERRUPTO DE ENERGIA DE DUPLA

CONVERSO COM INTEGRAO DO RETIFICADOR E DO
INVERSOR
Fabola Maria Alexandre Linard
Fortaleza
2009
ii
FABOLA MARIA ALEXANDRE LINARD
SISTEMA ININTERRUPTO DE ENERGIA DE DUPLA

CONVERSO COM INTEGRAO DO RETIFICADOR E DO
INVERSOR
Dissertao submetida Universidade Federal do

Cear como parte dos requisitos para obteno do
grau de Mestre em Engenharia Eltrica.
Orientador: Prof. Dr. Ccero Marcos Tavares Cruz.
Fortaleza
2009
L716s Linard, Fabola Maria Alexandre
Sistema ininterrupto de energia de dupla converso com integrao do
retificador e do inversor / Fabola Maria Alexandre Linard, 2009.
114 f. ; il. color. enc.
Orientador: Prof. Dr. Ccero Marcos Tavares Cruz

rea de concentrao: Eletrnica de Potncia
Dissertao (mestrado) - Universidade Federal do Cear, Centro de
Tecnologia. Depto. de Engenharia Eltrica, Fortaleza, 2009.
1. UPS. 2. Modulao PWM. 3. Reduo de perdas. I. Cruz, Ccero

Marcos Tavares (orient.). II. Universidade Federal do Cear Programa de
Ps-Graduao em Engenharia Eltrica. III. Ttulo.
CDD 621.3
iii
iv
De tropeos, vitrias e quedas se constri a experincia.

(autor
desconhecido)
Jamais se desespere em meio s sombrias aflies de sua vida, pois das nuvens mais
negras cai gua lmpida e fecunda. (Provrbio Chins)
Limitaes so fronteiras criadas apenas pela nossa mente.

(Provrbio Chins)
v
Deus, por ter me feito a pessoa

que sou, por ter me dado a famlia
que tenho,
por ter iluminado sempre o meu caminho
e me levado para este momento de tamanha
magnitude.
vi
Aos meus pais Filomeno Jos e Rita Alexandre.

Aos meus irmos Francisco Alberto e Flvio.
Ao meu amado esposo Fbio e meu filho Gabriel.
A minha tia Maria Alexandre.
A todos da minha famlia que no os citei.
A todos que me incentivaram.
Eu dedico esse trabalho.
vii
AGRADECIMENTOS
FUNCAP (Fundao Cearense de Apoio ao Desenvolvimento Cientfico e
Tecnolgico) que contribuiu com apoio financeiro necessrio realizao desse trabalho e
desenvolvimento cientfico.
Ao professor Ccero Marcos Tavares Cruz pelo exemplo de profissionalismo e pela
pacincia e dedicao demonstradas durante a orientao deste trabalho, transmitido sempre
de forma competente e precisa os seus conhecimentos. Agradeo imensamente a confiana em
mim depositada.
Quero tambm agradecer ao professor Demercil de Souza Oliveira Jnior por sua
presena e ajuda constante atravs de conselhos, dispondo sempre da sua experincia e
conhecimentos desde o incio do curso de mestrado, durante o perodo das disciplinas,
passando pela concepo deste projeto e com grande auxlio em sua execuo.
Aos professores Fernando Antunes, Jos Carlos, Laurinda, Luiz Henrique, Otaclio,
Ren Torrico, Ruth Leo e a todos do Departamento de Engenharia Eltrica da UFC,
Conceio, Mrio e Rafael, responsveis diretamente ou indiretamente pela minha formao
na graduao e no programa de Mestrado.
Aos meus amigos e colegas de mestrado: Andr Lima, Carlos Elmano, Danilo, George
Harrison, Gustavo, Halisson, Isaac, Lucas, Luclia, Mendeleyev, Mnica, Nlber, Paulo Praa,
Raphael Amaral, Ranoyca, Rmulo Leite, Rubens, Valdeci, e Yblin por todo apoio, incentivo,
conhecimentos tcnicos e companheirismo em todas as etapas vencidas. Ao tcnico do GPEC,
Pedro Augusto, pelas contribuies prticas e pela amizade.
A todos os meus familiares, de uma forma muito especial, minha me Rita, por sempre
incentivarem minha formao profissional e pelas grandes ajudas nos momentos de maiores
desafios em minha vida.

viii
Ao meu esposo Fbio que me apoiou em todos os momentos, me incentivando e
acreditando sempre em minha capacidade com amor e pacincia.
A todas as pessoas que por motivo de esquecimento no foram citadas anteriormente,
vou deixando neste espao minhas sinceras desculpas e meus agradecimentos.

ix
Linard, F. M. A. SISTEMA ININTERRUPTO DE ENERGIA DE DUPLA CONVERSO
COM INTEGRAO DO RETIFICADOR E INVERSOR, Universidade Federal do Cear
UFC, 2009, 93p.
Esta dissertao apresenta o estudo, o projeto, a simulao, a execuo e os resultados
experimentais de uma UPS de dupla converso de potncia igual a 3 kVA, tenso de entrada
220 V e tenso de sada 110 V, com integrao entre o retificador e o inversor. O sistema
composto por um retificador e um inversor que utiliza a estratgia unipolar para modulao
dos interruptores. As principais caractersticas deste projeto so: diminuio dos nmeros dos
componentes; diminuio das perdas por conduo e comutao nos semicondures durante a
operao do sistema e ponto comum entre a alimentao e o estgio de sada, o que facilita o
uso desta topologia com bypass. A metodologia de projeto e os resultados experimentais de
um prottipo foram apresentados para validar a anlise terica e para confirmar o desempenho
do sistema.
Palavras-Chave: Eletrnica de potncia, UPS de dupla converso, integrao
retificador-inversor, reduo de componentes, reduo de perda por conduo e comutao.

x
Linard, F. M. A. DOUBLE CONVERSION UNINTERRUPTED ENERGY SYSTEM WITH

RECTIFIER AND INVERTER INTEGRATION, Universidade Federal do Cear UFC,
2009, 93p.
This work presents the design, implementation and experimental results of double
conversion 3 kVA UPS, input voltage of 220 V and output voltage of 110 V, with integration
of the rectifier and the inverter stages. The system is composed of a rectifier and an inverter
that employs the single-pole strategy on the modulation of the switches. The main
characteristics of this system are: reduction of the number of the component; reduction of the
conduction and switching losses in the semiconductors during the operation of the system and
the topology contains a connection point from the power supply to the output stage. The
design methodology and experimental results of an prototype are presented to validate the
theoretical analysis and to evaluate system performance.
Keywords: Power Electronics, Double conversion UPS, inverter rectifier integration,
reduction of components, reduction of conduction and switching losses.

xi
SUMRIO
LISTA DE FIGURAS........................................................................................................................................XIII
LISTA DE TABELAS......................................................................................................................................XVII
INTRODUO GERAL.......................................................................................................................................1
CAPTULO 1 SISTEMA UPS MONOFSICO DO TIPO ON-LINE E MODULAO A TRS NVEIS.4
1.1. INTRODUO...........................................................................................................................................4
1.2. SISTEMA ININTERRUPTO DE ENERGIA.......................................................................................................4
1.3. OS CONVERSORES CA-CC (RETIFICADORES)...........................................................................................6
1.4. INVERSOR MONOFSICO DE TENSO........................................................................................................9
1.4.1. O Inversor Monofsico em Ponte completa....................................................................................10
1.4.2. O Inversor de Tenso Monofsico em Meia-Ponte.........................................................................10
1.4.3. O Inversor de Tenso Monofsico Push-pull..................................................................................11
1.5. TOPOLOGIAS DE UPS MONOFSICAS DO TIPO ON-LINE..........................................................................12
1.5.1. Conversor CA-CC e conversor CC-CA em Ponte Completa..........................................................12
1.5.2. Conversor CA-CC e conversor CC-CA em Meia-ponte.................................................................13
1.5.3. Topologia Proposta.........................................................................................................................14
1.6. ESTRATGIA DE MODULAO.................................................................................................................16
1.6.1. Modulao PWM Senoidal Bipolar................................................................................................16
1.6.2. Modulao PWM Senoidal Unipolar com Dois Sinais Triangulares.............................................17
1.6.3. Modulao PWM Senoidal Unipolar com Dois Sinais senoidais...................................................18
1.6.4. Modulao PWM Senoidal Unipolar com Senide Retificada.......................................................19
1.7. ESCOLHA DA MODULAO.....................................................................................................................20
1.8. CONSIDERAES FINAIS.........................................................................................................................20
CAPTULO 2 ANLISE E PROJETO DO INVERSOR MONOFSICO....................................................22
2.1. INTRODUO.........................................................................................................................................22
2.2. ANLISE DA MODULAO.....................................................................................................................22
2.3. ETAPAS DE OPERAO...........................................................................................................................23
2.3.1. Semiciclo Positivo da Tenso de Sada...........................................................................................23
2.3.2. Semiciclo Negativo da Tenso de Sada..........................................................................................28
2.3.3. Principais Formas de Onda............................................................................................................33
2.4. ANLISE DO ESTGIO DE POTNCIA.......................................................................................................37
2.4.1. Dimensionamento dos Diodos do Retificador e do Capacitor do Barramento CC........................37
2.4.2. Dimensionamento do Filtro LC de Sada........................................................................................39
2.4.3. Esforos nos Semicondutores do Inversor......................................................................................44
2.4.4. Determinao da Perda nos Semicondutores do inversor..............................................................46
CAPTULO 3 MODELAGEM E CONTROLE DO INVERSOR MONOFSICO......................................51
3.1. INTRODUO.........................................................................................................................................51
3.2. ESTRATGIA DE CONTROLE....................................................................................................................51
3.2.1. Funo de Transferncia do Inversor.............................................................................................52
3.2.2. Compensador de Tenso e Critrios de Projeto.............................................................................53
3.2.3. Equacionamento Para o Projeto de Compensador de Tenso........................................................54
3.3. IMPLEMENTAO DO SISTEMA DE CONTROLE..........................................................................................56
CAPTULO 4 PROJETO DO ESTGIO DE POTNCIA DO CONVERSOR............................................63
4.1. INTRODUO.........................................................................................................................................63
4.2. ESPECIFICAES DO PROJETO.................................................................................................................63
4.2.1. Dimensionamento dos Diodos do Retificador e do Capacitor do Barramento CC........................64
4.2.2. Dimensionamento do Filtro LC de Sada........................................................................................65
4.2.3. Esforos nos Semicondutores do Inversor......................................................................................67
xii
4.2.4. Clculo das Perdas nos Semicondutores do Inversor.....................................................................70

CAPTULO 5 RESULTADOS DE SIMULAO E EXPERIMENTAIS......................................................74
5.1. INTRODUO.........................................................................................................................................74
5.2. RESULTADOS DE SIMULAO..................................................................................................................74
5.2.1. Resultados de Simulao para Carga Linear.................................................................................74
5.3. RESULTADOS EXPERIMENTAIS.................................................................................................................78
5.4. VALIDAO DOS RESULTADOS................................................................................................................84
CONCLUSO GERAL........................................................................................................................................86
REFERNCIAS BIBLIOGRFICAS................................................................................................................88
APNDICE A: PLACA DE POTNCIA...........................................................................................................91
APNDICE B: PLACA DE CONTROLE

................................................................................................................................................................................
93
xiii
LISTA DE FIGURAS
Figura 1.1 - Diagrama de blocos de um sistema UPS on-line tpico ............................ 5
Figura 1.2 - Retificador ponte completa no-controlado ............................................. 7

Figura 1.3 - Retificador dobrador de tenso no-controlado........................................ 7
Figura 1.4 - Retificador em ponte completa controlado. ............................................. 8
Figura 1.5 - Retificador em ponte completa controlado com dois interruptores ativos. 8
Figura 1.6 - Retificador dobrador de tenso controlado. ............................................. 9
Figura 1.7 - Conversor CC-CA em ponte completa. ................................................. 10
Figura 1.8 - Conversor CC-CA em meia ponte......................................................... 11
Figura 1.9 - Conversor CC-CA Push-Pull................................................................. 12
Figura 1.10 - Conversores CA-CC e CC-CA em ponte completa................................ 13
Figura 1.11 - Conversores CA-CC e CC-CA em meia ponte....................................... 14
Figura 1.12 - Topologia proposta para o inversor. ...................................................... 15
Figura 1.13 - Formas de onda da modulao PWM senoidal a dois nveis. ................. 17
Figura 1.14 - Forma de onda da modulao PWM senoidal unipolar com dois sinais
triangulares........................................................................................... 18
Figura 1.15 - Formas de onda da modulao PWM senoidal unipolar com dois sinais
senoidais............................................................................................... 19
Figura 1.16 - Formas de onda da modulao PWM senoidal unipolar com senide
retificada............................................................................................... 20
Figura 2.1 - Topologia proposta para o inversor. ...................................................... 22
Figura 2.2 - Principais formas de onda da modulao utilizada................................. 23
Figura 2.3 - Primeira etapa do semiciclo positivo da tenso de sada. ....................... 24
Figura 2.4 - Segunda etapa do semiciclo positivo da tenso de sada. ....................... 25
Figura 2.5 - Formas de onda para VCb < |VCA| durante o semiciclo positivo da tenso
de sada................................................................................................. 25
Figura 2.6 - Terceira etapa do semiciclo positivo da tenso de sada......................... 26
Figura 2.7 - Quarta etapa do semiciclo positivo da tenso de sada. .......................... 27
Figura 2.8 - Formas de onda para |VCA| > VCb durante o semiciclo positivo da tenso
de sada................................................................................................. 28
Figura 2.9 - Primeira etapa do semiciclo negativo da tenso de sada........................ 29
Figura 2.10 - Segunda etapa do semiciclo negativo da tenso de sada........................ 29
xiv
Figura 2.11 - Formas de onda para VCb < |VCA| durante o semiciclo negativo da tenso
de sada................................................................................................. 30
Figura 2.12 - Terceira etapa do semiciclo negativo da tenso de sada........................ 31
Figura 2.13 - Quarta etapa do semiciclo negativo da tenso de sada. ......................... 32
Figura 2.14 - Formas de onda para |VCA| > VCb durante o semiciclo negativo da tenso
de sada................................................................................................. 32
Figura 2.15 - (a) Forma de onda da corrente no interruptor S3 e (b) Detalhe da corrente
em S3 ................................................................................................... 34
Figura 2.16 - (a) Forma de onda da corrente no diodo D3 e (b) Detalhe da corrente em
D3 ........................................................................................................ 34
em S4 ................................................................................................... 34
D4 ........................................................................................................ 35
em S5.................................................................................................... 35
D5 ........................................................................................................ 35
em S6 ................................................................................................... 36
D6 ........................................................................................................ 36
Figura 2.23 - Forma de onda da corrente no indutor de filtragem................................ 36
Figura 2.24 - Forma de onda da tenso....................................................................... 37
Figura 2.25 - Filtro LC de sada do inversor. .............................................................. 39
Figura 2.26 - Circuito equivalente do filtro LC de sada. ............................................ 40
Figura 2.27 - Diagrama de bode da funo de transferncia do filtro LC para carga
resistiva. ............................................................................................... 43
Figura 2.28 - Forma de onda da corrente instantnea nos interruptores S3 e S4............ 44
Figura 2.29 - Forma de onda da corrente instantnea nos interruptores D 3 e D4. ......... 45
Figura 3.1 - Diagrama esquemtico utilizado no controle do inversor....................... 51
Figura 3.2 - Circuito utilizado para ajuste da amplitude da senide de referncia...... 52
Figura 3.3 - Diagrama de Bode do inversor: (a) ganho (b) fase................................. 53
Figura 3.4 - Circuito do compensador PID. .............................................................. 53
xv
Figura 3.5 - Diagrama de blocos do compensador PID. ............................................ 54
Figura 3.6 - Diagrama de Bode da funo de lao aberto, (a) ganho, (b) fase............ 55
Figura 3.7 - Circuito de amostragem. ....................................................................... 56
Figura 3.8 - Circuito do retificador de preciso......................................................... 56
Figura 3.9 - Circuito do compensador....................................................................... 57
Figura 3.10 - Circuito gerador de onda triangular. ...................................................... 57
Figura 3.11 - Circuito gerador de PWM. .................................................................... 58
Figura 3.12 - Circuito utilizado para deteco da passagem por zero. ......................... 58
Figura 3.13 - Circuito utilizado para deteco do semiciclo........................................ 59
Figura 3.14 - Circuito utilizado para deteco do semiciclo........................................ 60
Figura 3.15 - Circuito do conversor digital/analgico. ................................................ 60
Figura 3.16 - Circuito utilizado para partida progressiva. ........................................... 61
Figura 3.17 - Circuito utilizado para ajusta da amplitude da senide de referncia...... 61
Figura 5.1 - Formas de onda da tenso e corrente de entrada. ................................... 75
Figura 5.2 - (a) Tenso de sada antes do filtro, (b) Tenso de sada depois do filtro. 75
Figura 5.3 - Corrente no indutor do filtro LC............................................................ 75
Figura 5.4 - (a) Corrente no capacitor do filtro, (b) Tenso no capacitor do filtro...... 76
Figura 5.5 - (a) Corrente no interruptor S6, (b) Tenso no interruptor S6................... 76
Figura 5.6 - (a) Corrente no interruptor S3, (b) 1 Detalhe da corrente no interruptor
S3 (multiplicada por 10); 2- Detalhe da tenso no interruptor S 3............ 76

Figura 5.7 - (a) Corrente no diodo D6, (b) Tenso no diodo D6. ................................ 77
Figura 5.8 - (a) Corrente no diodo D3, (b) 1 Detalhe da corrente no diodo D3
(multiplicada por 10); 2 - Detalhe da tenso no diodo D3. ..................... 77
Figura 5.9 - (a) Corrente no diodo D1, (b) Tenso no diodo D1. ................................ 77
Figura 5.10 - Espectro harmnico da tenso de sada.................................................. 78
Figura 5.11 - Espectro harmnico da corrente de sada............................................... 78
Figura 5.12 - Vista geral da placa de potncia. ........................................................... 79
Figura 5.13 - Vista geral da placa de controle............................................................. 79
Figura 5.14 - Vista geral dos drivers........................................................................... 80
Figura 5.15 - Vista geral do capacitor e do indutor de filtragem.................................. 80
Figura 5.16 - Formas de onda da tenso e corrente de entrada (100 V/div, 10 A/div, 2
ms/div). ................................................................................................ 81
Figura 5.17 - Formas de onda da tenso e corrente de sada (100 V/div., 10 A/div.,
2,484 ms/div.)....................................................................................... 81
xvi
Figura 5.18 - Forma de onda da corrente no indutor de filtragem (10 A/div, 2,484
ms/div). ................................................................................................ 82
Figura 5.19 - Forma de onda da corrente em um capacitor do barramento CC (2 A/div,
2,484 ms/div)........................................................................................ 82
Figura 5.20 - Forma de onda da tenso no barramento CC (100 V/div, 2,484 ms/div). 82
Figura 5.21 - Forma de onda da tenso no interruptor S3 (100 V/div, 2 ms/div). ......... 83
Figura 5.22 - Forma de onda da tenso no interruptor VAB (100 V/div, 2ms/div). ....... 83
Figura 5.23 - Curva de rendimento do conversor at a potncia de sada igual a 1kW. 84
xvii
LISTA DE TABELAS
Tabela 2.1 - Princpio de operao do conversor com modulao PWM senoidal unipolar.
33
Tabela 2.2 - Parmetros de projeto do indutor de filtro.............................................................44
Tabela 2.3 - Parmetros necessrios para o clculo da perda nos interruptores.................47
Tabela 4.1 - Especificaes do capacitor eletroltico do barramento CC.............................64
Tabela 4.2 - Especificaes da ponte retificadora........................................................................65
Tabela 4.3 - Caracterstica do interruptor IRGP50B60PD1.....................................................70
Tabela 5.1 Tabela comparativa para potncia de sada igual a 1 kW.................................84
xviii
SIMBOLOGIA
Simbologia Significado Unidade

A/D Conversor digital analgico -
Bmax Mxima densidade de fluxo Gauss
C Capacitor F
Cb Capacitor do barramento CC F
Cf Capacitor de filtragem F
Cv(s) Funo de transferncia do compensador -
D Razo cclica -
D1 Diodo retificador -
D2 Diodo retificador -
D3 Diodo em antiparalelo a S3 -
FC Fator de crista -
fm Freqncia da moduladora Hz
fo Freqncia de corte Hz
fp Freqncia da portadora Hz
FP Fator de potncia -
fr Freqncia da rede Hz
fs Freqncia de chaveamento Hz
FTLAv Funo de transferncia de lao aberto -
Gv(s) Funo de transferncia do inversor -
Ic Corrente mxima A
ICb_RMS Corrente eficaz no barramento CC A
ICf Corrente no capacitor do filtro de sada A
ICf_pico Valor de pico da corrente capacitor do filtro A
ICf_RMS Corrente eficaz no capacitor do filtro A
ID1 Corrente no diodo D1 A
ID1,D2_pico Corrente de pico nos diodos do retificador A
ID3,D4_med Valor mdio da corrente nos interruptores D3 e D4 A
xix

ID3,D4_RMS Valor eficaz da corrente nos interruptores D3 e D5 A
ID5,D6_med Valor mdio da corrente nos interruptores D5 e D6 A
ID5,D6_RMS Valor eficaz da corrente nos interruptores D5 e D6 A
Ifn Corrente nominal do diodo intrnseco A
ILf Corrente no indutor do filtro de sada A
ILf_pico Valor de pico da corrente no indutor do filtro A
ILf_RMS Corrente eficaz no indutor do filtro A
Io_pico Valor de pico da corrente de sada A
Io_pico_NL Valor de pico da corrente de sada para carga no-linear A
Io_RMS Corrente eficaz de sada A
Irrn Corrente de recuperao reversa A
IS1 Corrente no interruptor S1 A
IS3,S4_med Valor mdio da corrente nos interruptores S3 e S4 A
IS3,S4_RMS Valor eficaz da corrente nos interruptores S3 e S5 A
IS5,S6_med Valor mdio da corrente nos interruptores S5 e S6 A
IS5,S6_RMS Valor eficaz da corrente nos interruptores S5 e S6 A
Jmax Mxima densidade de corrente 2
A/mm
Kv Ganho do compensador -
L Indutncia H
Lf Indutor de filtragem H
Ls Indutncia de entrada H
M ndice de modulao -
Mf Razo da freqncia de modulao -
n Relao de transformao -
Pbl_D3,D4 Perda no bloqueio dos diodos D3 e D4 em antiparalelo W
Pbl_D5,D6 Perda no bloqueio dos diodos D5 e D6 em antiparalelo W
Pcond_IGBT Perda por conduo nos interruptores do inversor W
xx

PDcond Perda por conduo nos diodos em antiparalelo W
Pent_cond_IGBT Perda na entrada em conduo dos interruptores do inversor W
Pin Potncia ativa de entrada W
Po Potncia ativa de sada W
Poff_IGBT Perda no bloqueio dos interruptores do inversor W
Pon_IGBT3,4 Perda por comutao nos interruptores S3 e S4 do inversor W
Pon_IGBT5,6 Perda por comutao nos interruptores S5 e S6 do inversor W
Ptotal_D3,D4 Potncia mdia total dos diodos D3 e D4 do IGBT W
Ptotal_D5,D6 Potncia mdia total dos diodos D5 e D6 do IGBT W
Ptotal_IGBTS3,s4 Potncia mdia total nos interruptores S3 e S4 do inversor W
Ptotal_IGBTS5,s6 Potncia mdia total nos interruptores S5 e S6 do inversor W
Qrrn Carga de recuperao reversa do diodo C
R Resistncia
Rcd(IGBT) Resistncia trmica entre cpsula e dissipador
Rjc(diodo) Resistncia trmica entre juno e cpsula do diodo
Rjc(IGBT) Resistncia trmica entre juno e cpsula do IGBT
RL Resistncia de carga
rtd Resistncia direta no diodo
S1 Interruptor -
S2 Interruptor -
S3 Interruptor -
S4 Interruptor -
S5 Interruptor -
S6 Interruptor -
So Potncia aparente de sada VA
t Tempo s
Ta Temperatura ambiente C
tc Tempo de conduo s
Tj Temperatura de juno C
trrn Tempo de recuperao reversa s
Ts Perodo de chaveamento s
VAB Tenso na sada do inversor V
Vc Tenso de controle V
VCA Tenso da fonte de alimentao V
VCb Tenso no barramento CC V
xxi

Vcc Tenso de sada do retificador V
Vce Queda de tenso coletor-emissor V
VCmin Valor mnimo da tenso no barramento CC V
VCmin Valor mnimo da tenso no barramento CC V
VCpico Valor de pico da tenso no barramento CC V
VD1,D2_rev Tenso reversa mxima sobre os diodos do retificador V
Vfn Queda de tenso sobre o diodo V
Vfo Tenso de limiar no diodo V
VgS3 Tenso no gatilho do interruptor S3 V
Vin Tenso de entrada do inversor V
Vin_max Tenso mxima de entrada V
Vin_min Tenso mnima de entrada V
VLf Tenso no indutor do filtro de sada V
Vo Tenso de sada do inversor V
Vonom Valor nominal da tenso de entrada V
Vref Tenso de referncia V
Vs Fonte de entrada V
VTRI Tenso da onda triangular V
Win Energia transferida da rede kWh
Ganho de amostragem -
I Variao da corrente A
t Variao de tempo S
VC Ondulao mxima da tenso no barramento CC V
i Rendimento terico do inversor %
r Rendimento terico do retificador %
o Freqncia angular rad/s
Acrnimos e Abreviaturas:
Simbologia Significado
UPS Uninterruptible Power Supply (Sistema Ininterrupto de Energia)
PID Proporcional Integral Derivativo
xxii
Simbologia Significado
PWM Pulse-Width Modulation (Modulao por largura de pulso)
THD Taxa de distoro harmnica
IGBT Insulated Gate Bipolar Transistor
MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
CA Corrente alternada
CC Corrente contnua
FUNCAP Fundao Cearense de Apoio ao Desenvolvimento Cientfico e Tecnolgico
UFC Universidade Federal do Cear
Smbolos de unidades de grandezas fsicas:
Smbolo Significado
Ohm
A Ampre
F Faraday
H Henry
Hz Hertz
rad Radiano
s Segundo
T Tesla
V Volt
W Watt
C Grau Celsius
mm Milmetro
C Coulomb
1
INTRODUO GERAL
A energia eltrica um elemento de extrema importncia na vida de um grande nmero

de pessoas. Aonde quer que se v a eletricidade indispensvel, seja nos lares, no comrcio
ou mesmo nos ambientes de lazer. Ela ilumina os ambientes, aciona eletrodomsticos e
equipamentos eletrnicos, aquece e esfria ambientes entre tantas outras aplicaes
encontradas no dia-a-dia.
Idealmente, as concessionrias de energia eltrica deveriam ser capazes de garantir o seu

servio sem interrupes ou sem distrbios, porm isto ainda no possvel.
O suprimento de energia eltrica pode sofrer perturbaes que a desviem significamente

da sua condio ideal. Surtos de tenso, perda momentnea de tenso e oscilaes transitrias
de tenso so algumas destas perturbaes [3]. Essas interrupes so inadmissveis em
algumas aplicaes consideradas crticas, como por exemplo, nos sistemas de emergncia
hospitalar, de informtica, industrial e de telecomunicao.
Diante da necessidade de todos os setores que precisam de um fornecimento de energia

eltrica contnua e de qualidade, os especialistas em eletrnica de potncia propem algumas
solues para essa problemtica sendo a Fonte Ininterrupta de Energia, conhecida
internacionalmente como Uninterruptible Power Supply (UPS) e conhecido popularmente no
Brasil como No-break, uma dessas solues [12] [22].
A UPS capaz de suprir energia eltrica de forma adequada e com qualidade, mesmo na
presena de distrbios e interrupes da tenso de fornecimento vindos da concessionria de
energia eltrica durante um perodo pr-estabelecido, utilizando um banco de baterias at que a
rede eltrica seja normalizada ou um gerador, conectado em paralelo com a rede eltrica, entre
em funcionamento. Estas fontes podem ser classificadas em trs categorias: UPS off-line,
UPS on-line e UPS line-interactive.
Em uma UPS do tipo off-line durante operao normal, a carga alimentada

diretamente pela fonte de alimentao (CA), sem nenhum processamento da energia entregue.
Em caso de perda do suprimento de energia pela rede de alimentao, um banco de baterias
ir alimentar a carga atravs de um inversor [5] [7]. Algumas vantagens que esta topologia
apresenta so: custo reduzido e tamanho pequeno. Como desvantagens destacam-se a
impossibilidade da regulao da tenso de sada no modo rede, devido ao fato da chave
esttica conectar a carga diretamente a entrada [1].
2
No tipo de sistema UPS line-interactive, a rede de alimentao conectada a uma chave

esttica, seguida de um indutor em srie, de um conversor bidirecional (CA-CC/CC-CA) e um
banco de baterias. Esta configurao pode operar como uma UPS on-line ou como uma UPS
off-line, sendo que para isso no exigido o indutor em srie [1] [7] [25]. Quando a energia
eltrica fornecida pela rede est dentro das tolerncias aceitas, a carga alimentada
diretamente pela rede e o conversor bidirecional funciona como um carregador de baterias e
caso haja algum distrbio da rede de alimentao a carga passa a ser alimentada no modo
bateria. Neste modo a chave esttica aberta e a energia acumulada nas baterias entregue
carga atravs do conversor bidirecional, funcionando neste momento como um inversor.
O sistema UPS do tipo on-line utiliza um retificador para converter a tenso de entrada
alternada em tenso contnua que ir alimentar o inversor e o banco de baterias, mantendo-o
carregado. Em condies normais de alimentao o inversor alimentado pelo retificador e
em caso de falta a tenso de entrada passa a vir do banco de baterias. A tenso de sada do
inversor filtrada antes de ser entregue carga [5].
Neste trabalho apresentado o estudo, a metodologia de projeto e a implementao

prtica do retificador e do inversor que iro ser utilizados em um sistema de UPS do tipo on-
line, com potncia de sada igual a 3 kVA, tenso de entrada igual a 220 V e tenso de sada
igual a 110 V.
A estratgia aqui proposta para o controle da tenso baseada no controlador

Proporcional Integral Derivativo (PID), a tcnica de modulao implementada a unipolar. A
topologia adotada para o inversor possui um brao operando em baixa freqncia (60 Hz) e o
outro brao comutando em alta freqncia (20 kHz). O retificador composto apenas por dois
diodos que trabalham em conjunto com o brao do inversor que comuta em baixa freqncia.
Este projeto tem como justificativa a reduo de custos, j que existe uma diminuio
do nmero de componentes utilizados, bem como diminuio de perdas devido a topologia
proposta.
Este trabalho possui sua estrutura dividida em cinco captulos e uma breve sntese de
cada um deles feita a seguir.
No Captulo 1 apresentada uma reviso sobre os retificadores e inversores

monofsicos, sobre alguns sistemas de UPS e sobre os tipos de modulao.
Em seguida, no Captulo 2, tem-se a topologia proposta, bem como suas etapas de

operao e as equaes utilizadas no projeto.
3
O Captulo 3 detalha a modelagem e o controle do inversor monofsico, explicando

cada bloco do controle adotado. Este captulo apresenta tambm todo o projeto do
compensador de tenso.
realizado no Captulo 4 o projeto do retificador, do inversor, do filtro LC (bloco de

potncia). utilizado para isso o equacionamento exposto no Captulo 2.
So apresentados no Captulo 5 os resultados de simulao e experimentais do prottipo

montado, para verificar e comprovar os estudos tericos dos captulos anteriores.
Por fim, tem-se uma concluso geral relativa a todo o estudo desenvolvido, juntamente
com sugestes para melhorias futuras da topologia proposta.
O diagrama esquemtico do bloco de potncia pode ser visto no Apndice A e o da

placa de controle no Apndice B.
4
CAPTULO 1
SISTEMA UPS MONOFSICO DO TIPO ON-LINE E MODULAO
A TRS NVEIS
1.1. INTRODUO
Os sistemas UPS do tipo on-line fornecem energia continuamente carga, mesmo em

uma falta da rede de alimentao, ou at mesmo durante a ocorrncia de algum distrbio
ocorrido no fornecimento de energia eltrica durante um tempo limitado. Tipicamente este
sistema apresenta dois estgios de converso de energia.
No primeiro estgio, o retificador opera como conversor de tenso CA da rede eltrica

em tenso CC e no segundo estgio, o inversor converte tenso contnua CC em alternada CA
para a sada. Deste modo, a tenso de sada fornecida para a carga possui amplitude,
freqncia e forma independentes da entrada, dependendo da topologia utilizada. Esta a
nica arquitetura de UPS que protege a carga contra os principais distrbios da rede eltrica,
sempre fornecendo tenso senoidal na sada alm de no apresentar interrupo nas
transferncias de carga.
conhecido que a freqncia da tenso de sada do inversor determinada pelo

chaveamento dos dispositivos semicondutores que o formam, dependendo, portanto, do
circuito de controle e o mtodo de modulao escolhido. Neste trabalho foi adotado o controle
da tenso por largura de pulsos (PWM Pulse-Width Modulation) senoidal.
Neste captulo so apresentadas as principais caractersticas dos sistemas UPS, os tipos

de retificadores e inversores monofsicos de tenso e tambm os tipos de modulao por
largura de pulsos senoidal. Tambm so apresentadas a topologia e a modulao adotadas no
desenvolvimento deste trabalho.
1.2. SISTEMA ININTERRUPTO DE ENERGIA
A UPS ideal, de acordo com [24] [25], deve ser capaz de prover energia eltrica carga
de forma que esta mantenha um perfeito funcionamento. Portanto a UPS deve ter as seguintes
caractersticas: regulao senoidal com baixa taxa de distoro harmnica (THD - Total
5
Harmonic Distortion), alta confiabilidade, alta eficincia, baixa interferncia eletromagntica,

baixo rudo, baixa manuteno, baixo custo, peso e tamanho reduzidos.
A UPS do tipo on-line o interesse deste trabalho e a seguir feita uma breve
explanao sobre este tipo de UPS.
Este tipo de sistema UPS tem como caracterstica marcante o fornecimento contnuo de
energia eltrica carga a qual est ligada, mesmo quando ocorrer ausncia da rede de
alimentao devido a qualquer distrbio. A Figura 1.1 apresenta um diagrama de blocos para
esta topologia.
Figura 1.1 Diagrama de blocos de um sistema UPS on-line tpico.
Como pode ser observado atravs da Figura 1.1, o sistema UPS on-line composto de
um retificador, um inversor, um banco de baterias, um carregador de baterias e um circuito
bypass.
O retificador utilizado para suprir o barramento CC que alimenta o inversor e o banco

de baterias. O inversor converte a tenso contnua em alternada de forma que o sistema
fornea sempre uma tenso estvel para a carga e dimensionado para operar tanto no modo
rede como em modo bateria.
O banco de baterias usado para alimentar a carga durante uma interrupo da rede de
alimentao por um determinado tempo de autonomia.
A chave bypass utilizada para conectar a carga diretamente a rede de alimentao CA

caso haja uma falta ou manuteno de um mau funcionamento da UPS. A entrada em
6
funcionamento do bypass pode ser de forma automtica, dependendo da deciso tomada pela
superviso do sistema, ou de forma manual [1] [7] [24] [25].
A UPS on-line pode operar em trs modos:
- Modo rede: Neste tipo de operao a rede eltrica alimenta a carga com a energia
processada nos estgios do retificador e do inversor. Neste modo de funcionamento, o
banco de baterias mantido carregado ou mantido em flutuao.
- Modo bateria: Caso haja a deteco de algum distrbio na rede de alimentao fora
dos valores especificados, a tenso de entrada do retificador desconectada e o banco
de baterias passa a suprir o barramento CC que fornece energia ao inversor.
- Modo bypass: Este modo de operao conecta a carga diretamente com a rede de
alimentao quando detectada uma falha do inversor ou este esteja em manuteno.
Neste modo de operao, a carga fica sujeita a qualquer distrbio que possa haver na
rede de alimentao.
Nas sees a seguir, so apresentadas algumas topologias dos conversores CA-CC e

CC-CA aplicados em UPS on-line.
1.3. OS CONVERSORES CA-CC (RETIFICADORES)
Em um sistema UPS o retificador tem como finalidade produzir uma tenso CC de

qualidade para manter um funcionamento apropriado do conversor CC-CA na sada do
sistema UPS. Os retificadores podem ser divididos em dois grupos, se for levado em
considerao o tipo de interruptor que utilizado: retificadores controlados e no-controlados.
Os retificadores no controlados utilizam diodos como interruptores. A Figura 1.2

mostra um retificador ponte completa no-controlado. Nesta topologia, os diodos D1 e D2
conduzem durante o semiciclo positivo da tenso de entrada, e os diodos D3 e D4 conduzem

durante o semiciclo negativo da tenso de entrada. necessrio especificar um capacitor C de
valor alto para limitar as ondulaes de tenso CC. Com a escolha deste capacitor com grande
capacitncia h uma distoro da corrente de entrada. Isto conduz a um fator de potncia
baixo, que um dos principais inconvenientes desta classe de retificadores.
7
Figura 1.2 - Retificador ponte completa no-controlado.
Neste retificador sempre h dois diodos conduzindo simultaneamente, resultando em

alta perda por conduo. A tenso mdia no barramento CC um pouco menor que a tenso
de pico da tenso de entrada.
Para obter tenso no barramento CC em torno do dobro do valor de pico da tenso de

entrada, utilizado o retificador tipo dobrador de tenso, como mostra a Figura 1.3.
D1 C1
Ls
Vs RL

D2 C2
Figura 1.3 Retificador dobrador de tenso no-controlado.
O funcionamento desta topologia pode ser descrito da seguinte forma: durante o

semiciclo positivo da tenso de entrada o diodo D 1 carrega o capacitor C1 ao valor mximo da
tenso de alimentao. Da mesma forma durante o semiciclo negativo da tenso de entrada o
diodo D2 carrega o capacitor C2 ao valor mximo da tenso de entrada. Conclui-se que a
tenso CC de sada aproximadamente duas vezes o valor mximo da tenso CA de entrada.
Alm desta vantagem, esta topologia apresenta uma outra vantagem sobre a topologia em
ponte completa, que o menor nmero de diodos utilizados.
Como desvantagens desta topologia podem-se citar os maiores esforos de tenso

atravs dos diodos, que so duas vezes maiores que os sofridos pelos diodos de um retificador
em ponte completa, se considerada mesma condio de operao (tenso de alimentao) e h
a possibilidade de desequilbrio entre os valores de tenso em cada capacitor. Suas vantagens
8
so: simplicidade, confiabilidade e baixo custo. O seu maior inconveniente o fato do seu uso
ser limitado pelo baixo fator de potncia [25].
J os retificadores controlados fazem uso de IGBTs, MOSFETs ou tiristores como

interruptores. Na Figura 1.4 um retificador em ponte completa controlado pode ser observado.
Figura 1.4 - Retificador em ponte completa controlado.
Comutando os quatro interruptores, de forma adequada, a corrente de entrada pode ter

forma senoidal e em fase com a tenso de entrada, e a tenso CC de sada pode ser regulada
em um valor pr-ajustado, maior que o valor mximo da tenso CA de entrada.
Com o desejo de reduzir os custos da topologia apresentada na Figura 1.4 surgiram

diferente topologias com um menor nmero de interruptores controlados. A Figura 1.5 mostra
duas estruturas de pontes retificadoras semi-controladas. A estrutura apresentada em 1.5(a)
uma ponte assimtrica e a apresentada em 1.5(b) simtrica. Na ponte assimtrica existe o
caminho de livre circulao da corrente formado pelos diodos D1 e D2.
Figura 1.5 - Retificador em ponte completa controlado com dois interruptores ativos.
A vantagem da estrutura simtrica que os catodos esto no mesmo potencial, de modo

que os sinais de acionamento podem estar num mesmo potencial. Esta estrutura apresenta
9
uma reduo no nmero de semicondutores no caminho de circulao da corrente. O comando

dos interruptores bem simples e a referncia do comando dos interruptores e da tenso de
sada a mesma.
O custo total da topologia apresentada na Figura 1.5 menor do que o da topologia

apresentada na Figura 1.4, pois o custo dos diodos menor do que o custo dos MOSFETs e
tambm h um custo relativo ao controle dos MOSFETss, que necessitam de drivers de gatilho
e fontes de alimentao independentes para eles [25].
Na Figura 1.5(a) pode-se substituir D1 em D4 por tiristores, no havendo a necessidade

de circuitos externos de pr-carga.
A Figura 1.6 mostra um retificador dobrador de tenso controlado. Durante o semiciclo
positivo da tenso de entrada o interruptor S2 conduz e a corrente de entrada cresce, e quando
o interruptor S2 est desligado a corrente decresce. No semiciclo negativo da tenso de
entrada o interruptor S1 ir conduzir.

S1 C1
Ls
RL
Vs

S2 C2

Figura 1.6 - Retificador dobrador de tenso controlado.
Neste tipo de topologia a tenso total no barramento CC tem que ser maior do que o
dobro do valor de pico da tenso de entrada para realizar a conformao da corrente de
entrada (realizar a correo do fator de potncia).
Vale ressaltar que neste sistema h a possibilidade de desequilbrio entre as tenses dos
capacitores, porm h a possibilidade de maior controle deste desequilbrio.
1.4. INVERSOR MONOFSICO DE TENSO
Nesta seo o foco principal o inversor monofsico de tenso que o mais comum dos
conversores CC-CA. A forma de onda desejada na sua sada alternada e comporta-se como
uma forma de onda senoidal com valor mdio nulo [2].
10
As topologias mais comuns dos conversores CC-CA de tenso so apresentadas a seguir.
1.4.1. O INVERSOR MONOFSICO EM PONTE COMPLETA
O inversor de tenso monofsico ponte completa indicado para altas potncias e altas
tenses de sada. A sada produzida uma tenso senoidal que resultante deste inversor
aliada a uma tcnica de modulao e filtro apropriados [1] [2] [3] [4].
O inversor de tenso monofsico ponte completa est apresentado na Figura 1.7, e pode
ser encontrado em [2] [3] [4] [29] [30]. Ele formado por dois braos: um brao do inversor
formado pelos interruptores S5 e S6 , e o outro brao pelos interruptores S3 e S4 .
O acionamento dos interruptores de cada brao feito de forma complementar com
defasamento de 180 . No momento em que os interruptores S 4 e S5 esto conduzindo, a
tenso de sada aplicada carga igual tenso de entrada ( VCC ). Quando os interruptores
S3 e S6 esto conduzindo, a tenso de entrada com polaridade invertida aplicada carga (
VCC ). Este funcionamento resulta em uma forma de onda quadrada de magnitude igual a da
fonte de entrada.
Figura 1.7 - Conversor CC-CA em ponte completa.
1.4.2. O INVERSOR DE TENSO MONOFSICO EM MEIA-PONTE
O inversor de tenso monofsico em meia ponte pode ser visto na Figura 1.8. Este tipo
de inversor possui apenas um brao inversor e precisa de uma fonte de alimentao CC com
ponto mdio. Este tipo de estrutura indicado para baixas potncias, pois a corrente nesta
estrutura o dobro da corrente na estrutura em ponte completa, para uma mesma potncia. [2]
11
Esta topologia bem mais simples que a apresentada no item 1.4.1. O seu
funcionamento pode ser descrito da seguinte forma: quando o interruptor S3 est conduzindo a
corrente na carga no sentido da direita para a esquerda crescendo de forma exponencial e a
fonte de alimentao entrega energia carga. Quando S 3 est bloqueado a corrente da carga
continua no mesmo sentido, j que a indutncia da carga no permite mudanas bruscas na
corrente, decrescendo exponencialmente atravs do diodo em antiparalelo D4 .
A corrente circular pelo diodo D4 at se anular fazendo o interruptor S4 passar a

conduzir. Neste instante a corrente ir inverter o sentido e crescer exponencialmente. Nesta
etapa a carga recebe energia da fonte de alimentao. E ao ocorrer a anulao da corrente ir
reiniciar um novo ciclo de operao.
Pode ser verificado atravs da descrio do funcionamento desta topologia que seus
interruptores S3 e S4 conduzem ou so bloqueados de forma alternada, fazendo com que a

tenso de sada aplicada carga seja uma onda quadrada, cuja freqncia ir ser determinada
pela freqncia de chaveamento.
Figura 1.8 - Conversor CC-CA em meia ponte.
1.4.3. O INVERSOR DE TENSO MONOFSICO PUSH-PULL
A configurao do inversor push-pull usada para modulaes em baixas freqncias e

baixas potncias [2] [5].
A topologia deste inversor pode ser vista na Figura 1.9, onde possvel observar
algumas caractersticas tais como: uma nica fonte de tenso CC (V cc ) alimenta o circuito,
dois interruptores (S1 e S2 ) controlados, a carga isolada da fonte de alimentao, a estrutura

isolada naturalmente com o uso de um transformador com ponto mdio no primrio e a
fonte de alimentao CC e os interruptores esto ligados na mesma referncia [2].
12
Quando o interruptor S1 conduz o S2 mantido bloqueado. A corrente na carga cresce
exponencialmente e a fonte de alimentao fornece energia carga. Ao abrir S 1 a corrente se

mantm no mesmo sentido, devido a indutncia da carga, de forma a decrescer
exponencialmente pelo diodo D2 .
Com a anulao da corrente, se d incio a outra etapa de operao na qual o interruptor
S2 entra em conduo e a corrente passa a crescer novamente exponencialmente no sentido
contrrio. A fonte de alimentao passa a fornecer energia carga de novo. Quando S 2 for
aberta, a corrente passa a decrescer decrescendo exponencialmente pelo diodo D 1 e a energia

armazenada no indutor de carga ser transferida para a fonte de alimentao. Esta etapa chega
ao fim com a anulao da corrente de carga.
D2

S2
n1 RL
Vcc n2

n1 L
S1

D1
Figura 1.9 - Conversor CC-CA Push-Pull.
1.5. TOPOLOGIAS DE UPS MONOFSICAS DO TIPO ON-LINE
Qualquer um dos retificadores apresentados no item 1.3 pode alimentar os inversores

apresentados no item 1.4. Neste item sero apresentadas algumas das topologias utilizadas em
sistemas UPS com dupla converso, mostrando vantagens e desvantagens, bem como a
justificativa para a escolha da topologia adotada. No sero descritos o funcionamento nem as
etapas de operao destes sistemas.
1.5.1. CONVERSOR CA-CC E CONVERSOR CC-CA EM PONTE COMPLETA
Um tpico sistema UPS monofsico em ponte completa est representado na Figura

1.10. Esta topologia apresenta um retificador de onda completa para suprir o inversor,
13
tambm ponte completa, de tenso CC de qualidade. Este sistema apresenta vantagens sobre
os conversores com topologia em meia ponte, dentre elas pode-se citar: melhor utilizao do
link CC de tenso e possui a opo de estado zero para os interruptores devido a
possibilidade do uso de estratgias de controle mais avanadas [25]. Estas vantagens fazem a
topologia em ponte completa ser prefervel para aplicaes em mdia e alta potncia. Porm
ela tem como desvantagem o fato de possuir muitos interruptores e necessitar de um
transformador de isolao, o que contribui para ser um sistema volumoso, pesado e de alto
custo.
Figura 1.10 - Conversores CA-CC e CC-CA em ponte completa.
1.5.2. CONVERSOR CA-CC E CONVERSOR CC-CA EM MEIA-PONTE
A Figura 1.11 mostra um tpico sistema UPS monofsico do tipo on-line baseado em um
conversor meia ponte. Esta topologia a escolha prefervel para baixas potncias, apresenta a
metade do nmero de interruptores quando comparada com a topologia em ponte completa,
alm de possuir um ponto comum entre a entrada e a sada do sistema, o que elimina a
necessidade de um transformador de isolao. Entretanto, devido ao fato deste sistema ser um
dobrador de tenso no estgio CA-CC, o barramento CC dever operar no mnimo com o
dobro da tenso de pico de entrada.
14
Figura 1.11 - Conversores CA-CC e CC-CA em meia ponte.
Como desvantagens desta estrutura destacam-se: o fato de no possuir controle de
tenso nos capacitores C1 e C2, quando operando em modo bateria e necessita um grande
nmero de baterias [1].
Por ser necessrio capacitores do barramento CC com tenso de, no mnimo, a tenso de
pico de entrada e de um grande nmero de baterias, o custo do projeto alto, j que os
capacitores do barramento CC e as baterias so os componentes mais caros de um inversor [1].
1.5.3. TOPOLOGIA PROPOSTA
Nas duas ltimas dcadas os avanos ocorridos na eletrnica de propiciaram o

surgimento de novas topologias e estratgias de controles utilizadas em sistemas ininterruptos
de energia. Todas as pesquisas que foram feitas neste sentido tinham como principal objetivo
melhorar o desempenho destas UPS, bem como expandir suas reas de aplicao. Com o
crescimento destas reas de aplicaes o custo dos conversores passou a receber uma ateno
especial dos pesquisadores.
Redues no custo dos conversores podem ser obtidas ao diminuir o nmero de

componentes utilizados. Pode-se tambm diminuir os custos utilizando topologias que
substituam interruptores ativos (IGBTs, MOSFETs e tiristores) por diodos, pois os diodos so
mais baratos, ou eliminando componentes passivos (indutores, capacitores e transformadores)
[25].
15
Esta reduo de interruptores e de elementos passivos do sistema contribui tambm para

uma reduo no peso e uma maior confiabilidade do sistema. Entretanto, eliminar alguns
interruptores ou substitu-los por diodos diminui a liberdade das estratgias de controle,
fazendo com que seja necessrio um controle mais sofisticado.
Visando contribuir com a eletrnica de potncia, a pesquisa deste trabalho buscou a

reduo do custo do sistema, bem como realizar a execuo de uma topologia que diminusse
tambm a perda nos semicondutores utilizados.
A topologia proposta para este trabalho a apresentada na Figura 1.12. O retificador
ficou restrito aos dois diodos (D1 e D2) e o inversor composto por quatro interruptores (S 3 ,
S4 , S5 e S6 ) . Desta forma h a reduo do custo utilizando apenas dois diodos no retificador.
Os interruptores S5 e S6 comutam na freqncia fundamental (igual a da rede de

alimentao) de forma alternada trabalhando semelhante a um retificador de onda completa
com os diodos D1 e D2 , do ponto de vista da tenso de alimentao. O diodo D 1 conduz no
semiciclo positivo da tenso de entrada, assim como o interruptor S6 , e o diodo D2 conduz
durante o semiciclo negativo da tenso de entrada bem como o interruptor S5 .
Os interruptores S3 e S4 comutam em alta freqncia de forma complementar durante os

dois semiciclos da tenso de entrada. Do ponto de vista da tenso de sada estes dois
interruptores formam um inversor em ponte completa com os dois outros interruptores (S 5 e
S6 ).
Figura 1.12 - Topologia proposta para o inversor.

16
1.6. ESTRATGIA DE MODULAO
Na maioria das aplicaes feitas com inversores necessita-se de controle ou regulao

da tenso nos terminais da carga. O mtodo utilizado para este controle da tenso de sada a
modulao PWM senoidal com um filtro para atenuar as harmnicas de alta freqncia [5].
Este tipo de controle parte de uma comparao entre uma onda moduladora senoidal (de
baixa freqncia) de referncia com uma portadora triangular (de alta freqncia) e permite a
comutao dos interruptores com freqncia constante e adequada para uso em alta
freqncia, j que o filtro de sada reduz as harmnicas.
H trs tcnicas de modulao que utilizam uma onda moduladora senoidal como
referncia e uma portadora triangular: a modulao PWM com comutao bipolar da tenso, a
modulao PWM com comutao unipolar da tenso dos dois braos com a utilizao de duas
portadoras triangulares e a modulao PWM com comutao unipolar de um nico brao do
inversor [5].
Ser observado, nos itens a seguir, que os pulsos tero largura mxima no mximo da
moduladora decrescendo para ambos os lados. Observa-se tambm que a freqncia da
componente fundamental da tenso de sada definida pela onda moduladora e a onda
portadora define a freqncia de comutao dos interruptores.
1.6.1. MODULAO PWM SENOIDAL BIPOLAR
Na modulao PWM senoidal bipolar, que est representada na Figura 1.13 a tenso
instantnea de sada s pode atingir dois valores VCC ou VCC e, devido a este fato, esta
modulao tambm chamada de dois nveis. Quando o valor instantneo da onda
moduladora senoidal for maior que o da onda portadora triangular a tenso de sada ser igual
a VCC , e quando a onda senoidal for menor que a triangular a tenso de sada ser VCC .
17
Figura 1.13 - Formas de onda da modulao PWM senoidal a dois nveis.
Quando esta modulao est sendo aplicada a um inversor em ponte completa, um
nico comando feito para um par de interruptores (S 4 e S5 ) e, para o outro par, pode-se usar
o comando complementar. J para os inversores em meia ponte, um pulso de comando dado
para um interruptor e o complementar para o outro.
1.6.2. MODULAO PWM SENOIDAL UNIPOLAR COM DOIS SINAIS TRIANGULARES
Esta modulao, que est representada na Figura 1.14, compara a onda moduladora
senoidal com duas ondas portadoras triangulares defasadas 180 uma em relao outra na
freqncia de comutao.
O comando dos interruptores S4 e S5 , de acordo com a Figura 1.7, obtido

comparando a onda senoidal com uma onda portador triangular (V triang_1). Da comparao da
onda senoidal com a outra portadora triangular (V triang_2) resulta o comando dos interruptores
S3 e S6 .
Pode-se observar atravs da Figura 1.14 que a tenso de sada assume trs valores
instantneos: VCC , zero ou VCC , o que faz com que essa modulao tambm seja
conhecida como modulao PWM senoidal a trs nveis.
18
Figura 1.14 - Forma de onda da modulao PWM senoidal unipolar com dois sinais triangulares.
Ao observar a Figura 1.13 e a Figura 1.14 verifica-se que o nmero de pulsos da tenso
de sada, considerando-se uma mesma freqncia de comutao, duas vezes maior na
modulao PWM senoidal a trs nveis, se comparado modulao dois nveis [1] [5] [6].
Esta modulao possui muitas vantagens quando comparada bipolar, dentre elas pode-
se citar: menor perda nos interruptores, as ondulaes de tenso e corrente nos componentes
do filtro de sada so bem menores e freqncia o dobro o que reduz as especificaes
destes componentes passivos usados na filtragem do sinal e as emisses eletromagnticas so
reduzidas [1] [11].
1.6.3. MODULAO PWM SENOIDAL UNIPOLAR COM DOIS SINAIS SENOIDAIS
A modulao apresentada na Figura 1.15 compara duas ondas moduladoras senoidais de

mesma amplitude e freqncia e defasadas 180 uma em relao outra com uma nica onda
portadora triangular. O comando dos interruptores S4 e S5 , de acordo com a Figura 1.7,
obtido comparando uma onda senoidal (Vseno_1) com a onda portadora triangular, e da
comparao da outra onda senoidal com a portadora triangular (V seno_2) resulta o comando
dos interruptores S3 e S6 .
Pode-se observar atravs Figura 1.15 que a tenso de sada assume trs valores
instantneos: VCC , zero ou VCC , o que faz com que essa modulao tambm seja
conhecida como modulao PWM senoidal a trs nveis.
19
Vseno_1 Vtriang Vseno_2

t
0
t
0
-Vcc
Figura 1.15 - Formas de onda da modulao PWM senoidal unipolar com dois sinais senoidais.
1.6.4. MODULAO PWM SENOIDAL UNIPOLAR COM SENIDE RETIFICADA
Com este tipo de modulao possvel comutar em alta freqncia um dos braos do
inversor, enquanto o outro brao comandado na freqncia fundamental. A Figura 1.16
mostra as principais formas de onda desta modulao.
O brao composto pelos interruptores S5 e S6 , que pode ser visto na Figura 1.12,
comandado na freqncia fundamental da rede de alimentao, e o outro brao formado por S3
e S4 so controlados pela comparao da onda moduladora senoidal com a portadora

triangular.
No brao que comuta em baixa freqncia, durante o semiciclo positivo da tenso de
entrada, o interruptor S6 conduz enquanto S5 est bloqueado, e durante o semiciclo negativo o
interruptor que conduz o S5 ficando o S6 bloqueado.
Os interruptores S3 e S4 comutam na freqncia de chaveamento durante os dois
semiciclos de forma complementar.
Neste tipo de modulao as componentes harmnicas esto em bandas laterais centradas

em mltiplos da freqncia de comutao, no obstante, as amplitudes destas componentes
so bem menores, por tanto se pode diminuir o tamanho do filtro necessrio sada do
inversor. A tenso de sada apresenta trs valores instantneos VCC , zero ou VCC , como nas
modulaes apresentadas nos itens 1.6.2 e 1.6.3.
20
Figura 1.16 - Formas de onda da modulao PWM senoidal unipolar com senide retificada.
Este tipo de controle mais complicado e os interruptores devem ter caractersticas

diferentes [5].
1.7. ESCOLHA DA MODULAO
A modulao escolhida para o controle deste inversor foi a apresentada no item 1.6.4 por
melhor se adequar a topologia proposta. Possui as qualidades da modulao PWM unipolar (trs
nveis). Tais caractersticas so conseguidas a custo de um controle mais complexo como j foi
comentado anteriormente e ser mais detalhado nos prximos captulos.
1.8. CONSIDERAES FINAIS
Foi feita, durante este captulo, uma reviso sobre sistemas UPS e sobre os conversores
que o compe: o retificador e o inversor. Ressaltando as topologias mais usadas para ambos os
conversores monofsicos. Dentre as topologias de inversores apresentadas se destacam a de
meia ponte e a de ponte completa, j que a topologia em push-pull usada para baixas
freqncias e baixas potncias.
Foram destacadas tambm as tcnicas de modulao PWM senoidal que so usadas para
o controle de inversores de tenso. Foi visto que a modulao PWM senoidal bipolar
indicada tanto para os inversores meia ponte como para os inversores ponte completa.
A topologia proposta para este trabalho apresenta do ponto de vista da tenso de

alimentao, um retificador em ponte completa formado pelos diodos D 1 e D2 e pelos
interruptores S5 e S6. J ao analisar a tenso de sada, a topologia possui tambm um inversor
em ponte completa que formado pelos interruptores S3, S4, S5 e S6.
21
Esta estrutura foi escolhida pela idia de que haver menores esforos nos componentes
alm de uma diminuio nos nmeros de componentes para a sua montagem, reduzindo assim
o custo da implementao.
A metodologia de controle usando a modulao PWM senoidal com senide retificada

foi a mais indicada, apesar de seu controle ser mais complexo.
22
CAPTULO 2
ANLISE E PROJETO DO INVERSOR MONOFSICO
2.1. INTRODUO
Conforme foi mencionado anteriormente, no Captulo 1, o inversor tem como funo

converter a tenso de entrada CC em uma tenso de sada senoidal. Para que isto ocorra
necessrio que o inversor seja comandado com uma tcnica de modulao e apresente um
filtro adequado.
A finalidade deste captulo apresentar as caractersticas do inversor projetado, suas

etapas de operao, as principais formas de onda e o equacionamento que ser utilizado para o
dimensionamento dos componentes que compem o estgio de potncia.
2.2. ANLISE DA MODULAO
A Figura 2.1 apresenta a topologia proposta para o inversor. O brao composto pelos
interruptores S5 e S6 comuta com a mesma freqncia da rede de alimentao (60 Hz),
enquanto o outro brao composto pelos interruptores S3 e S4 opera na freqncia de

comutao (20 kHz).
Figura 2.1 - Topologia proposta para o inversor.
A modulao definida, para o controle da topologia apresentada acima, foi a modulao

PWM senoidal trs nveis com senide retificada por possuir menor ondulao de corrente e
23
de tenso de sada. A Figura 2.2 apresenta o comportamento da tenso V AB na sada do
inversor e o chaveamento de cada interruptor utilizando a modulao proposta.
Figura 2.2 - Principais formas de onda da modulao utilizada.
2.3. ETAPAS DE OPERAO
Nos itens a seguir sero descritas as etapas de operao para o inversor utilizando a
modulao unipolar. Estas etapas compem os dois semiciclos, positivo e negativo, de acordo
com a tenso de sada.
Para esta anlise foram feitas algumas consideraes: os elementos ativos e passivos do
circuito so ideais, o filtro LC capaz de deixar a tenso de sada senoidal e o sistema opera
em regime permanente e a tenso de barramento puramente CC, ou varia muito lentamente.
2.3.1. SEMICICLO POSITIVO DA TENSO DE SADA
As etapas de operao do circuito para o semiciclo positivo da tenso de entrada sero

subdividas em dois tpicos, que sero determinados pelo valor da tenso no barramento CC.
As etapas 1 e 2 ocorrem no intervalo de tempo em que a tenso no barramento CC maior do
que a tenso de alimentao, e as etapas 3 e 4 acontecem quando a corrente no barramento CC
passa a ser maior do que a tenso de entrada.
24
a) Quando VCb VCA :
Etapa 1 t0 a ta
A primeira etapa tem incio quando o interruptor S 3 comandado a conduzir. O circuito
alimentado durante este intervalo pelo capacitor do barramento CC representado por C b que
se descarrega fornecendo energia para o indutor de filtragem L f . A corrente ento circula
atravs dos interruptores S3 e S6 . A Figura 2.3 mostra esta etapa de operao.
Figura 2.3 - Primeira etapa do semiciclo positivo da tenso de sada.
A tenso VAB positiva e a corrente no indutor de filtragem cresce linearmente. Esta
etapa finaliza com o comando para bloqueio do interruptor S3 .
Etapa 2 ta a tb
Ao abrir o interruptor S3 , a corrente mantm o mesmo sentido imposto pelo indutor L f
circulando pelo diodo D4 em antiparalelo ao interruptor S4 . A tenso VAB vai a zero e o
indutor de filtragem ( Lf ) cede energia, que nele foi armazenada, para a carga, fazendo com
que a corrente no circuito decresa linearmente, aproximando-se de zero. Esta etapa de
operao, que pode ser vista na Figura 2.4, ser finalizada com o comando para que o
interruptor S3 volte a conduzir.
As etapas 1 e 2 iro se repetir at o instante em que o valor instantneo da tenso de

entrada, alcance a tenso no barramento CC, o que ir fazer com que seja dado incio a
terceira etapa de funcionamento do inversor.
25

D1 S5 D5 S3 D3
+
Cb

-
+ RL
VCA Cf
- - Lf + A
B
I
D2 S6 D6 S4 D4
I I
I

Figura 2.4 - Segunda etapa do semiciclo positivo da tenso de sada.
A Figura 2.5 apresenta as principais formas de onda tericas de tenso e corrente

relativa as etapas 1 e 2 nos diferentes elementos do inversor durante o semiciclo positivo da
tenso de sada. Para determinar estas formas de onda, a base foi o comando de cada um dos
interruptores do inversor.
Figura 2.5 - Formas de onda para VCb < |VCA| durante o semiciclo positivo da tenso de sada.
26
b) Quando VCA VCb :
Etapa 3 td a te
A terceira etapa do semiciclo positivo tem incio quando a tenso de alimentao passa a
ser maior do que o valor da tenso no barramento CC. Neste momento entra em conduo o
diodo D1 . Com a entrada em conduo deste diodo, a fonte de entrada alimenta o circuito,
consequentemente alimentando a carga. O capacitor do barramento CC passa a ser carregado
bem como o indutor Lf . A tenso VAB positiva e a corrente circula atravs do diodo D1 , do
barramento CC, do diodo D6 , do interruptor S3 e do filtro de sada at a carga completando o

caminho de circulao da corrente diretamente com a fonte de entrada, como pode ser visto na
Figura 2.6.
Figura 2.6 - Terceira etapa do semiciclo positivo da tenso de sada.
A corrente passa a circular pelo diodo D6 devido ao fato da corrente que circula pelo
diodo D1 ser maior do que a corrente no indutor L f , uma vez que a corrente em D 1 a soma
da corrente que circula pelo interruptor S3 com a que circula pelo barramento CC. Esta etapa
chega ao final com o comando para o bloqueio do interruptor S3 .
Etapa 4 te a tf
Nesta etapa, que pode ser observada na Figura 2.7, com o bloqueio do interruptor S 3 o
sentido da corrente polariza diretamente o diodo D4 em antiparalelo ao interruptor S4 . A
corrente ento circula pelos diodos D4 e D6 , pelo barramento CC, pelo filtro LC alimentando
27
a carga. A tenso VAB igual zero. Durante esta etapa, a corrente no diodo D1 permanece
maior do que a corrente no indutor Lf , logo ela a soma das correntes que circulam pelos
diodos D4 e D6 .
No instante em que a tenso de entrada passar a ser menor do que a do barramento CC o

inversor volta a operar de acordo com as etapas 1 e 2 at que a tenso de sada se anule para
dar incio ao novo semiciclo de rede.
Figura 2.7 - Quarta etapa do semiciclo positivo da tenso de sada.

A Figura 2.8 apresenta as principais formas de onda tericas de tenso e corrente para as
etapas 3 e 4 nos diferentes elementos do inversor durante o semiciclo positivo da tenso de
sada. Para determinar estas formas de onda, a base foi o comando de cada um dos
28
Figura 2.8 - Formas de onda para |VCA| > VCb durante o semiciclo positivo da tenso de sada.
2.3.2. SEMICICLO NEGATIVO DA TENSO DE SADA
As etapas de operao do circuito para o semiciclo negativo da tenso de entrada

tambm so subdividas em duas partes determinados pelo valor da tenso no barramento CC.
As etapas 1 e 2 ocorrem no intervalo de tempo em que a tenso no barramento CC maior do
que a tenso de alimentao, e as etapas 3 e 4 acontecem quando a corrente no barramento CC
passa a ser maior do que a tenso de entrada.
a) Quando VCb VCA :
Etapa 1 t0 a ta
No instante t0 os interruptores S4 e S5 esto em conduo, conectando a carga e o
filtro LC ao barramento CC, que neste intervalo est cedendo energia carga. A tenso V AB
29
negativa e a corrente no indutor de filtragem cresce no seu semiciclo positivo. Esta etapa que
pode ser observada na Figura 2.9 termina com o bloqueio do interruptor S4 .
Figura 2.9 - Primeira etapa do semiciclo negativo da tenso de sada.
Etapa 2 ta a tb
No instante em que o interruptor S4 bloqueado, S5 continua a conduzir. A corrente que
circula pelo indutor Lf permanece com o sentido inalterado, polarizando diretamente o diodo
D3 , em antiparalelo ao interruptor S 3 . A tenso VAB nesta etapa igual a zero e a corrente no
indutor Lf decresce, uma vez que a energia nele armazenada entregue carga.
A segunda etapa de operao do semiciclo negativo da tenso de sada pode ser vista na
Figura 2.10.
Figura 2.10 - Segunda etapa do semiciclo negativo da tenso de sada.

30
Esta etapa de operao chega ao fim com o comando dado para que o interruptor S4
volte a conduzir.
As etapas 1 e 2 se repetem at o momento em que a tenso de alimentao passe a ser

maior do que a tenso no barramento CC, o que faz com que seja dado incio terceira etapa
de funcionamento do inversor com a entrada em conduo do diodo D2 .
A Figura 2.11 apresenta as principais formas de onda tericas de tenso e corrente

referente s etapas 1 e 2 que ocorrem durante a tenso negativa de sada nos diferentes
elementos do inversor. Para determinar estas formas de onda a base foi o comando de cada um
dos interruptores do inversor.
Figura 2.11 - Formas de onda para VCb < |VCA| durante o semiciclo negativo da tenso de sada.
31
b) V V
CA Cb
Etapa 3 td a te
Quando o diodo D2 passa a conduzir a fonte de alimentao passa a alimentar o circuito,
e com o comando dado para que o interruptor S4 conduza, a tenso VAB volta a ter o mesmo
valor do barramento CC Vcc e a corrente no indutor Lf cresce.
Esta etapa pode ser vista na Figura 2.12 e chega ao fim com o comando para S4 ser
bloqueado.
Figura 2.12 - Terceira etapa do semiciclo negativo da tenso de sada.
Etapa 4 te a tf
Nesta etapa, que pode ser observada na Figura 2.13, com o bloqueio do interruptor S 4 o
sentido da corrente polariza o diodo D3 em antiparalelo ao interruptor S3 . O caminho de
circulao da corrente pelos diodos D3 e D5 , pelo barramento CC, pelo filtro LC at a carga.
A tenso VAB se anula e a corrente no indutor L f decresce, pois a energia armazenada
entregue carga. Esta etapa se encerra com o comando dado para que o interruptor S 4 volte a
conduzir.
Quando a tenso de entrada passar a ser menor do que a do barramento CC, o inversor
volta a operar de acordo com as etapas 1 e 2, pois o diodo D 2 polarizado inversamente,

sendo bloqueado, at que a tenso de sada se anule para dar incio ao novo semiciclo de rede.
32
Figura 2.13 - Quarta etapa do semiciclo negativo da tenso de sada.
A Figura 2.14 apresenta as principais formas de onda tericas de tenso e corrente nos
diferentes elementos do inversor para o semiciclo negativo da tenso de sada. Para
determinar estas formas de onda, a base foi o comando de cada um dos interruptores do
inversor.
Figura 2.14 - Formas de onda para |V CA| > VCb durante o semiciclo negativo da tenso de sada.
33
Um resumo do princpio de operao do inversor pode ser visto na Tabela 2.1 a seguir.
Tabela 2.1 - Princpio de operao do conversor com modulao PWM senoidal unipolar.
Semiciclo positivo
Etapa Comparao Em Bloqueados Tenso VAB
conduo
Primeira Vc (t) Vtri (t) S3 e S6 D1 , D2 , D3 , D4 , D5 e D6 +Vcc
S4 e S5
D1 , D2 , D3 , D5 e D 6
Segunda Vc (t) Vtri (t) D4 e S6 S3 , S4 e S5 Zero
Terceira Vc (t) Vtri (t) D1 , D6 eS3 D2 , D3 , D4 e D5 +Vcc

S4 , S 5 e S 6
Quarta Vc (t) Vtri (t) D1 , D4 e D6 D2 , D3 e D5 Zero
S3 , S4 , S5 e S6
Semiciclo negativo
Etapa Comparao Em Bloqueados Tenso VAB
conduo
Primeira Vc (t) Vtri (t) S4 e S5 D1 , D2 , D3 , D4 , D5 e D6 -Vcc
S
3 e S6
Segunda Vc (t) Vtri (t) D3 e S 5 D1 , D2 , D4 , D5 e D6 Zero

S3 , S4 e S6
Terceira Vc (t) Vtri (t) D , D5 eS4 D1 , D3 , D4 e D6 -V
2 cc
S3 , S 5 e S 6
Quarta Vc (t) Vtri (t) D , D3 e D5 D1 , D4 e D6 Zero
2
S3 , S4 , S5 e S6
2.3.3. PRINCIPAIS FORMAS DE ONDA
A seguir so apresentadas as principais formas de onda do inversor, considerando o

perodo da fonte de alimentao e o perodo de comutao, para funcionamento em condies
normais e com carga resistiva.
As formas de onda da corrente no interruptor S3 e no diodo D3 podem ser observadas na
Figura 2.15 e na Figura 2.16, respectivamente.

34
Figura 2.15 - (a) Forma de onda da corrente no interruptor S3 e (b) Detalhe da corrente em S3 .
Figura 2.16 - (a) Forma de onda da corrente no diodo D3 e (b) Detalhe da corrente em D3 .
Ao observar a Figura 2.15 e a Figura 2.16 pode-se verificar a conduo do interruptor S3

e o bloqueio do diodo D3 durante o semiciclo positivo de operao e, durante o semiciclo
negativo notado o bloqueio de S3 e a conduo do diodo D3 .
Na Figura 2.17 e na Figura 2.18 pode-se observar a corrente no interruptor S4 e no
diodo D4 respectivamente. Elas mostram claramente a conduo do interruptor S4 durante o
segundo semiciclo de operao enquanto o diodo D4 s conduz durante o semiciclo positivo.
35
A Figura 2.19 e a Figura 2.20 apresentam as formas de onda da corrente no interruptor
S5 e no diodo D5 , respectivamente. De acordo com estas figuras, o interruptor S 5 e o diodo D5

s conduzem no semiciclo negativo de operao, como j foi mencionado nas etapas de
operao e no comutam em alta freqncia. E vale ressaltar que durante uma parte do
semiciclo, o interruptor S5 no conduz apesar de estar comandado a conduzir, passando a

corrente a circular pelo diodo em antiparalelo a este interruptor.
Atravs da Figura 2.21 e da Figura 2.22 pode-se verificar o comportamento da corrente
no interruptor S6 e no diodo D6 , respectivamente. O interruptor S6 e o diodo D6 s

36
conduzem durante o semiciclo positivo da tenso de entrada. O diodo D6 conduz quando pra
de circular corrente pelo interruptor S6 .
A Figura 2.23 mostra a forma de onda da corrente no indutor de filtragem Lf .
Figura 2.23 - Forma de onda da corrente no indutor de filtragem.
A forma de onda da tenso VAB , que corresponde a entrada do filtro LC de sada, pode
ser vista na Figura 2.24. Podem ser bem observados os trs nveis distintos que so gerados
pela modulao PWM senoidal de tenso.
37
Figura 2.24 - Forma de onda da tenso.
2.4. ANLISE DO ESTGIO DE POTNCIA
O ndice de modulao consiste na relao entre as amplitudes da tenso de pico da

senide de sada do inversor com a tenso do barramento CC. Dessa forma, pode-se calcular
esse ndice usando a equao (2.1) [1]:
M = Vo _ RMS 2 (2.1)
V
Cmin
Onde VCmin a mnima tenso de descarga dos capacitores do barramento e Vo _ RMS

tenso eficaz de sada do inversor.
A freqncia de modulao calculada por (2.2) que relaciona a freqncia
portadora com a da moduladora.
M f = fp (2.2)
fm
Onde Mf a razo da freqncia de modulao, fp a freqncia da portadora e fm
freqncia da moduladora.
2.4.1. DIMENSIONAMENTO DOS DIODOS DO RETIFICADOR E DO CAPACITOR DO BARRAMENTO CC
Para que sejam determinados os diodos que compem o retificador e o valor do
capacitor Cb que forma o barramento CC necessria a determinao de alguns parmetros. O

equacionamento para que estes valores sejam determinados apresentado a seguir [11].
O valor mnimo (VCmin ) e o valor de pico (VCpico ) da tenso no capacitor Cb so
encontrados atravs das equaes (2.3) e (2.4) , respectivamente.

38
1 - DVC 2
(2.3)
V = V
Cmin in _ min
V =V 2 (2.4)
Cpico in _ min
Onde DVC a ondulao mxima da tenso no capacitor do barramento CC e V in _ min
o valor mnimo da tenso de alimentao.
O tempo de conduo dos diodos D1 e D2 que compem a ponte retificadora pode ser
encontrado atravs da equao (2.5).
V
a cos Cmin

V
c
t = Cpico
(2.5)
2 pfr
O valor de pico da corrente que circula pelos diodos D 1 e D2 pode ser encontrado
atravs da equao (2.6) abaixo [6].

C (V -V ) (2.6)
I = b Cpico Cmin
D1,D2 _ pico
tc
A energia transferida da rede para o capacitor C b durante o tempo de conduo dos
diodos do retificador dada por (2.7) e a energia transferida pelo capacitor carga R L a cada
ciclo da rede dado pela equao (2.8).
W =1
Cb VCpico
2
in - VCmin 2 (2.7)
2 2
W = Pin (2.8)
in
fr
Assim a capacitncia necessria para o barramento CC calculada igualando as
equaes (2.7) e (2.8) para obter (2.9) [6].
Cb = P (2.9)
in
fr VCpico2 - VCmin2
O valor eficaz da componente alternada da corrente pode ser encontrado atravs da
equao (2.10) [6].
I = I D1,D2 _ pico 2 t c f r - 2 t c f r 2 (2.10)

1_ RMS
39
A corrente eficaz de sada do retificador aproximadamente dada pela equao (2.11).

I = P (2.11)
2 _ RMS in
V
Cmin
Assim a corrente eficaz no capacitor Cb pode ser encontrada atravs da equao (2.12).
I Cb _ ef = I2 + I2 (2.12)
2 _ ef 1 _ ef
Atravs da equao (2.13) pode-se encontrar a tenso reversa mxima aplicada sobre os
diodos do retificador [6].
V = 2V (2.13)
D1,D2 _ rev in _ max
2.4.2. DIMENSIONAMENTO DO FILTRO LC DE SADA
O tipo de modulao escolhida necessita de um filtro a ser colocado na sada do

inversor para que assim a tenso entregue carga seja senoidal sem distores. Foi escolhido
um filtro passa baixo LC devido a sua caracterstica de diminuir os reativos requeridos pelo
inversor, da variao da tenso na carga, dos custos, do peso e volume do filtro se for
comparar esta topologia a outras existentes de filtros passivos [2] [7].
importante lembrar que a norma CEI/IEC 61000-3-2 estabelece como 5% a taxa de

distoro de sada de inversores, e que o harmnico mais importante no deve ultrapassar a
3% da amplitude da componente fundamental de baixa freqncia [8].
A Figura 2.25 mostra o circuito equivalente da sada do inversor com o filtro LC e carga.
Figura 2.25 - Filtro LC de sada do inversor.
Segundo Ivo Barbi [2], a equao (2.14) mostra a relao entrada/sada para a
topologia proposta.
40
Vo = 1 (2.14)
V 2 j.w.Lf
in
1-w .Lf .Cf + RL
Onde Vo o valor da tenso nominal de sada do inversor, Vin o valor da tenso
nominal de entrada, Lf o valor da indutncia de filtragem, Cf o valor da capacitncia de
filtragem, RL a resistncia de carga, w a freqncia angular e V Lf a tenso nominal no
indutor Lf .
Para simplificar o projeto considerada a condio de carga nula. Tem-se que a

freqncia de corte do filtro, de acordo com Ivo Barbi [2], dada pela equao (2.15).
f0 = 1 (2.15)
2.. L f .C f
a) Clculo da Indutncia de Sada
Para calcular a indutncia de sada do filtro LC, considera-se o circuito equivalente

apresentado na Figura 2.26.
V V
in Lf
V 2
o
Figura 2.26 - Circuito equivalente do filtro LC de sada.
Ao observar a Figura 2.26 conclui-se que:
VLf = 2 Vin - 2 Vo (2.16)
Onde VLf a tenso no indutor Lf , Vin a tenso nominal de entrada e Vo a tenso
nominal de sada.
Uma outra relao sobre a tenso VLf tambm conhecida, como mostra a equao
(2.18).
V = Lf (2.17)
di(t)
Lf
dt
41
V =L (2.18)
DI
Lf f
Dt
Onde I a mxima variao na corrente de pico de sada do inversor em percentual.
Para definir o valor de I necessrio determinar a corrente do inversor. A corrente
eficaz ( Io _ RMS ) de sada do inversor definida pela equao (2.19).

I = So (2.19)
o _ RMS
Vo
A corrente de pico Io _ pico de sada do inversor pode ser encontrada atravs da equao
(2.20).
I = I (2.20)
o _ pico
2 o _ RMS
Seja a ondulao de corrente no indutor igual a 20% tem-se que o valor da ondulao de
corrente no indutor dado por (2.21) :
DI = 0,2 Io _ pico (2.21)
A carga mxima projetada para o inversor pode ser encontrada atravs da equao (2.22)
abaixo.
R o = V2 (2.22)
o
Po
A variao do tempo ( t ) est relacionada com a razo cclica (D = 0,707) e com o
perodo de chaveamento ( Ts ) como mostra a equao (2.23). Vale ressaltar que a topologia
apresenta uma modulao assncrona.
Dt = D Ts (2.23)
Sabendo que a tenso pulsada do filtro apresenta a freqncia de chaveamento pode-se

escrever a equao (2.24).
T= 1 (2.24)
S
fs
Onde TS e fs so o perodo e a freqncia de chaveamento dos interruptores S3 e S4 .
Ao substituir as equaes (2.16) e (2.23) em (2.18), e isolando a varivel Lf tem-se a
frmula do clculo do indutor do filtro LC, como mostra a equao (2.25).

42
Lf = 2
Vo
V
2 in _ m x
-
2
V
o (2.25)
2 DI f V
Lf s in _ m x
b) Clculo do Capacitor de Sada
Segundo [1], [11] e [14], para se calcular o valor do capacitor de sada, deve-se
considerar que a freqncia de corte (fo ) fique uma dcada abaixo da freqncia de
chaveamento, como mostra a equao (2.26):
fo fs (2.26)
10
Substituindo (2.26) em (2.15), tem-se (2.27):
fs 1 (2.27)
10 2.p. Lf .Cf
Elevando-se os dois lados da equao ao quadrado e isolando o valor de Cf encontra-se
a equao (2.28):
Cf 1 (2.28)
2
2.p. s
f
Lf .
10
Com base no valor adotado para o capacitor de filtro resulta um novo valor para o
indutor de filtragem que pode ser encontrado atravs da equao (2.29).

Lf = 102 (2.29)
Cf .2.p.fs 2
A freqncia angular de oscilao do filtro dada por (2.30).
wo = 1 (2.30)
Lf Cf
A Figura 2.27 apresenta o diagrama de bode para o ganho do filtro LC com carga
resistiva. Nota-se atravs da Figura 2.27 que o filtro cruza o zero em 5 kHz, o que
1
corresponde a 4 da freqncia de chaveamento, deixando o projeto do filtro satisfatrio.
Na Figura Figura 2.27, FTLAv representa a funo de transferncia de lao aberto e

Gv(s) a funo de transferncia do conversor.
43
50
25
20log FTLAv ( s)
0
20log Gv ( s)b
- 25
0
- 50 3 4 5
110 110 110
100
s
2p
Figura 2.27 - Diagrama de bode da funo de transferncia do filtro LC para carga resistiva.
A linha tracejada na Figura 2.27 representa a funo de transferncia do sistema

(inversor), enquanto a linha slida mostra o sistema j compensado.
A corrente eficaz atravs do indutor dada pela equao (2.31) [12]. A variao de
corrente no indutor Lf representada por ILf.
I = I 2
DI 2 (2.31)
Lf _ RMS o _ RMS +
2

A corrente de pico no indutor para carga no-linear encontrada atravs da equao

(2.32).
IL DI (2.32)
=I +
f _ pico
o _ pico 2

A corrente eficaz no capacitor do filtro LC obtida pela equao (2.33) [12].
D ILf p
I = 4 (2.33)
Cf _ RMS
2
44
Com todos os valores (capacitncia, esforos e indutncia) calculados, podem-se

especificar os elementos que compem o filtro LC. Para o projeto fsico do indutor do filtro
LC definido alguns parmetros conforme a Tabela 2.2.
Tabela 2.2 - Parmetros de projeto do indutor de filtro.

Mxima densidade de Jmax = 3A / mm2
corrente
Mxima densidade de Bmax = 7500 Gauss
fluxo
2.4.3. ESFOROS NOS SEMICONDUTORES DO INVERSOR
Para dimensionar os interruptores que iro ser usados no inversor necessrio

determinar os valores da corrente mdia e eficaz em cada interruptor e nos diodos em
antiparalelo. Esses valores sero determinados com base nas etapas de operao e nas
principais formas de onda apresentadas.
A potncia ativa de entrada do sistema calculada pela equao (2.34):
P = Po FP (2.34)
in
hr hi
Para cargas no-lineares a corrente de pico de sada do inversor encontrada pela
equao (2.35).
I = FC I (2.35)
o _ pico _ NL o _ RMS
a) Esforos nos Interruptores S3 e S4 e nos Diodos D3 e D4
A forma de onda da corrente instantnea que circula pelos interruptores S 3 e S4
mostrada na Figura 2.28.

Figura 2.28 - Forma de onda da corrente instantnea nos interruptores S 3 e S4.
45
Assumindo-se que a freqncia da portadora mltipla da freqncia da moduladora, o

valor da corrente mdia para estes interruptores pode ser aproximado pela equao (2.36) [27].
M 2p
1 f 2 p
2 i+Msen i
I = Mf Io _ pico
S3,S4 _ med i sen t dt (2.36)
Mf i =0
Mf
Onde Mf o ndice de freqncia do inversor dado pela equao (2.2) reapresentada a
seguir.
fp
Mf = f
m
Onde fp a freqncia da portadora e fm a freqncia da moduladora.
O valor aproximado da corrente eficaz dado pela equao (2.37) [27].
Mf 2
2p
1 2 i+ Msen 2 p
I = Mf Io _ pico
S3,S4 _ RMS i sen t dt (2.37)
Mf i =0
Mf
O diodo D3 , em antiparalelo ao interruptor S3 , s ir conduzir quando o interruptor S 4

estiver bloqueado, e a corrente que por ele circula est representada na forma de onda da
Figura 2.29. Vale lembrar que esta forma de onda para carga resistiva.
Figura 2.29 - Forma de onda da corrente instantnea nos interruptores D3 e D4.
A corrente mdia que circula pelo diodo D3 igual corrente que circula por D4 e pode
ser encontrada atravs da equao (2.38) [27]:
1 M
f
I = 2 i +1
I 2 p
2p sen t dt (2.38)
Mf
D3,D4 _ med i+Msen i o _ pico
Mf i =0

M
f

46
A corrente eficaz que circula pelos diodos D3 e D4 pode ser calculada pela equao
(2.39).
Mf 2
1 2 p
I = 2 i
sen t dt (2.39)
I
D3,D4 _ RMS

2p o _ pico
Mf Mf
i+ Msen
i =0 M
f
b) Esforos nos Interruptores S5 e S6 e nos Diodos D5 e D6
Para o clculo da corrente mdia e eficaz dos interruptores S 5 e S6 deve-se considerar o
tempo em que o interruptor no conduz no seu ciclo de operao.
Determinado o tempo de conduo, atravs da equao (2.5), pode-se definir a equao

que determina a corrente mdia e eficaz para estes interruptores. A corrente mdia ento
dada pela equao (2.40) [27]:
p
t c1p
1
I I
S5,S6 _ med = 2 0 Io _ pico M sen(wt)dwt + 0 + t c 2 p o _ pico M sen(w t)dwt (2.40)
p
A corrente eficaz dada pela equao (2.41) apresentada a seguir [27].

2 p 2
1 t c1 p
I
S5,S6 _ RMS = 2 p 0 Io _ pico M sen(wt) dw+ 0 + t c 2 p (Io _ pico M sen(wt)) dwt (2.41)

O diodo D5 , em antiparalelo ao interruptor S5 , s ir conduzir quando o interruptor S 5
estiver bloqueado, e os valores da corrente, mdio e eficaz, que por ele circula podem ser
obtidos atravs das equaes (2.42) e (2.43), respectivamente.

I = 1 (2.42)
D5,6 _ md
ttc1c2pp Io _ pico M sen wt dwt
2 p
1 tc 2 p 2

I =
t c1 I
o _ pico M sen wt dwt (2.43)
2 p
D5,6 _ RMS p
2.4.4. DETERMINAO DA PERDA NOS SEMICONDUTORES DO INVERSOR.
O clculo das perdas por conduo e comutao dos interruptores e dos diodos do
inversor feito atravs da metodologia descrita em [13]. Essa metodologia foi proposta por
corresponder ao modelo de perda para a modulao PWM senoidal.
47
Para o clculo da perda nos interruptores do inversor necessrio levar em considerao
alguns parmetros caractersticos do componente, os quais esto apresentados na Tabela 2.3.
Tabela 2.3 - Parmetros necessrios para o clculo da perda nos interruptores.
Caracterstica Simbologia
Corrente mxima Ic
Corrente nominal do diodo intrnseco I
fn
Tempo de recuperao reversa t

rrn
Corrente de recuperao reversa I

rrn
Carga de recuperao reversa do diodo Q

rrn
Queda de tenso coletor-emissor (para corrente mdia) V

ce
Queda de tenso nominal sobre o diodo V

fn
Tenso de limiar no diodo V

fo
Resistncia direta no diodo rt

d
Resistncia trmica entre juno e cpsula do IGBT R

jc(IGBT)
Resistncia trmica entre juno e cpsula do diodo R

jc(diodo)
Resistncia trmica entre cpsula e dissipador R

cd(IGBT)
Temperatura de juno Tj
Temperatura ambiente Ta
I - Determinao da Perda nos Interruptores do Inversor
Este item ir apresentar as equaes necessrias para o clculo das perdas nos
interruptores que compem o inversor operando com modulao PWM senoidal.
As perdas por comutao ( Pon _ IGBT ) so dadas pela perda na entrada em conduo dos
interruptores ( Pent _ cond _ IGBT ) com a perda no bloqueio ( P off _ IGBT ). Cada uma dessas perdas
ser calculada a seguir de acordo com a literatura [13]. importante deixar claro que dois
interruptores em paralelo foram utilizados.
a) Clculo da perda na entrada em conduo.
A equao (2.44) representa o clculo da perda na entrada em conduo dos

interruptores.
Pent _ cond _ IGBT = A + B C + D (2.44)

48
Sabendo que:
Ipico 2 f
A =1 V t rn s
(2.45)
8 dc I
cn
2 s
(2.46)
B= V f
3 dc
0,38 I
pico Ipico 2
C = 0,28 + p + 0,015 Qrrn (2.47)
I cn Icn

I
0,8 pico (2.48)
I t
D = p + 0,05
I
pico rn
cn
V = VC _ pico - VC _ min (2.49)

dc
2
I = Ipico _ linear (2.50)
pico
2
Com base no conhecimento destas equaes determina-se o valor da perda durante a
entrada em conduo (Pent _ cond _ IGBT ) .
b) Clculo da perda durante o bloqueio dos interruptores.
O clculo das perdas durante o bloqueio ( Poff _ IGBT ) feito utilizando a equao (2.51)
para cada grupo de interruptores (alta e baixa freqncia). Para o clculo da perda dos
interruptores que compem o brao que comuta em baixa freqncia utilizada 60 Hz e para
a os interruptores que compem o brao que comuta em alta freqncia utilizada 20 kHz.
1 1 Ipico (2.51)
P V I t f
+
24 I
off _ IGBT = dc pico fn s
3 p cn
Somando os valores encontrados tm-se a perda por comutao em cada
interruptor, que pode ser representado pelas equaes (2.52) e (2.53):
P =P +P (2.52)
on _ IGBT3,4 ent _ cond _ IGBT3,4 off _ IGBT3,4
P =P +P (2.53)
on _ IGBT5,6 ent _ cond _ IGBT5,6 off _ IGBT5,6
Para o clculo da perda por conduo nos interruptores ( Pcond _ IGBT ) do inversor foi
utilizada a equao (2.54) [1].
P = V I (2.54)
cond _ IGBT CE smed
49
A soma das perdas por conduo com as perdas por comutao fornece o valor das ).
perdas mdias totais ( PTotal _ IGBT

II Perdas de Conduo nos Diodos do Interruptor.
Os diodos tambm apresentam perda de conduo e de comutao. As perdas por

conduo podem ser calculadas pela equao (2.55).
I 1 M
1 M V -V
fn _ D fo _ D
Lf _ pico 2
P
Dcond = + + + V V I Lf _ pico (2.55)
8 I
fo _ D fo _ D
3p 2 2 p 8
cn
III Perdas de Comutao nos Diodos do Interruptor.
As perdas por comutao nos diodos dos interruptores ocorrem durante o bloqueio
devido recuperao reversa. As equaes que calculam estas perdas so apresentadas a
seguir.
V

0,38 I 0,8 I
= dc 0,28 f_D I f _ D 2 f_D
P I t

Q +
+ + 0,015 rrn + 0,015 f_D rrn
fs (2.56)
bl _ D3,D4
3 p I fn
I fn

p I fn

0,38 I I 0,8 I
f_D f_D 2 f_D
V

= dc

P 0, 28 I t
fr (2.57)
Q +
+ + 0,015 + 0,015 f_D rrn
p I I p I
rrn
3
bl _ D5,D6

fn fn
fn _ D
A potncia mdia total dissipada em cada diodo do interruptor a soma da perda por
conduo com as perdas por comutao conforme mostram as equaes (2.58) e (2.59) a
seguir.
P =P +P (2.58)
total_ D3,D4 Dcond bl _ D3,D 4
P =P +P (2.59)
total_ D5,D6 Dcond bl _ D5,D 6
Podem-se verificar atravs deste captulo, as anlises qualitativa e quantitativa do

retificador e do inversor monofsico projetados. A explanao das etapas de operao do
inversor juntamente coma descrio do acionamento e da modulao dos quatro interruptores
e com a apresentao da modulao proposta tem-se a anlise qualitativa do projeto.
50
J a anlise quantitativa composta pelas expresses utilizadas para o clculo dos

esforos de tenso e corrente nos semicondutores. Alm dessas expresses foi apresentada
tambm a metodologia do projeto do filtro LC de sada.
51
CAPTULO 3
MODELAGEM E CONTROLE DO INVERSOR MONOFSICO
3.1. INTRODUO
A utilizao de um controle adequado para cada inversor extremamente relevante para

que o mesmo desempenhe sua funo com eficcia. Neste captulo sero apresentados a
estratgia de controle, os circuitos de comando, a funo de transferncia do inversor e o
compensador escolhido, utilizados para a aplicao com carga resistiva.
3.2. ESTRATGIA DE CONTROLE
A tcnica de controle utilizada no inversor desenvolvido neste projeto conhecida como

controle modo tenso. Esta tcnica amplamente utilizada em inversores e consiste em
monitorar a tenso de sada instantaneamente e compar-la com uma tenso senoidal de
referncia.
A Figura 3.1 apresenta o esquema em diagramas de blocos de potncia e de controle

com todos os circuitos utilizados.
Figura 3.1 - Diagrama esquemtico utilizado no controle do inversor.
52
A modulao PWM senoidal unipolar gerada pela comparao do erro do

compensador, retificada, com uma onda portadora triangular. Para gerar a referncia
utilizado um microcontrolador (PIC16F877A) que gera a tenso senoidal retificada
sincronizada com a rede de alimentao. Essa funo senoidal passa depois por um conversor
digital analgico e por um circuito que ajusta a sua amplitude e ento segue pelo bloco que
forma o compensador. Cada bloco que compe o sistema de controle detalhado ainda neste
captulo.
3.2.1. FUNO DE TRANSFERNCIA DO INVERSOR
A Figura 3.2 mostra o modelo para obteno da funo de transferncia do inversor. A

anlise feita com base no modelo de pequenos sinais do conversor Buck operando em modo
contnuo [16].
Figura 3.2 - Circuito utilizado para ajuste da amplitude da senide de referncia.
Como resultado da anlise do circuito apresentado na Figura 3.2 tem-se a funo de

transferncia do inversor como mostra a equao (3.1).
GV (s) = V (3.1)
cc
s2 L C + s L1 +1
1 1
Ro
O diagrama de Bode para a funo de transferncia do inversor pode ser observado na
Figura 3.3. Os parmetros utilizados para a obteno deste diagrama foram: indutncia igual a
460 H , capacitncia igual a 20 Fe resistncia de carga igual a 5,762 .
53
20
wo
2p
0
20log Gv( s)b

- 20
0
- 40
- 60
3 4 5
100 110 110 110 s
2p
- 45
180
parg(Gv( s) b ) - 90
- 13 5
3 4 5
- 18 0 10 0 110 110 110
s
2p
Figura 3.3 - Diagrama de Bode do inversor: (a) ganho (b) fase.
3.2.2. COMPENSADOR DE TENSO E CRITRIOS DE PROJETO
O primeiro passo para o projeto do compensador adequado conhecer seus plos e

zeros, e para o funcionamento apropriado do inversor necessrio que um plo seja colocado
na origem, para assim minimizar o erro esttico, e possuir dois zeros. Para atender a essas
necessidades do controlador usado o compensador proporcional integral derivativo (PID),
que pode ser visto na Figura 3.4.
Figura 3.4 - Circuito do compensador PID.
A equao (3.2) mostra a funo de transferncia do compensador C V (s) .

54
Cv (s) = 1+ s R7 C1 1+ s R8 C2 (3.2)
s R6 C1 R7
s C2 R6 + R7 1+
R 6 + R7
A seguir sero especificados os critrios utilizados para a alocao dos plos e zeros da
malha de tenso do indutor [10]:
- O primeiro plo colocado na origem para minimizar o erro esttico;
- O segundo plo colocado na freqncia de comutao para atenuar sinais da alta

freqncia na realimentao de tenso.
- Os zeros do compensador so alocados na freqncia natural de oscilao.
- A freqncia de cruzamento da funo de transferncia de lao aberto ( FTLAv ) deve
ter valor quatro vezes menor que a freqncia de comutao ( fc ).
Com base nestes critrios utilizados so determinados os seguintes valores para as
freqncias dos plos e zeros: fz1 = fz 2 =1,659kHz , fp1 = 0Hz e fp1 =16,593kHz .
3.2.3. EQUACIONAMENTO PARA O PROJETO DE COMPENSADOR DE TENSO
O diagrama de blocos do sistema de controle do inversor est apresentado na Figura 3.5.

O ganho de amostragem definido por .
Figura 3.5 - Diagrama de blocos do compensador PID.
A funo de lao aberto ( FTLAv ) da malha de tenso do inversor determinada pela

equao (3.3), sem que o compensador seja considerado.
FTLA = Gv (s) (3.3)
necessrio o compensador ter um ganho Kv para alcanar a freqncia de cruzamento
e o valor seu valor encontrado atravs da equao (3.4).

55
Kv = 1 (3.4)
Gv fc b
O valor do ganho de amostragem ( ) calculado utilizando a equao (3.5).
b= V (3.5)
ref
V 2
onom
O sistema de equaes utilizado para determinar os parmetros do compensador PID
apresentado a seguir. vlido ressaltar que o resistor R7 teve o seu valor fixo em 10 k .
K v = R8 (3.6)
R6
f = 1 (3.7)
z1
2 p R8 C2
f = 1 (3.8)
z2
2 p R7 C1
fp2 = R R (3.9)
6 7
2pR6 R7 C1
A Figura 3.6 apresenta o diagrama de Bode para a funo de transferncia em lao
aberto, mostrando o sistema antes e depois da compensao.
50
20log FTLAva ( s) 25
20log FTLAv ( s) 0
0
- 25
- 50 3 4 5
110 110 110
100
s
. (a) 2p
90
180 22.5
arg(FTLAva ( s))
p
180 - 45
arg(FTLAv ( s) )
p
- 112.5
- 180 3 4 5
110 110 110
100
Freqncia (Hz)
s
2p
(b)
Figura 3.6 Diagrama de Bode da funo de lao aberto, (a) ganho, (b) fase.
56
3.3. IMPLEMENTAO DO SISTEMA DE CONTROLE
Neste item ser apresentado cada bloco que compe o sistema de controle utilizado.
Circuito de Amostragem: Atravs deste bloco a tenso de sada reduzida para um

nvel de menor valor. O circuito composto basicamente pelo transdutor de tenso (LEM LV
20-P) que tem como caractersticas principais possuir uma corrente eficaz mxima no terminal
primrio de 10 mA e suportar tenses de entrada de at 500 V [15].
A Figura 3.7 mostra o circuito de amostragem.
C15 +15V(2)
100 NF/63V MUL
R42 R43 GND(2) S1a Pt12
CN6A H+ LV 20P
BM5274-05 10K/3W
+15V
10K/3W
CN6C H-15V- M +
BM5274-05 R45
GND(2) 100R(CR25)
CN6E -15V(2)
BM5274-05
C14
100 NF/63V
R44
GND(2) 100R(CR25)
GND(2)
Figura 3.7 - Circuito de amostragem.
Retificador de preciso: Este bloco, que pode ser visto na Figura 3.8, tem a funo de
retificar a tenso amostrada para ser comparada com a tenso de referncia.
R54
8K2(R20)
-15V(2)
11
U5A
D15
2 TL 074
3 1
1N4148
4
GND(2)
+15V(2)
R78
8K2(R20) 8K2(R20)
R79
GND(2)
6 7 D16
5 U5B TL 074 1N4148
Figura 3.8 - Circuito do retificador de preciso.
Compensador: A funo deste circuito apresentado na Figura 3.9 comparar a tenso

amostrada retificada com a tenso de referncia gerando um erro, valor de tenso, que
compensado e levado ao comparador PWM.
57
1 C19 2 1 R52 2 1 C20 2

21 1
2 21
8,2NF/100V 18K(R20) 3.9NF/100V
+15(V2) U4B
R50 R51 6 LM324/TEXAS

Vrealimentao
270R (CR25) SFR16S10K 7
5
Vref
+15(V2)
R41
100K (CR25)
GND(2)
Figura 3.9 - Circuito do compensador.
Gerador de Onda triangular: Este circuito tem a funo de gerar a onda portadora
triangular. O circuito gerador a onda triangular apresentado na Figura 3.10 a seguir.
C22 -15V(2)
2,2nF
4
R56 2
1
V+V -
12K 6
3
U7
7
LF351
GND(2) +15V(2)
C23
100nF/63V
R57 GND(2)
100K (CR25)
C24 +15V(2)
100nF/63V U8
-V+ 7
LF351 R58
3
GND(2)6 33K(CR25)
4 1 V
2
5
GND(2) C25 GND(2)

-15V(2)
100nF/63V
Figura 3.10 - Circuito gerador de onda triangular.
Modulador PWM: Este bloco, apresentado na Figura 3.11, tem como objetivo gerar o
sinal PWM que formado atravs da comparao da onda portadora com a onda moduladora
que assim gera o trem de pulsos que comandam o brao de interruptores que comutam em alta
freqncia.
58
D18
Pt2
1 U14A MUR160
1A 3 R66 S3
+15V(2) R110 +15V(2) 2 1Y
+ 1K2(CR25) + P5
1B
7 S3,S4 2
865
10K 14 4081GND
2
VDD 1
2 U10A 4081 +15V(2) GND(2) 1
V+
U10a 7 1 U11A CD4071BCN U13A +

3 LM311 1A 3 1 CD4049 U14B
1Y A
-
4 R67 S4
V
2 1B J 3 3 OUTIN 2 5 2A
1
R62 7 2 GND(2)
GND B 2Y
4
10K 14 7 1 6 7 1K2(CR25)
VDD GND VDD 2B
-15V(2) 14 8
+15V(2) GND(2) VDD +15V(2) GND 14 4081GND
+15V(2) GND(2) VDD
R64 +15V(2) GND(2)
GND(2) 5 U10B 4081 10K +15V(2) D19 MUR160
2A 4 D17 R65
2Y Pt1
6 2B 1N4148 4K7(R20) +
R63 7 GND(2)
+15V(2) 10K 14 GND Pt16
VDD
+
+15V(2) GND(2)
+15V(2) R111
865
10K
V+
2 GND(2) GND(2) C67

7 2.2mF
U10b
3 LM311
V-
1
GND(2)
U13B
5 OUTIN
1 VDDGND
-15V(2)4
CD4049UB
GND(2)
+15V(2)
Figura 3.11 - Circuito gerador de PWM.
Sincronismo com a rede: Para realizar o sincronismo com a rede necessria a leitura
da tenso de entrada da rede, para isso utilizado um transformador abaixador passando
posteriormente o sinal pelo retificador de preciso, e assim gerando o sinal apropriado para o
microcontrolador. Os dois circuitos apresentados a seguir pela Figura 3.12 e pela Figura 3.13
foram utilizados para garantir o sincronismo com a rede e utilizados na programao do
microcontrolador para gerar os pulsos em 60 Hz.
A Figura 3.12 mostra os circuitos utilizados para gerar a deteco da passagem da

tenso de entrada (da rede) por zero.
R85
GND VCC
R83 10K(CR25) +15V(2) U2A
-15V(2) GND R103
4
1K (CR25) GND(2)
3 TL 074 D7
Pt3 1 1K(CR25)
2
4
1N4148 C31 U16 Pt7

R80 2K2 (CR25) U2C
1
10 TL 074 10NF/ 63V MUL LM311

11
R84 R101
V-
Vin(1) 8 3 7
9 1K(CR25) +5V(2) 2
Vin(2) . 10K(CR25) -15V(2)
V+
.
R812K2 (CR25) D9 D10
R100
R82 1N4148 1N4148
1K(CR25) C30 R105
865
10NF/ 63V MUL

1K (CR25) U2B 1K(CR25)
6 D8
7 +15V(2)
5 P2 R102
TL 074 1N4148
POT 100K 100K (CR25)
GND92) GND(2) GND(2)
R104
1K(CR25)
GND(2)
Figura 3.12 - Circuito utilizado para deteco da passagem por zero.

59
A Figura 3.13 a seguir mostra o circuito utilizado para a determinao do semiciclo da

tenso de entrada.
+5V(2)
R30
100K (CR25)
GND+5V(2)
R31
1K(CR25) -15V(2) 1K(CR25)
Pt10 D5 1N4148
R29
4
U15
V-
D3 D4
1
Vin(1) . 1N4148 1N41483
Vin(2) LM311 7
2
V+
D6 1N4148
865
Pt11 R33
.
R32 GND(2)
100K (CR25)
1K(CR25)
+15V(2)
Figura 3.13 - Circuito utilizado para deteco do semiciclo.
Esses dois circuitos apresentados so de extrema importncia para o bom

funcionamento do conjunto, j que os circuitos devem funcionar de forma sincronizada para
manter o sincronismo da tenso de referncia com a rede de alimentao. Caso esses dois
circuitos no apresentem uma boa simultaneidade haver ressonncia na passagem da tenso
de entrada por zero causando picos de corrente com valores altos.
Microcontrolador: O microcontrolador (PIC16F877) utilizado tem como funes gerar

a tenso de referncia senoidal na freqncia desejada e sincronizada com a rede, alm de
gerar os pulsos para o comando o brao de inversor que comuta em 60 Hz. A Figura 3.14
apresenta o circuito do microcontrolador. Como o sinal amostrado para o microcontrolador
uma senide retificada a onda referncia para o controle tambm necessita ser uma senide
retificada, e essa senide ser implementada de forma digital atravs de um programa dentro
do microcontrolador.
60
21 U12
RD2/PSP2 RD1/PSP1 20
22 RD3/PSP3 RD0/PSP0 19
23 RC4/SDI/SDA RC3/SCK/SCL 18
24 RC5/SDO RC2/CCP1 17
25 RC6/TX/CK REC1/T1OSI/CCP2 16 C7
26 RC7/RX/DT RC0/T1OSO/T1CKI 15 22PF
27 RD4/PSP4 OSC2/CLKO 14
XTAL1
28 RD5/PSP5 OSC1/CLKI
13 20 MHZ
29 RD6/PSP6 Vss 12 GND(2) C8
GND(2)
30 RD7/PSP7 Vdd 11 +5V(2)
10 C12 22PF
C13
GND(2) 31
Vss RE2/CSbar/AN7
100nF/63V 9 100 NF/63V MUL
32 Vdd RE1/WRbar/AN6
8 GND(2)
+5V(2) 33 RB0/INT RE0/RDbar/AN5
34 RB1 RA5/AN4/SSbar/C2OUT
7 +5V(2)
35 RB2 RA4/T0CKI/C1OUT 6
36 RB3/PGM RA3/AN3Vref+
5
37 RB4 RA2/AN2/Vref-/CVref
4
38 RB5 RA1/AN1 D14 R37
3 10K(CR25)
39 RB6/PGC RA0/AN0 1N4148
2
40 RB7/PGD MCLRbar/Vpp 1
+ C11
16F877
4,7MF/25V
GND(2)
Figura 3.14 - Circuito utilizado para deteco do semiciclo.
Conversor digital/analgico: A funo deste bloco, que um conversor D/A do tipo R-

2R e pode ser visto na Figura 3.15, transformar o sinal da senide que sai do
microcontrolador, que digital, para um sinal analgico.
R8 R9 R10 R11 R12 R13 R14

27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25)
R1 R2 R3 R4 R5 R6 R7
27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) R72
27K(CR25)
R22
R15 R17 R18 R19 R?20 R21
27K(CR25) 27K(CR25)
27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25)
R16
GND(2)
Figura 3.15 - Circuito do conversor digital/analgico.
Partida progressiva: Este circuito controla a amplitude do sinal de sada do inversor,

de acordo com o sinal de referncia gerado pelo microcontrolador. A Figura 3.16 mostra este
circuito.
61
+15V(2) C3
GND(2)
100 NF/63V MUL
7
3 U1
V+
CA3080 6
V-nc
2
15
+15V(2)
4
-15V(2)
D1 R26 C4 R25
1N4148 47K(CR25) 100 NF/63V 330K

C5 GND(2)
+
33MF/40V
-15V(2)
Figura 3.16 - Circuito utilizado para partida progressiva.
Ajuste da amplitude da senide: A amplitude da senide de referncia ajustada

atravs deste circuito que pode ser visto na Figura 3.17. Alm desta funo, este bloco
responsvel tambm por tornar o sinal de referncia simtrico.
+15V(2)
4
Pt6
. U3A
3
LM324/TEXAS
GNDVCC
R39
2 1
12K(CR25)
11
-15V(2)
R40 P1
GND(2) 10K(CR25) POT 100K
GND(2)
Figura 3.17 - Circuito utilizado para ajusta da amplitude da senide de referncia.

Driver: O driver tem como funo interligar a placa de controle de potncia,
transmitindo o sinal ao gatilho. Alm desta funo o driver responsvel pelo tempo morto
utilizado para proteo contra curto de brao e garante que cada brao tenha um sinal
complementar.
Este captulo apresentou toda a estratgia de controle utilizada para a malha de tenso da
topologia. Vale ressaltar o cuidado que se deve ter com o sincronismo da tenso de referncia
com a tenso da rede de alimentao, bem como o fato da tenso de referncia ser retificada,
fazendo com que a tenso de realimentao tambm seja retificada atravs do retificador de
preciso.
62
Foram apresentados os estgios do controle e acompanhou-se todo o dimensionamento

do compensador de tenso nos itens deste captulo.
63
V
C min
CAPTULO 4
PROJETO DO ESTGIO DE POTNCIA DO CONVERSOR
4.1. INTRODUO
O captulo 4 apresentar os dados de projeto do estgio de potncia do conversor, bem

como suas especificaes e dimensionamentos utilizando para isso as equaes j
apresentadas no captulo 2.
4.2. ESPECIFICAES DO PROJETO
A seguir sero apresentadas as especificaes do projeto para dimensionamento dos

componentes.
Potncia Aparente de Sada So = 1000 VA
Tenso de Entrada Vin = 220 V

Mxima Variao da Tenso de Entrada DVac = 20%
Tenso de Sada do Inversor (sem utilizar o transformador) Vo = 110 V
Tenso Mxima da Referncia Triangular (pico a pico) VTRI = 5 V
Freqncia de Comutao fs = 20 KHz
Freqncia da Tenso de Sada fo = 60 Hz
Freqncia da Rede fr = 60 Hz
Rendimento Terico do Inversor (sem utilizar o transformador) hi = 0.90
Rendimento Terico do Retificador hr = 0.95
Fator de Potncia do Inversor FP 0.7
Fator de Crista da Forma de Onda da Corrente de Sada FC 3.0
Mxima Ondulao da Tenso nos Capacitores do Barramento DVCmx = 10%
Taxa de Distoro Harmnica da Tenso de Sada do Inversor TDH 5%
Utilizando os dados apresentados e a equao (2.1) pode-se obter o valor do ndice de
modulao do sistema. A equao (4.1) apresenta este valor.
V = 0,707
M= 0
2 (4.1)
64
= 1,04310
3
F
4.2.1. DIMENSIONAMENTO DOS DIODOS DO RETIFICADOR E DO CAPACITOR DO BARRAMENTO CC
Atravs das equaes (2.3) e (2.4) so encontradas a tenso mnima e o valor de pico da
tenso no capacitor Cb . Aqui essas duas equaes so reapresentadas atravs das equaes
(4.2) e (4.3).
1- DVC 2
= 224,01 V (4.2)
V = V
Cmin in _ min
V =V 2 = 248,902 V (4.3)
pico _ min in _ min
Utilizando a equao (2.5) encontrado o valor do tempo de conduo dos diodos D1 e
D2 que compem a ponte retificadora, aqui identificada pela equao (4.4).
V
a cos Cmin

V
pico
tc=
2p fr = 1,039 103 s (4.4)
Conhecendo o valor do tempo de conduo e a equao (2.6) possvel calcular o valor

de pico da corrente que circula pelos diodos D1 e D2 como mostra a equao (4.5).
I = C (V -V ) = 32,578 A (4.5)
D1,D2 _ pico b pico _ min Cmin
t
c
Atravs da equao (2.9) possvel encontrar a capacitncia para o barramento CC

apresentada a seguir pela equao (4.6).
Pin
Cb =
(4.6)
f V 2 - V 2
r Cpico _ min C _ min
feita ento uma associao de dois capacitores eletroltico do fabricante EPCOS de

680 F , formando uma capacitncia equivalente de 1,360 mF . A Tabela 4.1 mostra as
especificaes dos capacitores do barramento CC.
Tabela 4.1 - Especificaes do capacitor eletroltico do barramento CC.

Tipo de capacitor Eletroltico
Valor da Capacitncia C 680 F
Resistncia srie equivalente Rse 18 m
Mxima tenso Vmax = 450 V
Referncia (EPCOS) B435*0B5687M000
Quantidade
2
65
A equao (2.10) utilizada para calcular o valor eficaz da componente alternada da

corrente, e este valor est apresentado atravs da equao (4.7).
I = I D1,D2 _ pico 2 t c f r - 2 t c f r 2 =10,763 A (4.7)

1_ ef
A corrente eficaz de sada do retificador dada pela equao (2.11) e a corrente eficaz
no capacitor Cb pela equao (2.12) e aqui apresentadas atravs das equaes (4.8) e (4.9),
respectivamente.
I = Pin = 3,203 A (4.8)

2 _ ef
V
Cmin
2
I Cb _ ef = I + I2 = 8,759 A (4.9)
2 _ ef 1_ ef
A tenso reversa mxima aplicada sobre os diodos do retificador pode ser obtida pela
equao (2.13). Este valor identificado aqui atravs da equao (4.10).
V = 2 Vin _ max = 440 V (4.10)

D1,D2 _ rev
Foram utilizadas duas pontes retificadoras em paralelo, para que as mesmas suportem a
corrente exigida quando o circuito operar com carga no linear. A tabela 4.2 apresenta as
principais caractersticas da ponte retificadora.
Tabela 4.2 - Especificaes da ponte retificadora.

Referncia (International Rectifier) GBPC3510/W
Tenso direta V 1000 V
Tenso reversa Vrev = 1100 V
Corrente mdia Imd = 35 A
4.2.2. DIMENSIONAMENTO DO FILTRO LC DE SADA
Ser apresentado neste item o clculo do indutor e do capacitor que compem o filtro
LC de sada.
66
a) Clculo da Indutncia de Sada
Para que seja realizado o clculo da indutncia do filtro LC, necessrio primeiramente
obter o clculo de alguns parmetros, os quais sero feitos a seguir.
A corrente eficaz ( Io _ RMS ) de sada do inversor definida pela equao (2.18) e o valor
est apresentado na equao (4.11).
I = So = 9,091 A (4.11)
o _ RMS
Vo
Com base na equao (2.19) e no valor obtido acima, possvel encontrar o valor da
corrente de pico de sada do inversor.
I = 2 Io _ RMS = 12,856 A (4.12)

o _ pico
A mxima variao da corrente de pico de sada pode ser obtida atravs da equao
(2.20) substituindo nela o valor obtido na equao (4.12).
DI = 0,2 Io _ pico = 2,571 A (4.13)
Atravs de alguns valores apresentados e da equao (2.21) obtido o valor da carga

mxima, resistncia mnima, projetada para o inversor.
(4.14)
V2
o
Ro = P = 12,1 W
o
O perodo de chaveamento pode ser obtido atravs da equao (2.23) e conhecendo o

valor da freqncia de chaveamento, como mostra a equao (4.15).
T = 1 = 50 103 s (4.15)
S
fs
Conhecendo o perodo de comutao, a variao do tempo de chaveamento pode ser

encontrada atravs da equao (2.22), aqui representada pela equao (4.16).
Dt = D T = 35,355106 s (4.16)
s
Com base em todos os clculos apresentados e utilizando a equao (2.24) obtido o

valor da indutncia do filtro LC.
67
- V
Lf = 2
Vo V
2 in _ m x 2 o = 1,383 mH (4.17)
2 DI f V
Lf s in _ m x
b) Clculo da Capacitncia de Sada
Para o clculo do capacitor que compe o filtro LC de sada utilizado a equao (2.27)
e o valor calculado da indutncia apresentado na equao (4.17). O clculo do valor
aproximado do capacitor pode ser visto atravs da equao (4.18).
1 2. .f
Cf p 2 = 4,58 mF (4.18) L . s
f

10
O valor adotado para o capacitor de filtro foi 10 F , o que resulta em um novo valor
para o indutor de filtragem que pode ser encontrado atravs da equao (2.28).
102
Lf = = 633 mH (4.19)
Cf .2.p.fs 2
Atravs da equao (2.31) realizado o clculo da corrente eficaz atravs do indutor.
+ DI 2
ILf _ ef = Io _ RMS
2
(4.20)
= 9,147 A
2
Realizando a substituio dos valores obtidos na equao (2.31) encontrado o valor da
corrente de pico no indutor para carga no-linear.
DI (4.21)
I =I +
Lf _ pico o _ pico
2 = 14,955 A

A equao (2.33) utilizada para o clculo da corrente eficaz no capacitor do filtro LC,
como mostra a equao (4.22).
D ILf p
I = 4 = 1,01A (4.22)
Cf _ ef
4.2.3. ESFOROS NOS SEMICONDUTORES DO INVERSOR
Para melhor compreenso dos esforos alguns valores sero agora definidos.
68
- Tenso Nominal Mnima de entrada V = 176 V ;
in _ min
- Tenso Nominal Mxima de entrada V = 264 V ;

in _ mx
- Queda de Tenso nos diodos da Ponte Retificadora Vf = 1,5 V.
Utilizando alguns valores informados no incio do captulo e a equao (2.34) obtido o

valor da potncia ativa de entrada no bloco de potncia, como mostra a equao (4.23) a
seguir.
P = Po FP = 736,842 W (4.23)
in
h
A corrente de pico de sada do inversor para cargas no-lineares encontrada pela

equao (2.35).
I = FC I = 27,273 A (4.24)
o _ pico _ NL o _ RMS
a) Clculo dos Esforos nos Interruptores S3 e S4 e nos Diodos D3 e D4
Utilizando a equao (2.2) calculado o valor do ndice de modulao da freqncia do

conversor.
M = fp = 333,333 (4.25)
f
fm
Atravs da equao (2.36), da (2.38) e em dados j obtidos durante este captulo
possvel encontrar o valor mdio e eficaz da corrente para os interruptores S 3 e S4 , como

mostra a equao (4.26) e (4.27), respectivamente apresentadas abaixo.
2p
1 Mf 2 p
2 i+Msen i
I = Io _ pico
S3,S4 _ med i M
f sen t dt = 2,273 A (4.26)
Mf i =0
Mf
Mf 2
1 2
2p
i+ Msen

2 p
I = Mf Io _ pico
S3,S4 _ ef i sen t dt = 4,98 A (4.27)
Mf i =0
Mf
69
Os valores mdio e eficaz da corrente que circula pelo diodo D 3 so iguais aos da
corrente que circula pelo diodo D4 e podem ser encontrados atravs das equaes (2.39) e
(2.40), aqui representados por (4.28) e por (4.29).
1 Mf
2 p
= 2 i +1
I sen t dt = 1,819 A
I i+Msen
2p
i o _ pico
(4.28)
D3,D4 _ med
Mf i =0

M
f

Mf
Mf 2
1 2 p
2 i
sen t dt = 4,065 A
I = I (4.29)
i+ Msen
2p
o _ pico
D3,D4 _ ef M f i =0 M
f Mf
b) Clculo dos Esforos nos Interruptores S5 e S6 e nos Diodos D5 e D6
Os valores mdio e eficaz da corrente que circula pelos interruptores S 5 e S6 podem ser
obtidos atravs das equaes (2.41) e (2.42), reapresentadas a seguir pelas equaes (4.30) e
(4.31).
1 0,443p p

I I +
S5,S6 _ med =
2
0 o _ pico M sen(wt)dwt + 0 0,557p Io _ pico M sen(wt)dwt
p
I = 2,378 A (4.30)
S5,S6 _ med
1
Io _ pico M sen(wt)
0,443p 2 p 2
I =
dw+ 0 + 0,557p (Io _ pico M sen(wt))
S5,S6 _ ef
2 p 0 dwt

I =4 A (4.31)
S5,S6 _ ef
A equao (2.43) utilizada para calcular o valor mdio da corrente que circula pelos
diodos D5 e D6 e o valor eficaz desta mesma corrente obtido pela equao (2.44). Os
resultados destas equaes so apresentados a seguir pelas equaes (4.32) e (4.33).
I = 1 (4.32)
D5,6 _ md
2 p
0,443
0,557 p
p Io _ pico M sen wtdw t = 0,515 A
1 0,557
2
I
D5,6 _ ef = I
0,443 o _ pico M sen wt dwt = 2,159 A (4.33)
2p

70
4.2.4. CLCULO DAS PERDAS NOS SEMICONDUTORES DO INVERSOR
A Tabela 4.3 abaixo mostra alguns parmetros caractersticos do interruptor determinado

para ser utilizado na execuo do inversor. O interruptor escolhido foi o IRGP50B60PD1 e
estes dados foram obtidos no datasheet do componente [17].
Tabela 4.3 - Caracterstica do interruptor IRGP50B60PD1.

Caracterstica Simbologia Valor
Corrente mxima Ic 34 A
Corrente nominal do diodo intrnseco I 15 A @100 C
fn
Tempo de recuperao reversa t 74109 s @125 C

rrn
Corrente de recuperao reversa I 6,5 A @125 C

rrn
Carga de recuperao reversa do diodo Q 2,20107 nC @125 C

rrn
V
Queda de tenso coletor-emissor (para corrente ce 2,60 V@125 C
mdia)
Queda de tenso nominal sobre o diodo V 1,2 V@125 C
fn
Tenso de limiar no diodo V 0,7 V

fo
r
Resistncia direta no diodo t 15 103 W
d
Resistncia trmica entre juno e cpsula do IGBT R 0,32 C / W

jc(IGBT)
Resistncia trmica entre juno e cpsula do diodo R 0,24 C / W

jc(diodo)
Resistncia trmica entre cpsula e dissipador R 1,7 C / W

cd(IGBT)
Temperatura de juno Tj 100 C

Temperatura ambiente Ta 40 C
As informaes apresentadas na Tabela 4.3 sero utilizadas para o clculo da perda nos
semicondutores do inversor.
I Clculo das Perdas nos Interruptores do Inversor
Inicialmente deve-se calcular o valor mdio da tenso no barramento CC e o valor de

pico da corrente em cada interruptor para carga linear. Para isso utilizam-se as equaes (2.50)
e (2.51). Os resultados destas operaes so apresentados nas equaes (4.34) e (4.35).
VC _ pico - VC _ min
Vdc = = 236,457 V (4.34) 2
71
I =I = 5,143 A (4.35)
s _ pico s _ pico _ linear
Com base nestes dados calculados atravs de (4.34) e (4.35), sabendo que a perda por
comutao a soma da perda em conduo dos interruptores com a perda no bloqueio, e j
conhecendo as equaes (2.46) a (2.49), calculado o valor da perda por comutao.
Inicialmente ser feito o clculo da perda na entrada em conduo. Para isso

necessrio o clculo dos coeficientes A, B, C e D, como mostrado a seguir.
Ipico 2 f = 27.58910-3W
t rn s
(4.36)
1
A= V
8 dc I
cn
B = 2 V f = 3,153106 V s (4.37)
3
dc s
9
0,38 I 2

pico Ipico
C = 0,28 + p + 0,015 Qrrn = 69,952 10 F (4.38)
I cn
I cn

I
D = 0,8 + 0,05 pico I t = 41,6210 9 C
(4.39)
p pico rn
I
cn
Tendo o conhecimento dos coeficientes acima calculados obtido o valor da perda na

entrada em conduo dos interruptores, atravs da equao (4.40).
Pent _ cond _ IGBT = A + B C + D = 0,379 W (4.40)
O clculo da perda durante o bloqueio dos interruptores feito individualmente para

cada brao do inversor, devido a cada um dos braos comutarem em uma determinada
freqncia de chaveamento, utilizando a equao (2.52). Os resultados obtidos para cada
brao so apresentados a seguir.
P = 0,115 W (4.41)
off _ IGBT3,4
P = 346 103 W (4.42)

off _ IGBT5,6
Somando os valores encontrados para a perda por entrada em conduo com as perda
durante o bloqueio sero encontrados os valores da perda por comutao para cada interruptor,
como mostra as equaes (4.43) e (4.44).
P =P +P = 0,495 W (4.43)
on _ IGBT3,4 ent _ cond _ IGBT off _ IGBT3,4
72
P =P +P = 0,380 W (4.44)
on _ IGBT5,6 ent _ cond _ IGBT off _ IGBT5,6
A equao (2.57) foi utilizada para calcular a perda por conduo nos interruptores ( P cond _
IGBT ) do inversor. As equaes (4.45) e (4.46) apresentam o resultado deste clculo para
cada um dos braos do inversor.
P = VCE Ismed3,4 = 5,909 W (4.45)

cond _ IGBT3,4
P = VCE Ismed35,6 = 1,34 W (4.46)

cond _ IGBT5,6
As equaes (4.47) e (4.48) apresentam o clculo para a perda mdia total nos
P =P +P = 6,404 W (4.47)
Total _ IGBT3,4 cond _ IGBT3,4 on _ IGBT3,4
P =P +P = 1,720 W (4.48)
Total _ IGBT5,6 cond _ IGBT5,6 on _ IGBT5,6
II Clculo das Perdas nos Diodos do Interruptor
Os diodos apresentam perda de conduo e de comutao. Atravs da equao

(2.62) possvel calcular o valor da perda por conduo nos diodos do interruptor. Este
valor est aqui representado por (4.49).
1 M V -V I 2

1 M
fn _ D fo _ D Lf _ pico
Vfo _ D ILf _ pico
P = + + + V
I
Dcond fo _ D
8 3p cn
2 2 p 8
P = 0,394 W (4.49)
Dcond
A perda por comutao pode ser calculada atravs das equaes (2.63) e (2.64). As
equaes (4.50) e (4.51) mostram os valores da perda por comutao para o diodo de cada
interruptor que formam os braos do inversor.
V 0,38 I Q 0,8
I
2
rrn
I

f_D
f_D
f_D
P = dc 0,28 +
I
+ 0,015 + + 0,015 I If _ D trrn fs = 0,275W
3 p I
bl _ D3,D4
fn
p fn
fn
(4.50)
0,38 I I 2 0,8 I
V
f_D f_D f_D 6
P
bl _ D5,D6 =
dc

0, 28 + + 0,015 Q
rrn
+
+ 0,015 If _ D trrn fr = 82510 W
3
I p I
p fn

I
fn _ D

fn
(4.51)
73
A soma da perda por conduo com a perda por comutao nos diodos resulta na
potncia mdia total em cada diodo do interruptor, como mostra as equaes (4.52) e (4.53).
P P P 0,669 W (4.52)
total_ D3,D4 Dcond bl _ D3,D4
P P P 0,395 W (4.53)
total_ D5,D6 Dcond bl _ D5,D6
Os componentes encapsulados dos interruptores S3 e S4 apresentaram uma perda total
de 7,073 W, enquanto os de S 5 e S6 foram de 2,115 W. As perdas totais do grupo de

interruptores em paralelo foram de 14,146 W para o brao que comuta em alta freqncia e de
4,23 W para o brao que trabalha na freqncia da rede.
O captulo 4 apresentou toda a metodologia de projeto para o desenvolvimento da placa

de potncia do conversor fonte de pesquisa deste trabalho.
Todos os componentes foram dimensionados de acordo com as equaes apresentadas

no captulo 2 desta dissertao. Algumas destas equaes encontram-se provadas e validadas
em livros ou em outros materiais pesquisados.
Pode-se observar que a perda apresentada nos semicondutores do inversor bem

reduzida e que a perda no brao de baixa freqncia de comutao menor do que a do brao
que comuta em alta freqncia. E essa perda bem menor do que a perda para outras
topologias de retificador e inversor.
Conclui-se que com as equaes dos esforos de tenso e corrente determinadas no

Captulo 2 so possveis realizar o correto dimensionamento de cada elemento da placa de
potncia deste projeto.
74
CAPTULO 5
RESULTADOS DE SIMULAO E EXPERIMENTAIS
5.1. INTRODUO
Este captulo apresenta os resultados de simulao e experimentais para o conversor

CA-CC-CA proposto neste trabalho.
A simulao do circuito, que baseado no esquemtico completo implementado no

laboratrio e apresentado no Apndice A, foi feita com a utilizao do software ORCAD
verso 10.3.
A seo relacionada simulao do circuito ir apresentar as formas de onda da tenso e
corrente de entrada, tenso e corrente nos semicondutores de potncia, tenso e corrente de
sada e principais sinais de controle, para situaes de cargas lineares.
Sero apresentadas no item de resultados experimentais as formas de onda da tenso e

corrente de entrada, tenso dos interruptores, tenso e corrente de sada, tenso e corrente em
um dos capacitores do barramento CC, corrente no indutor de filtragem e a tenso VAB .
5.2. RESULTADOS DE SIMULAO
A simulao do conversor foi realizada para o funcionamento em plena carga e com

tenso nominal de entrada. As formas de onda foram adquiridas em regime permanente de
operao.
5.2.1. RESULTADOS DE SIMULAO PARA CARGA LINEAR
Inicialmente sero apresentadas as formas de onda para o circuito operando com carga
linear. As formas de onda da tenso e da corrente de entrada para um ciclo de funcionamento
so apresentadas na Figura 5.1.
75
Figura 5.1 - Formas de onda da tenso e corrente de entrada.
A Figura 5.2 mostra a tenso de sada antes e depois do filtro LC de sada, onde
possvel perceber a modulao unipolar e a tenso filtrada.
Figura 5.2 - (a) Tenso de sada antes do filtro, (b) Tenso de sada depois do filtro.
A corrente no indutor de filtro para a freqncia da tenso de sada pode ser observada
na Figura 5.3.
Figura 5.3 Corrente no indutor do filtro LC.

76
Na Figura 5.4 pode ser observada a corrente que circula pelo capacitor de filtragem,
assim como a forma de onda da tenso neste capacitor.
200V
0V
-200V 80ms 85ms 90ms
75ms
V(cf:1,cf:2) Tempo
(a) (b)
Figura 5.4 - (a) Corrente no capacitor do filtro, (b) Tenso no capacitor do filtro.
A Figura 5.5 apresenta as formas de onda da corrente e da tenso nos interruptores que
comutam em baixa freqncia. Pode ser observado o fato de que cada interruptor s comuta
em um semiciclo da tenso de sada.
(b)
(a)
Figura 5.5 - (a) Corrente no interruptor S6, (b) Tenso no interruptor S6.
A forma de onda da corrente nos interruptores que tem freqncia de comutao em

20kHz pode ser vista na Figura 5.6. Pode ser observado tambm um detalhe da forma de onda
da tenso nestes interruptores.
(a) (b)
Figura 5.6 - (a) Corrente no interruptor S3, (b) 1 Detalhe da corrente no interruptor S3 (multiplicada por 10); 2-
Detalhe da tenso no interruptor S3.
77
A Figura 5.7 mostra as formas de onda da corrente e da tenso nos diodos em

antiparalelo aos interruptores que formam o brao de comutao na freqncia da rede de
alimentao.
(a) (b)
Figura 5.7 - (a) Corrente no diodo D6, (b) Tenso no diodo D6.
As formas de onda da corrente e da tenso dos diodos em antiparalelo aos interruptores

do brao de alta freqncia de comutao podem ser observadas na Figura 5.8 apresentada a
seguir.
(a) (b)
Figura 5.8 - (a) Corrente no diodo D3, (b) 1 Detalhe da corrente no diodo D3 (multiplicada por 10); 2 - Detalhe
da tenso no diodo D3.
A Figura 5.9 apresenta as formas de onda da corrente e da tenso nos diodos que
formam o retificador.
(a) (b)
Figura 5.9 - (a) Corrente no diodo D1, (b) Tenso no diodo D1.
78
A Figura 5.10 apresenta o espectro harmnico da tenso de sada obtida para a forma de
onda da Figura 5.2. A taxa de distoro harmnica da tenso de sada de 2,83%.
2,5% THDv =2,830%

Amplitude (%) em relao a fundamenta
2,0%
1,5%
1,0%
0,5%
0,0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
Harmnica
Figura 5.10 - Espectro harmnico da tenso de sada.
O espectro harmnico da corrente de sada est apresentado na Figura 5.11. A taxa de

distoro harmnica da corrente de sada foi de 2,828%.
2,5%
Amplitude (%) em relao a fundamenta
THDi =2,828%
2,0%
1,5%
1,0%
0,5%
0,0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
Harmnica
Figura 5.11 - Espectro harmnico da corrente de sada.
5.3. RESULTADOS EXPERIMENTAIS

Com base em todos os clculos e nos resultados de simulao foi construdo um
prottipo para validar o princpio de funcionamento do conversor base desta dissertao. O
79
prottipo de 3 kW foi implementado em laboratrio, e o seu esquemtico completo, contendo

o circuito de potncia, controle e fonte auxiliar so apresentados no Apndice B.
A fotografia apresentada na Figura 5.12 mostra o layout da placa de potncia. Podem ser
observados os interruptores, o barramento CC e as pontes retificadoras.
Ponte Barramento CC
Interruptores
Retificadora
Interruptores
Ponte Barramento CC
Retificadora
Figura 5.12 - Vista geral da placa de potncia.
A placa de controle pode ser vista na Figura 5.13. O microcontrolador, as duas sadas
para os drivers, a realimentao e a fonte auxiliar podem observadas.
Fonte auxiliar
Circuito de Circuito de
controle controle
Figura 5.13 - Vista geral da placa de controle.
Na Figura 5.14 tem-se a fotografia dos dois drivers utilizados para interligar a placa de
controle placa de potncia.
80
Figura 5.14 - Vista geral dos drivers.
O indutor e o capacitor de filtragem podem ser vistos na fotografia da Figura 5.15.
Capacitor de
filtragem
Indutor de
filtragem
Figura 5.15 - Vista geral do capacitor e do indutor de filtragem.
A Figura 5.16 apresenta as formas de onda da tenso e corrente de entrada. A corrente

eficaz possui um valor de 8,25 A. A potncia de entrada de 1,1 kW.
81
Figura 5.16 - Formas de onda da tenso e corrente de entrada (100 V/div, 10 A/div, 2 ms/div).
As formas de onda da corrente e da tenso de sada podem ser observadas na Figura

5.17 apresentada a seguir. A corrente eficaz de sada igual a 9,06 A e a potncia de sada
igual a 1 kW.
Figura 5.17 - Formas de onda da tenso e corrente de sada (100 V/div., 10 A/div., 2,484 ms/div.).
Pode-se observar atravs da Figura 5.17 uma distoro em ambas as formas de onda na
passagem por zero. Isso ocorre devido a comutao do brao em baixa freqncia estar em
sincronismo com a tenso de entrada. Se a carga fosse puramente resistiva isso no
aconteceria, porm como a carga no puramente resistiva, j que h o indutor do filtro de
sada, acontece esta distoro.
A Figura 5.18 mostra a forma de onda da corrente no indutor de filtragem.

82
Figura 5.18 - Forma de onda da corrente no indutor de filtragem (10 A/div, 2,484 ms/div).
A forma de onda da corrente em um dos capacitores que compem o barramento CC

pode ser observada na Figura 5.19.
Figura 5.19 - Forma de onda da corrente em um capacitor do barramento CC (2 A/div, 2,484 ms/div).
A Figura 5.20 mostra a forma de onda da tenso no barramento CC.
Figura 5.20 - Forma de onda da tenso no barramento CC (100 V/div, 2,484 ms/div).
83
A Figura 5.21 mostra a forma de onda da tenso no interruptor S3 .
Figura 5.21 - Forma de onda da tenso no interruptor S3 (100 V/div, 2 ms/div).
A forma de onda da tenso de sada antes da filtragem pode ser observada na Figura
5.22. Pode-se observar claramente os trs nveis da modulao.
Figura 5.22 - Forma de onda da tenso no interruptor VAB (100 V/div, 2ms/div).
Na Figura 5.23 tem-se a curva de rendimento do conversor. Nota-se que o rendimento

vem crescendo at a potncia de 1 kW, chegando a 91%.
84
92% 91%
Rendimento(%)
90%
88% 86% 87%
86%
Srie1
84%
82%
82%
80%
78%
420 560 740 1000

Potncia de Sada (W)
Figura 5.23 - Curva de rendimento do conversor at a potncia de sada igual a 1kW.
5.4. VALIDAO DOS RESULTADOS
Neste item ser apresentada a Tabela 5.1 apresentando uma comparativa entre os
resultados tericos e de simulao para que se possa ter uma melhor compreenso de alguns
resultados obtidos.
Tabela 5.1 Tabela comparativa para potncia de sada igual a 1 kW.
Parmetro Resultado Resultado de

Terico Simulao
Valor eficaz da corrente de sada 9,091 A 9,19 A
Valor eficaz da corrente no capacitor Cf 1,01 A 1,40 A
Valor eficaz da corrente no indutor Lf 9,147 A 9,100 A
Valor de pico da corrente no indutor Lf 14,955 A 15,140 A
Valor eficaz da corrente nos interruptores S3 e S4 4,98A 4,82 A
Valor mdio da corrente nos interruptores S3 e S4 2,273 A 2,240 A
Valor eficaz da corrente nos interruptores S5 e S6 4,0 A 4,19 A
Valor mdio da corrente nos interruptores S5 e S6 2,378 A 2,45 A
Valor eficaz da corrente nos diodos D3 e D4 4,065 A 4,140 A
Valor mdio da corrente nos diodos D3 e D4 1,819 A 1,850 A
Valor eficaz da corrente nos interruptores D5 e D6 2,159 A 2,370 A
Valor mdio da corrente nos interruptores D5 e D6 515 mA 527 mA
Valor de pico da corrente nos diodos do retificador 32,578 A 32,622 A
Valor eficaz da corrente no barramento CC 8,759 A 8,320 A
Valor eficaz da corrente nos diodos do retificador 6,161 A 6,190 A
Valor mdio da corrente nos diodos do retificador 1,645 A 1,630 A
Valor de pico da corrente na sada do inversor 12,856 A 12,256 A
85
Este captulo apresentou os resultados de simulao e experimental do sistema proposto

para esta dissertao, de acordo com o projeto realizado no captulo 2. O sistema foi simulado
para carga linear e potncia de sada igual a 1 kW e os ensaios experimentais aqui
apresentados foram extrados do prottipo de 3 kW para carga linear, porm com a potncia
de sada obtida igual a 1 kW.
Vale ressaltar que a simulao realizada validou as especificaes realizadas e que o

rendimento apresentado at a potncia de sada igual a 1 kW foi considerado satisfatrio.
O prottipo se comportou de forma satisfatria at a potncia de sada alcanar o valor

de 1 kW, podendo inclusive obter uma potncia de sada maior, uma vez que nenhum
componente esteve perto dos seus limites de operao e o controle no apresentou nenhum
rudo.
86
CAPTULO 6
CONCLUSO GERAL
O sistema produzido neste trabalho tem a sua aplicao destinada aos sistemas UPS do
tipo on-line.
Algumas topologias para sistemas UPS on-line foram apresentadas, incluindo a

topologia proposta para este trabalho. Optou-se por implementar esta topologia fundamentada
no retificador monofsico integrado ao inversor monofsico, visto que tal topologia reduz o
nmero de componentes do sistema, o que ir reduzir os custos de montagem, que um dos
objetivos deste trabalho. Outra vantagem desta topologia a reduo da perda nos diodos do
retificador e nos interruptores do inversor.
Neste trabalho, foi apresentado os estudos terico e prtico do conversor monofsico a

trs nveis com integrao do retificador com o inversor, com o objetivo de mostrar que a
utilizao da topologia proposta reduz o nmero de componentes e a perda total dos
semicondutores, alm de reduzir os esforos nos semicondutores.
A topologia projetada foi testada por simulaes, as quais forneceram resultados

satisfatrios.
O retificador utilizado nesta topologia apresenta menor perda por conduo se

comparada a outras topologias de mesmas caractersticas, pois os diodos conduzem
juntamente com os interruptores de baixa freqncia utilizados no inversor. O inversor
apresenta menor perda por comutao. Tambm h uma diminuio dos esforos sofridos
pelos semicondutores.
O inversor teve o seu desenvolvimento terico realizado neste trabalho, assim como
tambm foram apresentadas as equaes que descrevem os esforos nos elementos do
conversor e as especificaes dos semicondutores utilizados e o dimensionamento do filtro de
sada LC. realizado tambm o equacionamento para o clculo da perda nos semicondutores
do inversor. Verificou-se que os valores dos esforos de tenso e corrente calculados ficam
bem prximos dos valores obtidos em simulao.
Os resultados extrados do prottipo comprovam o correto funcionamento da estrutura

de acordo com o estudo.
87
A montagem do prottipo foi realizada em duas placas, uma para o circuito de controle
e uma outra placa para o circuito de potncia, interligadas por duas placas de drivers da
empresa Microsol, DR2cf Driver Duplo.
Os resultados experimentais apresentados mostram que foi feito um uso adequado dos
interruptores resultando em um rendimento satisfatrio, e a baixa perda nos semicondutores
de potncia tambm foram comprovadas.
Sugere-se para trabalhos futuros a aplicao desta topologia a cargas no-lineares, a

maiores potncias e para sistemas trifsicos. Com relao a modulao escolhida sugere-se
que se busque uma que reduza as distores que existem na passagem por zero.
88
REFERNCIAS BIBLIOGRFICAS
[1] H. A. de Oliveira, Sistema Ininterrupto de Energia de Dupla Converso Isolado de

6kVA. Julho de 2007. Dissertao de mestrado, Programa de Ps-Graduao em
Engenharia Eltrica, Universidade Federal do Cear.
[2] I. Barbi; D. C. Martins, D. C. Eletrnica de Potncia: Introduo ao Estudo dos

Conversores CC-CA. Florianpolis. Edio dos Autores, 2005.
[3] N. Mohan; T. M. Underland; W. P. Power Electronics: converters, applications, and

design, 2 Ed, New York, USA, John Wiley & Sons, 1995.
[4] M. Rashid, Eletrnica de Potncia: circuitos, dispositivos e aplicaes, So Paulo,

Makron Books, 1999.
[5] R. Rojas, UPS Estudos Tericos e Prticos, Apostila interna, Universidade Federal
do Cear, Fortaleza.
[6] I. Barbi; D. C. Martins, Eletrnica de Potncia: Conversores CC-CC Bsicos No

Isolados. Florianpolis. Edio dos Autores, 2000.
[7] L. M. Menezes, Projeto Inversol Desenvolvimento de Uma Fonte Ininterrupta de

Energia com Possibilidade de Uso em Sistemas Fotovoltaicos. Julho de 2007.
Dissertao de Mestrado, Programa de Ps-Graduao em Engenharia Eltrica,
Universidade Federal do Cear.
[8] CEI/IEC 61000-3-2. International standard, 2 Edio, 2000
[9] H. F. Gerent, Metodologia de Projeto de Inversores Monofsicos de Tenso para

Cargas No Lineares. Florianpolis, 2005. Dissertao de Mestrado, Programa de Ps-
Graduao em Engenharia Eltrica, Universidade Federal se Santa Catarina.
[10] I. Barbi, D. C. Martins. Eletrnica de Potncia: Projetos de Fontes Chaveadas.

Florianpolis. Edio dos Autores, 2001.
[11] I. Barbi, Eletrnica de Potncia, 3. Edio, Florianpolis, Edio do Autor, 2000
[12] C. G. C. Branco, Sistema Ininterrupto de Energia de Dupla Converso, No Isolado,

com Tenses de Entrada e Sada Universais, Dissertao de Mestrado, Programa de
Ps-Graduao em Engenharia Eltrica, Universidade Federal do Cear, 2005.
89
[13] R. B. Torrico; A. J. Perin, O transistor IGBT aplicado em Eletrnica de Potncia.

Porto Alegre. Sagra Luzzata, 1997.
[14] P. P. Praa. Projeto, Implementao e Comparao de Controladores Digitais Aplicados

a um Inversor Trs Nveis. Fortaleza, 2006, Dissertao de Mestrado, Programa de Ps-
Graduao em Engenharia Eltrica, Universidade Federal do Cear.
[15] Datasheet LEM. Voltage Transducer LV 20-P. Disponvel em< http://www.lem.com>.

Acesso em novembro de 2008.
[16] V. Voperian, Simplified analysis of PWM converters using the model of the PWM
switch: parts I and II. In: IEEE Transactions on Aerospace Electronic systems, v.AES-
26, pp. 490-505, 1990
[17] Datasheet IRGP50B60PD1. Disponvel em< http:// www.irf.com >. Acesso em

novembro de 2008.
[18] A. J. Perin. Curso: Modulao PWM Senoidal, Apostila interna, Florianpolis, 2002.
[19] Datasheet IRGP50B60PD1. Disponvel em< http:// www.diodes.com >. Acesso em

outubro de 2008
[20] Datasheet GBPC350005/W. Disponvel em< http:// www.diodes.com >. Acesso em

outubro de 2008
[21] Datasheet DR2cf Driver Duplo. Microsol.
[22] M. Ryan, W. Brumsickle and R. Lorentz, Control Topology options for Single-Phase
UPS Inverters, IEEE Transactions on industry Applications, Vol. 33n No. 2, pp. 493-
501, 1997
[23] R. A. Cmara. Pr-regulador com derivao Central Baseado na Clula de

Comutao de trs Estados para Aplicao em No-breaks. Fortaleza, 2007, Dissertao
de Mestrado, Programa de Ps-graduao em Engenharia Eltrica, Universidade Federal
do Cear.
[24] Bekiarov, S. B.; Emadi, A. Uninterruptible power supplies: classification, operation

dynamics, and control, Applied Power electronics Conference and Exposition, vol. 1,
pp. 597-604, maro 2002.
[25] Emadi, A.; Nasiri, A.; Bekiarov, S. B. Uninterruptible power supply and active filters,
Chicago, USA, CRC Press, 2005.
90
[26] Kamran, R.; Habettler T. G. A novel on-line UPS with universal filtering capabilities.
IEEE Transaction on Power Electronics, v. 13, n. 2, pp. 366-371, maro 1998.
[27] Krishman, R; Srinivasa, S. Topologies for uninterruptible power supplies in Proc.

IEEE International Symposium on Industrial Electronics, Hungary, pp. 122-127, junho
1993.
[28] Datasheet PIC16F877. Disponvel em <HTTP://www.alldatasheet.com>. Acesso em 23

de Novembro de 2008
[29] R. Gopinath; K. Sangsun; Jae-Hong Hahn; P. N. Enjeti; M. B. Yeary; J. W. Howze.

Development of a low cost fuel cell inverter system with DSP control. In IEEE
Transactions of Power Electronics, v.19, n.5, p. 1256-1262, 2004.
[30] J. S. Lai; A. R. Hefner. Emerging silicon-carbide power devices enable revolutionary

changes in high voltage power conversion. In IEEE Transactions Power Electronics
Society Newsletter, 2004.
[31] J. A. Pomlio. Curso: Eletrnica de Potncia, Apostila interna, captulo 3 Campinas,

fevereiro, 2006.
[32] C. G.C. Branco; C. M. T. Cruz; R. P. T. Bascop; F. L. M. Antunes. A nonisolated

single-phase UPS topology with 110V/220V Input-output voltage. In IEEE Transactions
on Industrial Electronics, v.55, n.8, p. 2974-2983, 2009.
[33] F. K. A. Lima, Retificador monofsico de reduzidas perdas de conduo e alto fator de

potncia empregando SNUBBER passivo no dissipativo. 2007. Dissertao de
Mestrado, Programa de Ps-Graduao em Engenharia Eltrica, Universidade Federal
do Cear.
91
APNDICE A:
PLACA DE POTNCIA
1 2 3 4
CC+
A C17 C18 C19 C20
A
470 NF/630V 470 NF/630V 470 NF/630V 470 NF/630V
CC-
Baixa Frequncia Alta Frequncia
PT7
G1 PT5 G3 PT
D7D3
1N4739A(8V2)1N4744A(15V)
R1R13
R5R14
R15
1KPR02
D4
27 PR02
DIRGP35B60P
DIRGP35B60P
1N4744A(15V)
271KPR0
2
PT
R6 R16
IRGP35B60PD
1KPR0227
CC+
27
CC+
S2
IRGP35B60P
S3
D
S1
S4
D8
1K PR02
R2
1N4739A(8V2)
E1 E3
CC+
B
B
DIS1
680MF/450VC11
R10
C6
680MF/450VC7
680MF/450VC8
680MF/450VC9
680MF/450VC10
680MF/450VC12
680MF/450VC23
22K /10W
680MF/450V
G4 PT16 Vai para Indutor do

PT15 Vai para a sada
G2 CN19CN29(Neutro) PT CN30 DIS2
CN14 Filtro de Sada
PT PT11
R19
D6
1N4744A(15V)
27 PR02
PT13
D9D5
R8 R20
IRGP35B60PD
R3R17
1N4739A(8V2)1N4744A(15V)
IRGP35B60PD
1KPR0227PR02
PT PT
1KPR0227
IRGP35B60PD
IRGP35B60PD
R18 R7
1KPR0227
S7
CC- S6
S5
S8
D10
1K PR02
R4
1N4739A(8V2)
CC- CC-
C
C
PONTE GBPC3512A
1
ENTRADA - FASE 2 4
BM5274-03
JP2 D2 BM5274-03 BM5274-03 BM5274-03
G4 E3 CC- G3 E3 CC+ G2 E1 CC- G1 E1 CC+
3
2
CN27A
CN26A
CN12A
CN27C
CN27B
CN26C
CN26B
CN12C
CN12B
3
1 CC- CC+
CN4
D1
Title D
CN28C
CN28B
D
CN28A
2 4
1
Size Number Revision

2 A4
Date: 25/1/2009 Sheet of

1 File: C:\Documents and Settings\..\Placa de PotnciaDrawn.SchDocBy:
4
3
93
APNDICE B:
PLACA DE CONTROLE
6 7 8
1 2 3 4 5
R85 GND VCC
Passagem por zero R83 10K(CR25) +15V(2)
-15V(2) GND R103
4
1K (CR25) GND(2) U2A
3 TL 074 D7
Pt3 2 1 1K(CR25)
V- 4
C31 U16 Pt7
R80 2K2 (CR25) 10 U2C 1N4148
1
R101 10NF/ 63V MUL 3 LM311
TL 074
11
R84
Vin(1) 8
Vin(2) 9 . 10K(CR25) -15V(2) 1K(CR25) +5V(2) 2
7
passagem por zero Fonte Auxiliar
V+
D9 D10 .
R81 2K2 (CR25)
R100
R82 1N4148 1N4148 1 VR1 lm7815 3 +15V(2) 1 VR2 3 +5V(2)
865
1K(CR25) C30
R105
10NF/ 63V MUL Vin
GND
Vin
GND
1K (CR25) 6 U2B D8 1K(CR25) Vout Vout
1N5406
D41 1N5406
A 7 C58 GND C59 GND C61 A
+ C55 + C57 + C60 + C62
5 +15V(2) T1
2
2200MF/25V 220MF/35V100 NF/35V 100 NF/35V 47MF/35V lm7805 100 NF/35V 47MF/35V R92
1N4148 P2 R102 D43 R90 1K8(CR35)
TL 074 1K8(CR25)
1N5406 Diode
Diode
POT 100K 100K (CR25)
GND(2) GND(2) GND(2) GND(2) GND(2)
GND(2) GND(2)
GND92)
Conversor D/A R104
220V GND(2)
D42 1N5406
GND(2) GND(2) GND(2)
1K(CR25) GND(2) D36 D38
R12 R13 R14 GND(2) P4 S4,S5
R8 R9 R10 R11
Trans CT Led vermelho
Diode
Diode
27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) + C56 Led amarelo
2200MF/25V
21
D44
R1 R2 R3 R4 R5 R6 R7
21
27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) R72 VR3 -15V(2) GND(2)
27K(CR25) S6 S5 2 Vin Vout 3 GND(2)
Pt5
GND
R15 R17 R18 R19 R?20 R21 R22 ++ C63 C64 C66
27K(CR25) +15V(2)
27K(CR25) C65
R23 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 27K(CR25) 220MF/35V100 NF/63V MUL 47MF/35V R91
1
R16 + 100 NF/35V + 1K8(CR35)
. 27K(CR25) R89
R76 R88 GND(2) 7915
GND(2) 22R
R24 1K2(CR25) 22R +15V(2) GND(2) GND(2) GND(2) GND(2)
C2 C1
27K(CR25)
100 NF/63V MUL 100 NF/63V 21 U12 20 R77 D37
RD2/PSP2 RD1/PSP1 1K2(CR25) Led verde
+5V(2) 22 RD3/PSP3 RD0/PSP0 19 Q3 D18

2N2222
23 18 Pt2
GND(2) GND(2) RC4/SDI/SDA RC3/SCK/SCL Q2 GND(2) U14A MUR160
R87
R30
100K (CR25) GND+5V(2)
24
25
RC5/SDO
RC6/TX/CK
RC2/CCP1
REC1/T1OSI/CCP2
17
16
10K
GND(2) C7
2N2222
Circuito gerador de PWM 1
2
1A
1B
+
R66
1K2(CR25)
+
R86 1Y 3 S3
Deteco do semiciclo 10K(CR25) +15V(2) GND 7 P5
R31 26 15 -15V(2) U10a 1 4081 S3,S4 2
4
1K(CR25) -15V(2)RC7/RX/DT RC0/T1OSO/T1CKI 22PF C22 Pt15 LF412_a +Vcc VDD 1 2
1
8
1K(CR25) 2 RD4/PSP4 OSC2/CLKO 14 2,2nF 2 U10A 4081 +15V(2) GND(2)
B
7
Pt10 D5 1N4148 XTAL1 GND(2) IN- 1 1 1A U11A CD4071BCN U13A
R29 28 13 20 MHZ 3 OUT 3 1 CD4049 U14B +
U154 RD5/PSP5 OSC1/CLKI GND(2) 1Y A
41
4
Pt8 R56 2 + IN+ -Vcc 2 3 3
OUTIN 2 5 R67 S4
D3 D4 29 12 C27 R62 1B
7 2 J
GND(2) 2A
4
1
Vin(1) RD6/PSP6 Vss GND(2) C8 12K R59 14 GND B 7 1 2Y

1N41483 10K
-
-
. 1N4148 GND(2) 6 -15V(2) VDD 6 1K2(CR25)

GND
V+V
Vin(2) LM311V 7 30 11 3 VDD 14 8 2B 7
2 RD7/PSP7 Vdd +5V(2) U7 100nF/63V 1K2(CR25) +15V(2) +15V(2) VDD +15V(2) GND 14 4081GND
+ VDD
V+
D6 1N4148 C13 31 10 C12 22PF U10b GND(2)

LF351 +15V(2) GND(2)
7
Pt11 GND(2) Vss RE2/CSbar/AN7 100 NF/63V MUL R60 LF412_b +Vcc R64 +15V(2) GND(2)
100nF/63V
8
865
. R33 32 Vdd RE1/WRbar/AN6 9 +15V(2) 15K(CR25) 6 U10B 4081 10K +15V(2) D19 MUR160
R32 100K (CR25) GND(2) GND(2) IN- 7 GND(2) 5 2A
1K(CR25) +5V(2) 33 RB0/INT RE0/RDbar/AN5 8 C23 5 OUT 2Y 4 D17 R65 Pt1
GND(2) 6
4
+15V(2) 34 7 +5V(2) 100nF/63V IN+ -Vcc R63 2B 7 GND(2) 1N4148 4K7(R20) +
RB1 RA5/AN4/SSbar/C2OUT 14 GND
10K Pt16
35 6 R57 GND(2) -15V(2) VDD
RB2 RA4/T0CKI/C1OUT +
100K (CR25) GND(2) +15V(2) GND(2)
36 5
RB3/PGM RA3/AN3Vref+ +15V(2)
37 4 C24
RB4 RA2/AN2/Vref-/CVref D14 R37 C67
100nF/63V U8 GND(2) GND(2)
38 3
7
RB5 RA1/AN1 1N4148 10K(CR25) LF351 R58 2.2mF
3
39 2
-V+
4
8
RB6/PGC RA0/AN0 +15V GND(2)6 33K(CR25) GND(2)
VDDGND
passagem por zero 40 1 2 U13B
OUTIN
RB7/PGD MCLRbar/Vpp
+ C11
1
5
4
16F877 CD4049UB
1
4,7MF/25V R71 GND(2) C25 GND(2)
-15V(2)
GND R69 2,2k
C
100nF/63V
10k Gerador de triangular +15V(2)
D20 R70 B Q4
GND(2) BCE
1k 2N2222
C +15V(2) 1N4148
E
C15 Pt14
100 NF/63V MUL R54 +
Circuito de Amostragem 8K2(R20) GND(2)
Compensador
R42 R43 GND(2) S1a Pt12 -15V(2) C19 C20
2
1 R52 1 21 2
11
CN6A H+ LV 20P 1 21 2 2
1
15V- +15V
+15V(2) BM5274-05 10K/3W U5A

10K/3W R53 18K(R20)
Partida progressiva C3 GND(2) CN6C M +
1
2 TL 074 D15 8,2NF/100V 3.9NF/100V R61
+15V(2) BM5274-05 H- R45 8K2(R20) 3 Pt13 1K2(CR25)

100 NF/63V MUL GND(2) 1N4148 +15(V2) U4B
7
100R(CR25)
CN6E -15V(2) GND(2) R50 R51
Pt6
V+
3 U1 BM5274-05 +15V(2) 6 LM324/TEXAS

6 . U3A C21 + 270R (CR25) SFR16S10K 7
22
3 C14 R78 5
LM324/TEXAS R79
GNDVCC
CA3080 100 NF
41 5
R55 R41
R27 1 100 NF/63V

1
V-nc
2 8K2(R20) +15(V2)
100K (CR25) +15V(2) R39 2 8K2(R20)
12K(CR25) R44 GND(2) 1K2(CR25)
11
GND(2) 100R(CR25) 6 7 D16 100K (CR25)

-15V(2)
5 TL 074
-15V(2) U5B
GND(2) D1 R26 C4 R25 1N4148 GND(2)
1N4148 47K(CR25) 100 NF/63V 330K R40 P1

10K(CR25) GND(2)
POT 100K
GND(2) GND(2)
C5
GND(2)
Retificador de Preciso
+
33MF/40V GND(2)
-15V(2)
Title
Size Number Revision

A2
Date: 29/10/2008 Sheet of

File: C:\Documents and Settings\..\PlacaControleCorrigidaDrawn.SchDocBy:
B

Sistema Ininterrupto de Energia de Dupla

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Sistema Ininterrupto de Energia de Dupla

Hochgeladen von

Copyright:

Verfügbare Formate

UNIVERSIDADE FEDERAL DO CEAR

SISTEMA ININTERRUPTO DE ENERGIA DE DUPLA

Fabola Maria Alexandre Linard

FABOLA MARIA ALEXANDRE LINARD

SISTEMA ININTERRUPTO DE ENERGIA DE DUPLA

Dissertao submetida Universidade Federal do

Orientador: Prof. Dr. Ccero Marcos Tavares Cruz.

Orientador: Prof. Dr. Ccero Marcos Tavares Cruz

1. UPS. 2. Modulao PWM. 3. Reduo de perdas. I. Cruz, Ccero

De tropeos, vitrias e quedas se constri a experincia.

Limitaes so fronteiras criadas apenas pela nossa mente.

Deus, por ter me feito a pessoa

Aos meus pais Filomeno Jos e Rita Alexandre.

FUNCAP (Fundao Cearense de Apoio ao Desenvolvimento Cientfico e

Ao professor Ccero Marcos Tavares Cruz pelo exemplo de profissionalismo e pela

pacincia e dedicao demonstradas durante a orientao deste trabalho, transmitido sempre

de forma competente e precisa os seus conhecimentos. Agradeo imensamente a confiana em

presena e ajuda constante atravs de conselhos, dispondo sempre da sua experincia e

conhecimentos desde o incio do curso de mestrado, durante o perodo das disciplinas,

Ren Torrico, Ruth Leo e a todos do Departamento de Engenharia Eltrica da UFC,

Conceio, Mrio e Rafael, responsveis diretamente ou indiretamente pela minha formao

na graduao e no programa de Mestrado.

conhecimentos tcnicos e companheirismo em todas as etapas vencidas. Ao tcnico do GPEC,

Pedro Augusto, pelas contribuies prticas e pela amizade.

desafios em minha vida.

Ao meu esposo Fbio que me apoiou em todos os momentos, me incentivando e

acreditando sempre em minha capacidade com amor e pacincia.

A todas as pessoas que por motivo de esquecimento no foram citadas anteriormente,

vou deixando neste espao minhas sinceras desculpas e meus agradecimentos.

Linard, F. M. A. SISTEMA ININTERRUPTO DE ENERGIA DE DUPLA CONVERSO

COM INTEGRAO DO RETIFICADOR E INVERSOR, Universidade Federal do Cear

UFC, 2009, 93p.

Esta dissertao apresenta o estudo, o projeto, a simulao, a execuo e os resultados

uso desta topologia com bypass. A metodologia de projeto e os resultados experimentais de

Palavras-Chave: Eletrnica de potncia, UPS de dupla converso, integrao

retificador-inversor, reduo de componentes, reduo de perda por conduo e comutao.

Linard, F. M. A. DOUBLE CONVERSION UNINTERRUPTED ENERGY SYSTEM WITH

theoretical analysis and to evaluate system performance.

Keywords: Power Electronics, Double conversion UPS, inverter rectifier integration,

reduction of components, reduction of conduction and switching losses.

CAPTULO 1 SISTEMA UPS MONOFSICO DO TIPO ON-LINE E MODULAO A TRS NVEIS.4

4.2.4. Clculo das Perdas nos Semicondutores do Inversor.....................................................................70

APNDICE A: PLACA DE POTNCIA...........................................................................................................91

APNDICE B: PLACA DE CONTROLE

Figura 1.1 - Diagrama de blocos de um sistema UPS on-line tpico ............................ 5

Figura 1.2 - Retificador ponte completa no-controlado ............................................. 7

S3 (multiplicada por 10); 2- Detalhe da tenso no interruptor S 3............ 76

Simbologia Significado Unidade

Simbologia Significado Unidade

Simbologia Significado Unidade

Simbologia Significado Unidade

A energia eltrica um elemento de extrema importncia na vida de um grande nmero

Idealmente, as concessionrias de energia eltrica deveriam ser capazes de garantir o seu

O suprimento de energia eltrica pode sofrer perturbaes que a desviem significamente

Diante da necessidade de todos os setores que precisam de um fornecimento de energia

Em uma UPS do tipo off-line durante operao normal, a carga alimentada

No tipo de sistema UPS line-interactive, a rede de alimentao conectada a uma chave

Neste trabalho apresentado o estudo, a metodologia de projeto e a implementao

A estratgia aqui proposta para o controle da tenso baseada no controlador

No Captulo 1 apresentada uma reviso sobre os retificadores e inversores

Em seguida, no Captulo 2, tem-se a topologia proposta, bem como suas etapas de

O Captulo 3 detalha a modelagem e o controle do inversor monofsico, explicando

realizado no Captulo 4 o projeto do retificador, do inversor, do filtro LC (bloco de

So apresentados no Captulo 5 os resultados de simulao e experimentais do prottipo