Caractersticas elctricas

de un Microcontrolador.
Microcontroladores.
Distribucin de terminales.
El PIC 18F4550 tiene las siguientes caractersticas en lo que se
refiere a las terminales.
40 terminales en un encapsulado PDIP.
44 terminales en un encapsulado TQFP o QFN.

5 Puertos bidireccionales que puede manejar hasta 30 puertos de

E/S de hasta 25mA (Sink/Source).
13 puertos (Canales) para el convertidor analgico digital.
Hasta 4 Salidas con modulacin de ancho de pulso (PWM).
Tres puertos para interrupciones externas.
Comunicaciones varias (USB, SPI, IC, EUSART, etc.).
Distribucin de terminales.
 Distribucin de terminales.
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal terminal Buffer
PDIP QFN TQFP

1 18 18 Master Clear (entrada) o voltaje de programacin (entrada).

/VPP/RE3
I ST Entrada de Master Clear (Reset). Esta terminal es una fuente de reset para el

dispositivo.
VPP
P Entrada de voltaje de programacin.
RE3
I ST Entrada digital.

13 32 30
OSC1/CLKI/RA7
Cristal oscilador o entrada externa de reloj.
OSC1 I ST
Entrada de cristal oscilador o entrada de fuente externa de reloj.
Buffer ST cuando esta configurado en modo RC; anlogo en otra configuracin.
Fuente externa de entrada de reloj. Siempre asociada con la funcin de terminal
CLKI I CMOS
OSC1.

OSC2/CLKO/RA6 14 33 31 Cristal oscilador o salida de reloj.

OSC2 O Salida del cristal oscilador. Se conecta al cristal o resonador en modo de cristal
oscilador.
CLKO O En modo RC, la terminal OSC2 da salida CLKO que tiene de la frecuencia del
OSC1 y denota la velocidad de los ciclos de instruccin.
RA6 I/O TTL Terminal E/S de propsito general.
 Distribucin de terminales (Puerto A).
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal terminal Buffer
PDIP QFN TQFP
PORTA es un puerto E/S bidireccional.
2 19 19
RA0/AN0
I/O TTL E/S digital.
RA0
I Analgico Entrada analgica 0.
AN0
3 20 20
RA1/AN1
I/O TTL E/S digital.
RA1
I Analgico Entrada analgica 1.
AN1
4 21 21
RA2/AN2/Vref-/CVref
RA2
I/O TTL E/S digital.
AN2
I Analgico Entrada analgica 2.
Vref-
I Analgico Entrada del voltaje (bajo) de referencia A/D.
CVref
O Analgico Salida del voltaje de referencia para el comparador.
RA3/AN3/Vref+
5 22 22
RA3
I/O TTL E/S digital.
AN3
I Analgico Entrada analgica 3.
Vref+
I Analgico Entrada del voltaje (alto) de referencia A/D.
RA4/T0CKI/C1OUT/RC
6 23 23
V
RA4
I/O ST E/S digital.
T0CKI
I ST Entrada externa de reloj para el Timer0.
C1OUT
O - Salida del comparador 1.
RCV
I TTL Entrada externa del transceptor USB
 Distribucin de terminales (Puerto A).
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal terminal Buffer
PDIP QFN TQFP

PORTA es un puerto E/S bidireccional.

RA5/AN4//HLVDIN/ 7 24 24
C2OUT
RA5 I/O TTL E/S digital.
AN4 I Analgico Entrada analgica 4.
I TTL Entrada de seleccin de modo esclavo SPI.
HLVDIN I Analgico Entrada de deteccin de voltaje ALTO/BAJO.
C2OUT O - Salida del comparador 2.

RA6 Ver la terminal OSC2/CLKO/RA6.

 Distribucin
Nombre de la Numero de de
terminal terminales
Tipo de Tipo de
(Puerto B).
Descripcin
terminal terminal Buffer
PDIP QFN TQFP
PORTB es un puerto E/S bidireccional, puede se programado para implementar
resistencias internas pull-up en todas sus terminales.

33 9 8
RB0/INT0/FLT0/AN12
/SDI/SDA
I/O TTL E/S digital.
RB0
I Analgico Interrupcin externa 0.
INT0
I ST Entrada de fallo en PWM del modulo ECCP1
FLT0
I ST Entrada analgica 12.
AN12
I ST Entrada de datos del modulo SPI.
SDI
I/O ST E/S de datos del IC.
SDA
34 10 9
RB1/INT1/AN10/SCK/
SCL
I/O TTL E/S digital.
RB1
I Analgico Interrupcin externa 1.
INT1
I ST Entrada analgica 10.
AN10
I/O ST Seal de reloj serial sncrona E/S para el modo SPI.
SCK
I/O ST Seal de reloj serial sncrona E/S para el modo IC.
SCL
35 11 10
RB2/INT2/AN8/VMO
RB2
I/O TTL E/S digital.
INT2
I Analgico Interrupcin externa 2.
AN8
I ST Entrada analgica 8.
VMO
O - Salida del transceptor externo USB.
 Distribucin
Nombre de la Numero de de
terminal terminales
Tipo de Tipo de
(Puerto B).
Descripcin
terminal terminal Buffer
PDIP QFN TQFP

RB3/AN9/CCP2/VPO 36 12 11 E/S digital.

RB3 I/O TTL Entrada analgica 9.
AN9 I Analgico Entrada de captura 2/Salida de comparador 2/Salida PWM 2. *Salida por defecto
CCP2 I/O ST cuando se activa el bit de configuracin CCP2MX.

VPO O - Salida VPO al transceptor USB externo.

RB4/KBI0/AN11/CSS 37 14 14
PP
RB4 I/O TTL E/S digital.
KBI0 I TTL Terminal de interrupcin al cambio.
AN11 I Analgico Entrada analgica 11.
CSSPP O - Salida SSP de control de seleccin de chip.

RB5/KBI1/PGM 38 15 15
RB5 I/O TTL E/S digital.
KBI1 I TTL Terminal de interrupcin al cambio.
PGM I ST Terminal de habilitacin para Programacin ICSP a bajo voltaje.

RB6/KBI2/PGC 39 16 16
RB6 I/O TTL E/S digital.
KBI2 I TTL Terminal de interrupcin al cambio.
PGC I ST Terminal de seal de reloj para Programacin ICSP e ICD.
 Distribucin de terminales (Puerto B).
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal terminal Buffer
PDIP QFN TQFP

PORTB es un puerto E/S bidireccional, puede se programado para implementar

resistencias internas pull-up en todas sus terminales.
RB7/KBI3/PGM 40 17 17
RB7 I/O TTL E/S digital.
KBI3 I TTL Terminal de interrupcin al cambio.
PGM I/O ST Terminal de datos para Programacin ICSP e ICD.
 Distribucin de terminales (Puerto C).
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal terminal Buffer
PDIP QFN TQFP

PORTC es un puerto E/S bidireccional.

RC0/T1OSO/T13CKI 15 34 32
RC0 I/O ST E/S digital.
T1OSO O - Salida del oscilador del Timer1.
T13CKI I ST Entrada de reloj externa para el Timer1/TImer3.

RC1/T1OSI/CCP2/UOE 16 35 35
RC1 I/O ST E/S digital.
T1OSI I CMOS Entrada del oscilador del Timer1.
CCP2 I/O ST Entrada de captura 2/Salida de comparador 2/Salida PWM 2. *Salida alternativa
cuando es borrado el bit de configuracin CCP2MX.
UOE O - Salida OE del transceptor externo USB.

RC2/CCP1/P1A 17 36 36
RC2 I/O ST E/S digital.
CCP1 I/O ST Entrada de captura 1/Salida de comparador 1/Salida PWM 1.
P1A O - Salida del ECCP1.
 Distribucin de terminales (Puerto C).
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal terminal Buffer
PDIP QFN TQFP

PORTC es un puerto E/S bidireccional.

RC4/D-/VM 23 42 42
E/S digital.
RC4 I TTL
(E/S) lnea diferencial negativa del USB
D- I/O -
Entrada VM del transceptor USB externo.
VM I TTL

RC5/D+/VP 24 43 43
E/S digital.
RC5 I ST
(E/S) lnea diferencial positiva del USB
D+ I/O -
Entrada VP del transceptor USB externo.
VP I ST

RC6/TX/CK 25 44 44
E/S digital.
RC6 I/O ST
Transmisin de EUSART asncrona.
TX O -
Reloj de EUSART sncrona.
CK I/O ST

RC7/RX/DT/SDO 26 1 1
E/S digital.
RC7 I/O ST
Recepcin de EUSART asncrona.
RX I ST
Datos de EUSART sncrona.
DT I/O
Salida de datos de SPI.
SDO O
 Distribucin de terminales (Puerto D).
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal terminal Buffer
PDIP QFN TQFP

PORTC es un puerto E/S bidireccional.

RD0/SPP0 19 38 38
RD0 I/O ST E/S digital.
SPP0 I/O TTL Datos del puerto paralelo esclavo.

RD1/SPP1 20 39 39
RD1 I/O ST E/S digital.
SPP1 I/O TTL Datos del puerto paralelo esclavo.

RD2/SPP2 21 40 40
RD2 I/O ST E/S digital.
SPP2 I/O TTL Datos del puerto paralelo esclavo.

RD3/SPP3 22 41 41
RD3 I/O ST E/S digital.
SPP3 I/O TTL Datos del puerto paralelo esclavo.
 Distribucin de terminales (Puerto D).
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal terminal Buffer
PDIP QFN TQFP

PORTC es un puerto E/S bidireccional.

RD4/SPP4 27 2 2
RD4 I/O ST E/S digital.
SPP4 I/O TTL Datos del puerto paralelo esclavo.

RD5/SPP5/P1B 28 3 3
RC5 I/O ST E/S digital.
SPP5 I/O TTL Datos del puerto paralelo esclavo.
P1B O - Salida del ECCP 1.

RD6/PSP6/P1C 29 4 4
RC6 I/O ST E/S digital.
SPP6 I/O TTL Datos del puerto paralelo esclavo.
P1C O - Salida del ECCP 1.

RD7/SPP7/P1D 30 5 5
RC7 I/O ST E/S digital.
SPP7 I/O TTL Datos del puerto paralelo esclavo.
P1D O - Salida del ECCP 1.
 Distribucin de terminales (Puerto E).
Nombre de la Numero de terminal Tipo de Tipo de
Descripcin
terminal PDIP QFN TQFP terminal Buffer
PORTE es un puerto E/S bidireccional.
RE0/CK1SSP/AN5 8 25 25
RE0 I/O ST E/S digital.
CK1SSP O - Salida de seal de reloj 1 del SSP
AN5 I Analgico Entrada analgica 5.

RE1/CK2SSP/AN6 9 26 26
RE1 I/O ST E/S digital.
CK2SSP O - Salida de seal de reloj 2 del SSP
AN6 I Analgico Entrada analgica 5.

RE2/OESSP/AN7 10 27 27
RE2 I/O ST E/S digital.
OESSP O - Salida de habilitacin para salida del SSP
AN7 I Analgico Entrada analgica 5.

RE3 Ver terminal /VPP/RE3

 Distribucin de terminales.
Numero de terminal Tipo
Nombre de la Tipo de
de Descripcin
terminal terminal
PDIP QFN TQFP Buffer

6, 30,
VSS 12, 31 6, 29 P Referencia a tierra para la lgica y las terminales de E/S.
31

7, 8, Suministro positivo para la lgica y las terminales de E/S.

VDD 11, 32 7, 28 P
28, 29

12, 13,
NC - 13 - No conectado.
33, 34
Osciladores.
El PIC 18F4550 dispone de doce opciones para el oscilador principal:
XT (Cristal/resonador).
HS (Cristal/resonador de alta velocidad).
HSPLL (Cristal/resonador de alta velocidad con PLL activado).
INTHS (Oscilador interno como fuente de seal de reloj para el MCU, oscilador HS usado
como fuente de reloj para el modulo USB).
INTIO (Oscilador interno como fuente de seal de reloj para el MCU, oscilador EC usado
como fuente de reloj para el modulo USB y E/S en RA6).
INTCKO (Oscilador interno como fuente de seal de reloj para el MCU, oscilador EC usado
como fuente de reloj para el modulo USB y salida Fosc/4 en RA6)
EC (Reloj externo con salida Fosc/4 en RA6).
ECIO (Reloj externo con E/S en RA6).
ECPLL (Reloj externo con PLL habilitado y salida Fosc/4 en RA6).
ECPIO (Reloj externo con PLL habilitado y E/S en RA6).
Osciladores.
Debido a las diversas opciones en cuanto al oscilador el PIC 18F4550 puede trabajar
a distintas frecuencias.
Ya que cuenta con un modulo para comunicacin USB el 18F4550 requiere de un
fuente de reloj especifica (6 o 48 MHz).
Al trabajar con altas frecuencias en el oscilador principal se tiene el siguiente
comportamiento:
Se reduce la duracin de los ciclos maquina con ellos el tiempo de ejecucin de las
instrucciones.
Aumenta el consumo de energa.

El tipo de oscilador se selecciona mediante los bits de configuracin del PIC.

La opcin LP se utiliza para aplicaciones de muy baja potencia (32kHz).
La opcin XT se utiliza para aplicaciones de frecuencia media (1MHz a 4MHz).
La opcin HS se utiliza para aplicaciones de alta frecuencia (4MHz a 25MHz).
La opcin HSPLL se utiliza para aplicaciones de alta frecuencia (hasta 40MHz).
La opcin INT hace uso del oscilador interno con una frecuencia de hasta 8 MHz.
La ultimas opciones es utilizar una seal de reloj externa (EC).
Cristal de cuarzo y Resonadores
cermicos.
En modo de oscilador XT, HS, XTPLL y HSPLL un cristal o un resonador es
conectado a las terminales OSC1 y OSC2 para establecer la oscilacin.
Cristal de cuarzo y Resonadores
cermicos.
Cuando se usa un oscilador de arriba de los 3.5 MHz es mejor configurar el PIC
en modo HS.
Cristal de cuarzo y Resonadores
cermicos.
Capacitancias mas grandes mejoran la estabilidad del oscilador pero tambin
aumentan el tiempo de inicio.
Cuando se trabaja a menos de 3V VDD o cuando se usa cierto resonador
cermico a cualquier voltaje, es necesario usar el modo HS o cambiar a un
cristal de cuarzo.
Debido a que cada Cristal/Resonador tienen sus caractersticas propias, el
usuario debe consultar sus especificaciones en la hoja de datos del fabricante.
Las resistencias son requeridas para evitar la saturacin de un cristal con
especificaciones de bajo nivel.
Siempre comprobar el desempeo del oscilador con respecto a los rangos de
VDD y temperatura que se esperan para la aplicacin.
Entrada de seal de reloj externa.
Los modos de oscilador EC, ECIO, ECPLL y ECPIO requieren una fuente externa de
reloj conectada a la terminal OSC1.
No existe un tiempo de espera de inicio del oscilador despus:
El encendido.
RESET
Despus de salir del modo de bajo consumo (Sleep).

Modo de oscilador EC y ECPLL.

La frecuencia del oscilador es divida entre 4 y esta disponible en la terminal OSC2.
Esta seal puede ser usada para pruebas o para sincronizar otros circuitos lgicos.
Entrada de seal de reloj externa.
Modo de oscilador ECIO y ECPIO.
El microcontrolador funciona de forma similar al modo EC.
La terminal OSC2 se convierte una terminar E/S digital de propsito general.
La terminal de E/S se convierte en el bit 6 del puerto A (RA6).

Los post-escaladores internos disponibles en los modos XT y HS tambin estn

disponibles en los modos EC y ECIO
PLL multiplicador de frecuencia.
Un circuito PLL (Phase-Locked Loop) es una opcin provista para:
Aplicaciones con comunicacin USB y osciladores de baja frecuencia.
Los usuarios que desean una frecuencia baja en el circuito de oscilador.
Aumentar el reloj del dispositivo a mayores frecuencias partiendo de un cristal
oscilador.
Esta funcin es til para aquellos usuarios que estn preocupados por la
interferencia electromagntica (EMI por sus siglas en ingles) debido al uso de
cristales de alta frecuencia.
Usuarios que requieren altas velocidades de reloj utilizando el oscilador interno del
microcontrolador.

El PLL esta habilitado en las opciones HSPLL, XTPLL, ECPLL y ECPIO.

Esta diseado para producir una seal con una frecuencia de 96 MHz
partiendo de una seal de 4 MHz.
PLL multiplicador de frecuencia.
Bloque del Oscilador Interno.
PIC 18F4550 incluye un bloque de oscilador interno que genera dos diferentes
seales de reloj.
Puede ser usado como fuente de seal de reloj para el funcionamiento del
microcontrolador.
El oscilador interno permite eliminar el circuito del oscilador externo
conectado en las terminales OSC1 y OSC2.
La seal principal del Oscilador Interno es una fuente de reloj de 8 MHz.
Esta puede ser utilizada directamente para operar la seal de reloj del dispositivo.
Tambin puede ser manejada por un POSTSCALER el cual puede proporcionar un
rango de frecuencias de reloj desde 31KHz hasta 4 MHz.

La salida del INTOSC se activa cuando se selecciona una frecuencia de

125KHz hasta 8 MHz.
Bloque del Oscilador Interno.
La otra seal de reloj con la que cuenta es un oscilador RC interno.
Provee una salida nominal de 31KHz.

El oscilador RC interno (INTRC) es activado si se selecciona como el

dispositivo fuente de seal de reloj.
Se activa automticamente cuando cualquiera de los siguientes casos son
activados:
Power-up timer.
Fail-Safe Clock Monitor.
Watchdog Timer.
Two-Speed Start-up.

La frecuencia de la fuente de seal de reloj es seleccionada configurando los

bits IRCF del registro OSCCON.
Bloque del Oscilador Interno (Modos).
Usar el oscilador interno elimina la necesidad de conectar un oscilador
externo a las terminales del microcontrolador, por lo tanto estas terminales
pueden ser usadas como E/S de propsito general.
Cuatro configuraciones distintas estn disponibles:
Modo INTHS
La fuente de seal del reloj para el USB es provista por el oscilador en modo HS.
Modo INTXT
La fuente de seal del reloj para el USB es provista por el oscilador en modo XT.
Modo INTCKO
La fuente de seal del reloj para el USB es provista por una seal externa en la terminal
OSC1/CLKI; la terminal OSC2/CLKO da una salida de Fosc/4.
Modo INTIO
La fuente de seal del reloj para el USB es provista por una seal externa en la terminal
OSC1/CLKI; la terminal OSC2/CLKO es una E/S digital (RA6).
 El RESET y sus posibles fuentes.
Es una accin con la cual se inicia el trabajo del microprocesador y microcontrolador.
Esta accin se ejecuta cuando se aplica una seal (denominada de Reset) a una
terminal, designado tambin como Reset.
El efecto practico es poner el PC (Contador de programa) a cero.
Haciendo as que el microcontrolador comiencen a ejecutar las instrucciones que estn a
partir de esas posicin de memoria.
El PIC 18F4550 diferencia entre varias clases de RESET:
Power-on RESET (POR)
Reset durante funcionamiento normal.
Reset durante modo de manejo de energa.
Watchdog Timer (WDT) Reset (durante ejecucin).
Reset programable por Brown Out (BOR).
Instruccin de RESET.
Reset por Stack (pila) lleno.
Reset por Underflow de Stack (pila).
 Master Clear ().
La termina provee un mtodo para disparar un
Reset externo en el dispositivo.
Un Reset es generado al detectar un nivel bajo en la
terminal.
Este dispositivo tiene un filtro de ruido que detecta e
ignora los pequeos pulsos.

La terminal no es puesta en nivel por ninguna

de las fuentes de Reset internas, incluyendo el WDT.
En el PIC 18F4550 se puede desactivar la terminal
de , modificando el bit de configuracin
MCLRE.
Cuando el esta deshabilitado, esta terminal se
vuelve una terminal de entrada digital.
 Power-On Reset (POR).
Un pulso de Power-On Reset (Reset al encender) es generado en el chip cuando
VDD aumenta sobre cierto umbral.
El POR permite que el dispositivo comience su funcionamiento cuando el VDD esta
en un nivel adecuado.
Cuando el dispositivo comienza su funcionamiento normal, los parmetros (voltaje,
frecuencia, temperatura, etc.) de operacin deben ser cumplidos para asegurar su
correcto funcionamiento.
Si estas condiciones no son cumplidas, el dispositivo debe ser mantenido en Reset hasta
que las condiciones de operacin se cumplan.

Los eventos del POR son capturados en el bit (RCON <1>).

El estado de este bit es puesto a cero cuando sea que ocurra un POR.
 Brown-Out Reset (BOR).
El PIC18F4550 implementa un circuito de BOR que provee al usuario con un
numero de configuraciones y opciones de ahorro de energa.
El BOR es controlador por los bits de configuracin BORV1:BORV0 y el
BOREN1:BOREN0.
Hay un total de cuatro configuraciones para el BOR.
El umbral del BOR es establecido por los bits BORV1:BORV0.

Si el BOR esta habilitado (BOREN1:BOREN0) cualquier cada de VDD por debajo de

VBOR (Voltage of Brown-out Reset) mayor a TBOR (Time of Brown-out Reset)
provocara un Reset en el dispositivo.
Un Reset puede ocurrir o no si VDD cae por debajo de VBOR en un tiempo menor al
TBOR.

El chip permanecer en BOR hasta que el VDD aumente y sea mayor que el VBOR.
 Brown-Out Reset (BOR).
El BOR y el Power-on Timer (PWRT) son configurados independientemente si se
habilita el BOR, no se habilita automticamente el PWRT.
Los eventos del BOR son capturados en el bit (RCON <0>).
El estado de este bit es puesto a cero cuando sea que ocurra un BOR.
 Timers de Reset del dispositivo.
El PIC18F4550 incorpora tres temporizadores dentro del mismo chip que ayudan a
regular el proceso de Power-on Reset (Reset al encendider).
Su funcin principal es la de garantizar la estabilidad de la seal de reloj antes de
ejecutar el cdigo de programa.
Estos timers son:
Power-up Timer (PWRT).
Oscillator Start-up Timer (OST).
PLL Lock Time-Out.

Power-up Timer (PWRT).

Es un contador de 11 bits que usa como fuente de seal de reloj el INTRC.
Alcanza intervalos de tiempo de 2048 32 = 65.6 .
Mientras el PWRT esta contando, el microcontrolador es mantenido en Reset.
 Timers de Reset del dispositivo.
Power-up Timer (PWRT).
El retardo generado por el PWRT depende directamente de la seal de reloj del INTRC, y
varia de un dispositivo a otro debido a la temperatura y variaciones en el proceso.
El PWRT se activa poniendo a cero el bit de configuracin .

Oscillator Start-up Timer (OST).

El timer de inicio del oscilador (OST) provee un retardo de 1024 ciclos de oscilador
(Proveniente del la entrada OSC1) despus de que el retardo del PWRT termina.
Esto asegura que el cristal oscilador o el resonador han iniciado y se han estabilizado.
El retardo de OST solo es utilizado en la siguientes condiciones:
Cuando el oscilador tiene una configuracin LP, XT, HS y HSPLL.
Cuando se activo el reset al encender (POR) o se sale de un modo de bajo consumo.
 Timers de Reset del dispositivo.
PLL Lock Time-Out.
Con el modo PLL activado, la secuencia de espera que sigue al POR (Reset al encendido)
es un poco distinta a la de otros modos de oscilador.
Un timer adicional es utilizado para proporcionar un tiempo de espera fijo que es
suficiente para que el PLL enganche la frecuencia del oscilador principal.
Este tiempo de enganche del PLL Lock Time-Out es normalmente de 2 ms y ocurre
despus del Oscillator Start-up Timer (OST).
 Modos de manejo de energa.
El PIC 18F4550 ofrece un total de 7 modos de operacin para un manejo mas eficiente de
energa.

Los modos de operaciones ofrecen una variedad de opciones para el ahorro de energa en
donde los recursos son limitados (Dispositivos alimentados por bateras).

Los siete modos de funcionamiento se puede englobar en tres categoras.

Modos de funcionamiento normal (RUN).

Modos de espera (IDLE).

Modos de bajo consumo (SLEEP).

Estas categoras define la porcin del microcontrolador que esta trabajando con una seal
de reloj y a veces la velocidad del dispositivo.
 Modos de manejo de energa.
Los modos normales y de espera pueden usar uno de las tres fuentes de seal de reloj
disponibles (Oscilador primario, secundario o bloque interno).

El modo de bajo consumo no usa ninguna fuente de reloj.

Los modos de manejo de energa en los PIC 18 ofrecen varias funciones ya existentes en
otras familias de microcontroladores PIC:
El intercambio de la fuente de reloj, que le permite al microcontrolador usar el oscilador del Timer1 en
lugar del oscilador principal.

El modo de bajo consumo (SLEEP).

 Seleccionando modos de manejo de
energa.
La seleccin de un modo de manejo de energa requiere de dos decisiones:
Si la CPU va o no a tener seal de reloj.

Cual ser la fuente de reloj para la CPU.

Las fuentes de reloj pueden ser una de las siguientes tres:

El reloj principal (Como se defini en los bis de configuracin FOSC3:FOSC0).

El reloj secundario (Oscilador del Timer 1).

El bloque de oscilador interno (Modos RC).

Seleccionando modos de manejo de
energa.