CIRCUITOS DIGITALES

Conceptos preliminares
Familias lgicas
Topologas
Compuertas
p
Flip Flops
Osciladores
Memorias

Introduccin a la Electrnica
 Conceptos
p p
preliminares
Mximo nivel de tensin de entrada para un nivel lgico bajo VIL: es el
mximo nivel de tensin en la entrada que es interpretado como un nivel
lgico bajo.
Mnimo nivel de tensin de entrada para un nivel lgico alto VIH: es el
mnimo nivel de tensin en la entrada que es interpretado como un nivel
lgico alto.
Mximo nivel de tensin de salida para un nivel lgico bajo VOL: es el
mximo nivel de tensin a la salida que la compuerta produce como nivel
lgico bajo.
Mnimo nivel de tensin de salida para un nivel lgico alto VOH: es el
mnimo nivel de tensin de salida que es interpretado como un nivel lgico
alto.
Introduccin a la Electrnica
 Conceptos
p p
preliminares
Margen de ruido: indica la inmunidad de un sistema lgico de soportar la
presencia de ruidos elctricos sin cambiar de estado.

Introduccin a la Electrnica
 Conceptos
p p
preliminares
Retardo de Propagacin
La p
performance de una lgica
g se
define por el tiempo de
propagacin de un inversor
bsico.

Cuanto menor es tP, mayor es la

frecuencia a la cual puede operar
g
el circuito digital

Introduccin a la Electrnica
 Conceptos
p p
preliminares
Cargabilidad
Fan-In:
F I consumo relativo l i ded la
l entrada
d de
d un circuito
i i lgico,
l i referido
f id a una
celda unidad. Va en funcin de cmo se distribuye internamente la seal de
entrada.
Fan-Out:
F O capacidad id d de
d manejo
j que tiene
i una salida
lid de
d un circuito
i i lgico,
l i
referido a una celda unidad.

Introduccin a la Electrnica
 Conceptos
p p
preliminares
Disipacin de Potencia
Disipacin
Di i i E Esttica
i
Ocurre cuando la lgica se encuentra en un estado estable, sin cambios en los
niveles lgicos.
Disipacin
Di i i Di Dinmica
i
Ocurre cuando la lgica conmuta sus niveles lgicos. Esto provoca demandas de
corriente adicional para realizar el cambio de estado lgico.
En todo cambio de estado lgico se encuentra
enc entra involucrada
invol crada la carga y/o descarga de
capacidades del circuito, ya sean propias de los componentes o parsitas.

Introduccin a la Electrnica
 Familias lgicas
g
CMOS (Complementary Metal Oxide Silicon)
Mayormente utilizada hoy en da. Procesos actuales: 32nm (Core-i5, 3.73Ghz, 2.6Ghz FSB)
TTL (Transistor Transistor Logic)
TTL clsica
L (Low)
LS ((Low Schottky)
y)
S (Schottky)
F (Fast)
HC (High CMOS)
HCT (Hight CMOS TTL)
ACT (Advanced CMOS TTL)
ECL (Emitter Coupled Logic) Muy alta velocidad
DTL (Diode Transistor Logic) RTL (Resistor Transistor Logic) Obsoletas
Introduccin a la Electrnica
 Inversor CMOS
Cada transistor se lo puede modelar como
una llave con una resistencia de canal:

Con vi = 0 vo = VDD a travs de la

resistencia de QP.
Con vi = VDD vo = 0 a travs de la
resistencia de QN.

Introduccin a la Electrnica
 Curva de transferencia
Los transistores QP y QN tienen las dimensiones
tales que el umbral de conmutacin se ubica en
VDD/2.

Introduccin a la Electrnica
 Curva de transferencia
Para lograr simetra en la curva de
transferencia, debido a la diferencia en la
movilidad de los portadores n y p, es
necesario disear los transistores p con un
ancho
h (W) mayor que los l del
d l tipo
i n.
El largo del canal (L) habitualmente es fijo
y est dado por el tamao mnimo que
soporta ell proceso.

Introduccin a la Electrnica
 Puntos de Trabajo
j

E
En ffuncin
i dde lla tensin
i dde
salida del inversor, la
ubicacin del punto de
trabajo de ambos transistores
(P y N) vendr dado por las
grficas del dibujo.

Introduccin a la Electrnica
 Puntos de Trabajo
j

V
V. NMOS en corte y PMOS en triodo
IV. NMOS en saturacin y PMOS en
triodo
III.
III NMOS en saturacin
t i y PMOS en
saturacin
II. NMOS en triodo y PMOS en
saturacin
t i
I. NMOS en triodo y PMOS en corte

Introduccin a la Electrnica
 Operacin
p Dinmica
Todas las capacidades internas de los transistores forman parte en el proceso
de conmutacin de niveles en el inversor.
inversor

Introduccin a la Electrnica
Operacin
p Dinmica

Introduccin a la Electrnica
 Compuertas
p CMOS

Estructura
E b
bsica
i dde una compuerta
Red de Pull-up que fija el nivel alto.
Transistores PMOS
Red de Pull-down
P ll do n que
q e fija el nivel bajo.
bajo
Transistores NMOS
En base a la funcin lgica a implementar,
cada red tendr una topologa
determinada.

Introduccin a la Electrnica
 Compuertas
p CMOS
Ejemplos de redes Pull-down

Introduccin a la Electrnica
 Compuertas
p CMOS
Ejemplos de redes Pull-up

Introduccin a la Electrnica
Ejemplos
j p compuertas
p CMOS

Introduccin a la Electrnica
 Circuitos secuenciales
Son aquellos, en los cuales el estado lgico de las salidas depende no
solamente del valor de las entradas, sino tambin del historial.
Evolucionan de manera asincrnica o sincrnica con una seal de reloj.
La manera de dotar a estos circuitos con memoria es a travs de una
realimentacin positiva, de manera de lograr un circuito biestable capaz de
almacenar 2 estados lgicos posibles.
Ejemplos
j p
Flip flops
Contadores
Memorias SRAM

Introduccin a la Electrnica
 Flip
p Flop
p CMOS
Flip Flop RS

Introduccin a la Electrnica
 Flip
p Flop
p CMOS
Flip Flop D (latch)

Introduccin a la Electrnica
 Ring
g Oscillator

Nmero impar de inversiones

Se lo suele emplear como
parmetro de medicin de la
velocidad de una familia lgica.
Tiempo de propagacin total:

Introduccin a la Electrnica
 Memorias
RAM (Random Access Memory)
Lectura/escritura
Esttica
Dinmica
Alta integracin
g
ROM (Read Only Memory)
Solamente lectura
Eproms
Eeproms
Flash

Introduccin a la Electrnica
Memorias

Introduccin a la Electrnica
 SRAM
Las capacidades de las
lneas B y /B se
precargan a VDD/2./
En funcin del valor
almacenado, los
transistores Q5 y Q6
fijarn los niveles
lgicos de B y /B.
La tensin diferencial
entre B y /B
determina el valor del
Bit (> o <0,2V)

Introduccin a la Electrnica
 Memorias
Lectura de un 1 en una SRAM

Introduccin a la Electrnica
 Memorias
Escritura de un 0 en una SRAM

B se coloca en 0 y /B
/ en 1

Introduccin a la Electrnica
 Memorias
Memoria Dinmica
Se refresca cada 5-10mSeg
La lectura es un proceso
destructivo. Se precarga a
VDD/2 el bus.
CS CB/50
V 30mV

Introduccin a la Electrnica
 Memorias
Estructura Interna
El Sense Amplifier
p es un circuito
realimentado que al activarse amplifica
la pequea tensin presente en el bus y
la lleva a los valores lgicos adecuados.
En una DRAM se aprovecha la lectura
para hacer un ciclo de refresco.
El bloque
q de precarga
p g lleva el bus a
VDD/2 antes de una lectura.

Introduccin a la Electrnica
Decodificadores

Introduccin a la Electrnica
Memorias Eprom
p

Introduccin a la Electrnica
 Contadores

Circuito secuencial
Avanzan con una seal de reloj
Cuentan en Binario o Decimal
Implementados con Flip-Flops
Suelen tener posibilidad de Reset o Carga
Asincrnicos
Sincrnicos

Introduccin a la Electrnica
Contadores Asincrnicos

Introduccin a la Electrnica
 Contadores Asincrnicos

El principal problema que

tienen los contadores
asincrnicos es el retardo de
propagacin que se suma en
cada etapa. Esto limita la
mxima frecuencia de
operacin.

Introduccin a la Electrnica
 Contadores Sincrnicos

Todos los Flip-Flops

evolucionan con la
misma seal de reloj.
Una lgica
combinacional decide
si la prxima etapa
debe cambiar de
estado o no.

Contador decimal 0 a 9

Introduccin a la Electrnica
 Llaves Analgicas
g

Formadas por 2 MOS en

paralelo; un P y un N.
La resistencia equivalente
entre Entrada y Salida es el
paralelo de ambas
resistencias de canal.
Permiten transmitir seales
analgicas.
Se las usa como llaves
selectoras o multiplexores

Introduccin a la Electrnica
 Lgica
g TTL
Basada en transistores BJT
Buena velocidad
Gran consumo
Area importante
Buena capacidad de corriente
El consumo de entrada es
diferente para un 0
0 que para
un 1.
VCC = 5V

Introduccin a la Electrnica
 Lgica
g TTL
Entrada en 1.

Introduccin a la Electrnica
 Lgica
g TTL
Entrada en 0

Introduccin a la Electrnica
 Lgica
g TTL
Caractersticas de transferencia

Introduccin a la Electrnica
 Lgica
g TTL
Niveles lgicos y corrientes

Introduccin a la Electrnica
 Lgica
g TTL
TTL NAND 2 entradas

Introduccin a la Electrnica
BJT en conmutacin

Introduccin a la Electrnica
 Schottkyy TTL (S)
( )
Previene la saturacin de los BJT
colocando diodos Schottky en las
junturas BC. De esta forma mejora
la performance en velocidad de
operacin.
El diodo de salida se reemplaza por
una configuracin Darlington.
La resistencia de 1K se reemplaza
por un Pull-Down activo.
Aumenta el consumo

Introduccin a la Electrnica
 Low Power Schottkyy TTL ((LS))

Similar a la S, salvo que se reduce

la velocidad y la disipacin de
potencia.

Introduccin a la Electrnica
Familias TTL

Introduccin a la Electrnica
 Lgica
g de 3 estado
Se agrega un estado de alta
impedancia en el cual la
compuerta no entrega
ningn valor lgico.
Se utiliza en canales (buses)
donde confluyen diversas
compuertas capaces de
establecer el valor lgico; por
ejemplo bus de datos de un
microprocesador.

Introduccin a la Electrnica
Lgica
g de 3 estado

Introduccin a la Electrnica