You are on page 1of 9

MODULACIN DE PULSOS CODIFICADOS (PCM)

En la Modulacin por Impulsos Codificados (PCM) no existe la variacin contnua de


algn parmetro de la seal portadora en funcin de la seal moduladora, como en los
casos de modulacin vistos anteriormente (FM, AM, FSK, etc).
Este mtodo consiste en la relacin de la seal moduladora y grupos de impulsos de
igual amplitud, duracin y posicin en el tiempo; y a esta relacin se denomina
Cuantificacin y Codificacin.

La influencia del, ruido en este caso es muy pequea, apareciendo un error por
cuantificacin, que ser menor cuantos ms niveles de cuantificacin posea el mtodo.
En la figura 1 se muestra la modulacin de una seal analgica por medio de impulsos
codificados.

Figura 1

PCM es un sistema binario; un pulso o ausencia de pulsos, dentro de una ranura de


tiempo prescrita representa ya sea una condicin de lgica 1 o de lgica 0.

La figura 2 muestra un diagrama de bloques simplificado de un solo canal, sistema


PCM sencillo (de un solo sentido). El filtro de pasa-bandas limita a la seal analgica
de entrada a la proporcin de la frecuencia de la banda de voz estndar, de 300 a 3000
Hz. El circuito de muestreo y retencin peridicamente prueba la entrada de in-
formacin analgica y convierte esas muestras en una seal PAM de multinivel. El
convertidor analgico a digital (ADC) convierte las muestras PAM a un flujo de datos
binarios seriales para transmisin. El medio de transmisin es un cable metlico o fibra
ptica.
En el lado de recepcin, el convertidor digital a analgico (DAC) convierte el flujo de
datos binarios seriales a una seal PAM de multinivel. El circuito de retencin y el filtro
pasa-bajas convierten a la serial PAM nuevamente en su forma analgica original. Un
circuito integrado que realiza la codificacin y decodificacin de PCM, se llama un
codec (codificador / decodificador).

Figura 2: Diagrama a bloques de un sistema PCM simplificado.

Se muestra la modulacin de una seal S(t), por cdigo de pulsos.

Nuestra seal de entrada es la siguiente:

-1/1V

V1
1kHz 2.5V
+

-750m/750mV

2.5kHz

Grfica de la seal de entrada:


4.000 V
A: r1_1

3.000 V

2.000 V

1.000 V

0.000 V
0.000ms 0.200ms 0.400ms 0.600ms 0.800ms 1.000ms
Nuestro primer paso para poder transmitir nuestra seal es muestrearla, por el teorema
del muestreo, con la finalidad de digitalizarla, ya que esto nos conlleva a que nuestra
seal sea inmune al ruido analgico.
Utilizando el circuito de la Figura 3, empezaremos a muestrear nuestra seal con una:

fs > = 2 fa

fs: Mnima razn de muestreo de Nyquist (Hertz)


fa: Frecuencia ms alta de la seal que debe muestrear (3ertz)

Para el ejemplo se usar una seal muestreadora con una fs = 25kHz, con:
Ts=0.04 ms

5.000 V
A: v4_1

4.000 V

3.000 V

2.000 V

1.000 V

0.000 V
0.000us 25.00us 50.00us 75.00us 100.0us

Pulso Circuito Muestreador y


0/5V de Retencin

25kHz

10 10
S. Entrada
U1
IDEAL U3
1k IDEAL
1k
Q1 S. Muestreada
NJFET
1nF

Figura 3: Circuito a utilizar para el muestreo de la seal.

Bien, una breve descripcin del circuito, consiste : Nuestra seal ingresa al seguidor de
voltaje denominado como V1(Op Amp) esto con el fin de aislar la entrada de nuestra
seal con la salida del seguidor de voltaje, a continuacin el FET esta activado solo en
el momento en que la onda de muestreo que en este caso es V2 (pulsador), emite
pulsos, es decir en estado 1 (on), esta activacin permite el paso de nuestra seal al
capacitor el cual se carga tan rpidamente segn sea el ancho de pulso del pulsador,
as de esta manera y dependiendo de el tiempo de descarga del capacitor nuestra
seal muestreada quedar de la siguiente manera:
4.500 V
A: r4_2

3.500 V

2.500 V

1.500 V

0.500 V
0.000ms 0.200ms 0.400ms 0.600ms 0.800ms 1.000ms

Comparando la Seal muestreada con la Seal Muestreadora:


5.000 V
A: v4_1
B: q1_3
4.000 V

3.000 V

2.000 V

1.000 V

0.000 V
0.000us 200.0us 400.0us 600.0us

Detalle:
5.000 V
A: v4_1
B: q1_3
4.000 V

3.000 V

2.000 V

1.000 V

0.000 V
0.000us 50.00us 100.0us 150.0us

Se observa un Tiempo de Adquisicin o Apertura = 2 S; y un


Tiempo de Conversin o Almacenamiento = 38 S.
Consecuentemente esta seal ser digitalizada con un ADC8000.

5
-12 5V
ADC0800
D4 Vdd
V8 D5 D3
D6 D2
0/5V D7 Vref+
Vref- D1 Entrada Muestreada
SC D0
OE Vin
25kHz Vgg Clk 0/5V
EOC Vss

1MHz
2.5V

Circuito ADC

La seal muestreada es codificada en dgitos binarios, por el convertidor analgico


digital.

La salida de bits, comparndola con la seal muestreada es la que sigue:

0.000ms 0.200ms 0.400ms 0.600ms 0.800ms 1.000ms


A: r4_2 4.500 V

0.500 V
B: u4_13 5.000 V

0.000 V
C: u4_14 5.000 V

0.000 V
D: u4_16 5.000 V

0.000 V
E: u4_17 5.000 V

0.000 V
F: u4_1 5.000 V

0.000 V
G: u4_2 5.000 V

0.000 V
H: u4_3 5.000 V

0.000 V
5.000 V

0.000 V
A continuacin se muestra una tabla con los niveles de voltaje codificados, segn la
salida en los pines D0 D9, del ADC:

NIVEL [VOLT] D0 D1 D2 D3 D4 D5 D6 D7

1 2.75 0 0 0 0 0 0 0 0
2 3.40 1 1 0 1 0 0 0 1
3 3.85 1 0 1 1 0 1 0 1
4 4.05 1 0 1 0 0 0 1 1
5 3.90 0 1 1 1 0 0 1 1
6 3.60 0 0 0 1 0 0 1 1
7 3.25 0 0 0 1 1 1 0 1
8 2.95 1 0 1 0 0 1 0 1
9 2.85 0 1 1 0 1 0 0 1
10 3.00 1 1 0 0 1 0 0 1
11 3.30 0 1 0 1 1 0 0 1
12 3.48 1 1 1 0 0 1 0 1
13 3.49 1 0 0 0 1 1 0 1
14 3.22 0 1 0 0 1 1 0 1
15 2.79 1 0 1 0 0 1 0 1

Una vez que se obtienen los cdigos binarios de la seal muestreada, se procede a
colocarle una etapa de DECODIFICACION, que consiste en un Conversor Analgico a
Digital (DAC de 8 entradas).

U5
DAC8
D7
D6
Bits del D5
D4
Vout
5V
ADC D3 Vref+
D2 Vref-
0V
D1
D0 Salida
Analgica
Circuito DAC
Seguidamente, se le coloca un CIRCUITO DE RETENCION, que no es otra cosa que
un CAPACITOR, como se muestra a continuacin:

U5
DAC8
D7
D6
Bits del D5 Vout
5V
D4 Salida
ADC D3 Vref+
D2 Vref-
0V
Muestreada
D1 C2
D0 1nF
Circuito DAC

Grfica de salida del Circuito de Retencin, osea la Seal Muestreada:

4.500 V
A: c2_2

3.500 V

2.500 V

1.500 V

0.500 V

-0.500 V
0.000ms 0.200ms 0.400ms 0.600ms 0.800ms 1.000ms
Y por ltimo se le adiciona un Filtro Pasabajos, para obtener finalmente la SEAL DE
SALIDA, que es la que aparecer en el RECEPTOR.

C5
.002uF

R5
22k
V13
+15V
U6 Vout
LM301A
R6 R7 + out
10k 10k
Salida C3
50pF
Muestreada C4
.001uF
-15V
V12

Grfica de la SEAL DE SALIDA (Vout), que es la que aparecer en el RECEPTOR.

4.500 V
A: out

3.500 V

2.500 V

1.500 V

0.500 V

-0.500 V
0.000ms 0.200ms 0.400ms 0.600ms 0.800ms 1.000ms

Grfica comparativa de la Seal Salida en el Receptor VS la Seal de Entrada del


Emisor:
4.500 V
B: out
A: r1_1
3.500 V

2.500 V

1.500 V

0.500 V

-0.500 V
0.000ms 0.200ms 0.400ms 0.600ms 0.800ms 1.000ms
Esquema Completo del Circuito:

Pulso Circuito Muestreador y


0/5V de Retencin

-1/1V Seal Entrada 25kHz

1kHz 2.5V 10 10
+

-750m/750mV
U1
IDEAL U3
1k IDEAL
2.5kHz 1k
Q1
NJFET
1nF

5
-12 Circuito ADC 5V
ADC0800
D4 Vdd
D5 D3
D6 D2
0/5V D7 Vref+
Vref- D1 Entrada Muestreada
SC D0
OE Vin
25kHz Vgg Clk 0/5V
EOC Vss

Filtro Pasabajos
1MHz
.002uF
2.5V

22k

+15V
U5
U6
DAC8 LM301A
D7 + out
D6 10k 10k
D5 Vout
D4 5V 50pF
D3 Vref+
D2 Vref- .001uF
D1 Circuito
D0 1nF -15V
de Retencin
Circuito DAC 0V