APLICACIN DE LOGICA COMBINACIONAL Y

SECUENCIAL USANDO DISPOSITIVO LOGICO

PROGRAMABLE

Julio Cesar Rodrguez Bez

Julio.Cesar.Rodriguez@uptc.edu.co
Jos Daniel Chaparro Castiblanco
Jose.Daniel.Chaparro@uptc.edu.co

Jordyn Esneider Arguello Tobar

Jordyn.Argeullo@uptc.edu.co

Resumen: Este informe de laboratorio se realiz con el fin de observar la lgica Combinacional y secuencial
mediante un control de nivel de tanques de agua y un semforo de cruce sencillo. Al realizar estas aplicaciones
nos familiarizamos con la arquitectura, el diseo de sistemas digitales e implementacin en un PLD, de un
dispositivo PLD, tambin recordaremos los principios de diseo de sistemas combinacionales y secuenciales.
Los pasos a seguir para el ptimo funcionamiento de nuestro control de nivel de tanques de agua y semforo
de cruce sencillo, es la realizacin de una tabla de la verdad, la cual nos mostrar las entradas y salidas del
sistema, por medio de la tabla de verdad obtemos las ecuaciones respectivas que al ser simplificadas facilita la
simulacin e implementacin en cualquier programa de simulacion de electronica.

1. DESARROLLO DE LA PRACTICA DE LABORATORIO

1.1 Aplicacin lgica Combinacional

Mediante dos bombas (M1 y M2) se controla el nivel de un depsito. El depsito tiene dos boyas
(B1 y B2). Cuando el nivel est por debajo de la boya el contacto correspondiente est abierto.
Las bombas sacan agua de dos pozos. Si no hay agua en el pozo la bomba no funciona. Para
controlar esto, cada pozo lleva un sensor (N1 y N2). (Fig.1).
El sistema funcin de la siguiente forma:
a. Si el nivel del depsito supera la boya B1, las bombas estn paradas.
b. Si el nivel del depsito esta entre la boya B1 y la boya B2, funciona la bomba M1, si hay
agua suficiente en el pozo 1. Si no hay agua en el pozo 1 pero la hay en el 2, funciona
la bomba M2.
c. Si el nivel del depsito est por debajo de la boya B2, se activa la bomba M2, adems
de la M1.

Determinar las funciones lgicas para M1 y M2.

Simplificar las expresiones.
Implementar el circuito Combinacional en un dispositivo PLD usando mtodo
esquemtico.
El circuito de control debe ser implementado en PCB. No se permite el uso de baquela
universal.
 Fig. 1 Diagrama de bloques de sistema para control de nivel.

1.2 Aplicacin de lgica secuencial.

Disear y sintetizar una mquina de estados FSM tipo MOORE usando Flip Flops tipo J-K, para
un semforo de cruce sencillo como el mostrado en la Fig. 2. Las seales pare y siga deben
durar 3 pulsos de reloj, y la seal de precaucin un pulso de reloj. Se debe mostrar: diagrama
de estados y sntesis del circuito secuencial.

a. El circuito secuencial debe implementarse en dispositivo PLD, usando mtodo de

diseo esquemtico.
b. El circuito secuencial debe ser implementado en PCB. No se permite el uso de baque
universal.
c. Hacer el montaje de un prototipo a escala de cruce vehicular semaforizado para aplicar
el sistema implementado.
d. Para el circuito generador de seal de reloj (clock) se puede usar un IC555.

Fig. 2 Aplicacin de lgica secuencial (Semforo de cruce sencillo).

 2. ANALISIS DE RESULTADOS

2.1 Anlisis aplicacin lgica Combinacional

Para la solucin del problema de lgica combinacional, lo primero que realizamos es el diagrama
de bloques, para identificar entradas y salidas del sistema.

Despues de realizar el diagrama de bloques y haber identificado entradas y salidas del sistema,
nos disponemos a formar la tabla de verdad para asi encontrar las ecuaciones de nuestra salidas.

ENTRADAS
N1 N2
0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
1 0
1 0
1 0
1 0
1 1
1 1
1 1
1 1
Tabla 1 Tabla de verdad control de nivel de tanques de agua.
SALIDAS
B1 B2 M1 M2
0 0 0 0
0 1 0 0
1 0 0 0
1 1 0 0
0 0 0 1
0 1 0 1
1 0 0 0
1 1 0 0
0 0 1 0
0 1 1 0
1 0 0 0
1 1 0 0
0 0 1 1
0 1 1 0
1 0 0 0
1 1 0 0

La tabla de verdad es la represenatcion mas comun del comportamiento de un sistema digital

binario. En la tabla de verdad queda expresado de forma completa y sin ambiguedades lo que
ocurre en la salida del sistema digital en funcion de los valores de las variables de entrada.
(Garcia Zubia, Angulo Martinez , & Angulo Uzategui, 2007).

Obteniendo la tabla de verdad, podemos deducir las ecuaciones la cual utilizaremos para
implementar el sistema en prototipo.
Funciones logicas para M1:
1 = 1212 + 1212 + 1212 + 1212
Funciones lgicas para M2:
2 = 1212 + 1212 + 1212

Simplificando funciones lgicas por el mtodo de mapa de Karnaugh:

Para M1:
N1 N2 B1 B2 00 01 11 10
0 0 0 0 0 0
0 1 0 0 0 0
1 1 1 1 0 0
1 0 1 1 0 0

M1= N1B1

Fig. 3 Circuito Lgico para M1

Para M2:
N1 N2 B1 B2 00 01 11 10
0 0 0 0 0 0
0 1 1 1 0 0
1 1 1 0 0 0
1 0 0 0 0 0

2 = 21 2 + 1 21
 Fig. 4 Circuito lgico para M2

El mapa de Karnaugh es una herramienta grafica que se usa para simplificar una ecuacin lgica,
o para convertir una tabla de verdad a su circuito lgico correspondiente mediante un proceso
simple y ordenado (Tocci & Widmer, 2003).
Para la implementacin del circuito combinacional en un dispositivo PLD usando el mtodo
esquemtico, utilizamos el software ISP LEVER STARTER, que es una herramienta que permite
el desarrollo de aplicaciones basadas en dispositivos lgicos programables PLD.
Creamos un nuevo proyecto en ISP LEVER STARTER, seleccionamos VHDL como tipo de
diseo, luego resaltamos la familia GAL Device y seleccionamos el dispositivo GAL16V8D nos
aseguramos en asignar el tipo de encapsulado PDID.
Cuando estamos en la ventana Source in Project aparecen cada uno de los elementos que se
utilizaran para desarrollar la aplicacin. Para crear el cdigo VHDL correspondiente a la
aplicacin, hacemos clic en el icono GAL16V8D-10LP y seleccionamos el tem NEW.
A continuacin aparece la ventana que permite definir el tipo de proyecto VHDL que se desea
crear. En este caso seleccionamos donde esta Schematic.
Ahora nos disponemos a colocar cada uno de los componentes del circuito lgico, al finalizar el
diseo del circuito lgico combinacional, nos dirigimos a la ventana principal, seleccionamos
nuestro dispositivo PLD y hacemos clic en Create Fuse Map (crear mapas de fusibles).
Al terminar la compilacin observamos unos tems donde podemos observar el chip report donde
nos indica los pines que fueron asignados para nuestras entradas y salidas.

Fig. 5 Software ISP LEVER (Chip Report)

 Fig. 6 Esquematico en ISP LEVER

Al terminar la descripcin en modo esquemtico nos disponemos a realizar la programacin de

la PLD con un programador universal (SUPERPRO).

Realizacin del prototipo de control de nivel de tanques de agua:

Fig. 7 Sensores (N1, N2, B1, B2)

Los sensores (N1,N2,B1,B2) se realizaron con un transistor en configuracin base colector, al

producirse un contacto entre el agua y las lneas de base y colector se genera la activa la
corriente necesaria en la base para que haya conduccin entre el emisor y colector, se
comporta el transistor como switch mientras no conduzca se mantendr un cero lgica y al
conducir entrega un uno lgico pues la resistencia restringe el paso del gate.
 Fig. 8 Baquela de Reles y GAL

Fig. 9 Control de nivel de tanques de agua

2.2 Anlisis aplicacin lgica Secuencial

Para la solucin del problema de lgica secuencial, lo primero que realizamos es el diagrama de
estados, para identificar entradas y salidas del sistema.
rst
Verde1 Verde2 Verde3 Amarillo1
100 100 100 010

Amarillo2 Rojo3 Rojo2 Rojo1

010 001 001 001

Fig. 9 Diagrama de estados de un semforo Sencillo

Despues de realizar el diagrama de estados del sistema, nos disponemos a formar la tabla de
verdad para asi encontrar las ecuaciones.

ESTADO ESTADO SALIDAS

ACTUAL SUIGUIENTE
Q2 Q1 Q0 V A R
0 0 0 Verde2 1 0 0
0 0 1 Verde3 1 0 0
0 1 0 Amarillo1 1 0 0
0 1 1 Rojo1 0 1 0
1 0 0 Rojo2 0 0 1
1 0 1 Rojo3 0 0 1
1 1 0 Amarillo2 0 0 1
1 1 1 Verde2 0 1 0
Tabla 2 Tabla de estados de semaforo

J2 K2 J1 K1 J0 K0
X 1 X 0 X 0
X 1 X 0 1 X
X 0 0 X X 0
0 X 1 X 0 X
1 X X 0 X 1
1 X X 0 0 X
1 X 0 X X 0
0 X X X 1 X
Tabla 3 Tabla de flip flop JK
Prototipo del semforo cruce sencillo:

Fig. 10 Prototipo semforo

 Fig. 11Baquela semforo cruce sencillo

3. CONCLUSIONES

Pudimos apreciar que al trabajar con PLDS, se facilita el diseo lgico, ya que con
tecnologa TTL se dificulta al momento de cablear, los PLDS facilitan el encontrar una
dificultad presente en el circuito lgico.
Al utilizar PLDS tenemos un sin nmero de aplicaciones a realizar comparado cuando
utilizamos compuertas lgicas.
Los PLDS pueden reemplazar a varios componentes discretos, reduciendo con ello el
nmero de circuitos integrados a utilizar. Esto a su vez supone: Reduccin de espacio,
Reduccin del nmero de conexiones Reduccin de la potencia de consumo.
Esta posibilidad que brindan algunos PLDs de ser reprogramados, permite que se
elimine el riesgo de errores a la hora de la grabacin. Se reducen los costos de stock, al
poder utilizar el mismo dispositivo para aplicaciones distintas, sin ms que hacer
programaciones distintas.

REFERENCIAS

Bibliografa
Garcia Zubia, J., Angulo Martinez , I., & Angulo Uzategui, J. (2007). Sistemas Digitales y
Tecnologia de Computadores (2da ed.). (C. M. Rojo, Ed.) Madrid, Magallanes, Espaa:
Thomson Ediciones Spain Paraninfo,S.A .

Tocci , R., & Widmer, N. (2003). Sistemas Digitales Principios y Aplicaciones (8va ed.). Mexico
D.F, Atlacomulco, Mexico: Pearson Educacion de Mexico, S.Ade C.V.