UNIVERSIDAD POLITECNICA SALESIANA
FECHA: 28/06/2017
Practica 5: Aplicacin de circuitos MSI
Andrs Jefferson Chinachi Quishpe
achinachiq@est.ups.edu.ec
Fausto Andrs Mndez Castellanos
fmendezc2@est.ups.edu.ec
Resumen: En el presente documento se presenta la
elaboracin de circuitos electrnicos con
MSI, se explica el funcionamiento del Multiplexor de 2 a 1
y se presenta el control de giro de 2 motores Dc.
PALABRAS CLAVE: MSI, Motor DC, Multiplexor
1. OBJETIVOS
OBJETIVO GENERAL:
Realizar el diseo y simulacin utilizando circuitos
MSI
OBJETIVOS ESPECIFICOS:
Realizar la simulacin de un multiplexor de 2 a 1
con compuertas lgicas.
Disear y simular el control de giro de 2 motores
DC dadas condiciones especficas para su
funcionamiento.
Optimizar los circuitos para usar el menor nmero
de compuertas posibles.
2. MARCO TEORICO
2.1. Entradas y salidas
Entradas y salidas Las puertas tienen dos o ms entradas,
excepto las NOT que solo tienen una. Todas las puertas
tienen solo una salida. Para etiquetar las entradas se usan
las letras A, B, C y as sucesivamente, y Q es usada para
la salida. En la figura se muestran las entradas a la
izquierda y la salida a la derecha para una puerta de tipo
AND
2.2. Tablas de verdad
Tablas de verdad Una tabla de verdad es una buena forma
de mostrar la funcin de una puerta lgica. Muestra los
estados de salida para cada posible combinacin de los
estados en sus entradas. Los smbolos 0 (falso) y 1
(verdadero) suelen usarse en las tablas de verdad
1
LABORATORIO DE ELECTRONICA DIGITAL
2.3. Circuito combinacional
Un circuito combinacional, como su nombre lo sugiere
es un circuito cuya salida depende solamente de la
combinacin de sus entradas en el momento que se est
realizando la medida en la salida. Analizando el circuito,
con compuertas digitales, que se muestra (ver el diagrama)
se ve que la salida de cada una de las compuertas que se
muestran, depende nicamente de sus entradas.[1]
La salida F (salida final o total del circuito) variar si
alguna de las entradas A o B o las dos a la vez cambian.
Los circuitos de lgica combinacional son hechos a partir
de las compuertas bsicas: compuerta AND, compuerta
OR, compuerta NOT. Tambin pueden ser construidos con
compuertas NAND, compuertas NOR, compuerta XOR,
que son una combinacin de las tres compuertas
bsicas.[2]
2.4. Funcin booleana
En matemticas, una funcin booleana es una funcin
cuyo dominio son las palabras conformadas por los valores
binarios 0 1 ("falso" o "verdadero", respectivamente), y
cuyo codominio son ambos valores 0 y 1.
2.5. Mapa de Karnaugh
Un mapa de Karnaugh (tambin conocido como tabla
de Karnaugh o diagrama de Veitch, abreviado como Mapa-
K o Mapa-KV) es un diagrama utilizado para la
simplificacin de funciones algebraicas Booleanas. El
mapa de Karnaugh fue inventado en 1950 por Maurice
Karnaugh, un fsico y matemtico de los laboratorios Bell.
Los mapas de Karnaugh reducen la necesidad de hacer
clculos extensos para la simplificacin de expresiones
booleanas, aprovechando la capacidad del cerebro
humano para el reconocimiento de patrones y otras formas
de expresin analtica, permitiendo as identificar y eliminar
condiciones muy inmensas. El mapa de Karnaugh consiste
en una representacin bidimensional de la tabla de verdad
de la funcin a simplificar. Puesto que la tabla de verdad de
una funcin de N variables posee 2N filas, el mapa K
correspondiente debe poseer tambin 2N cuadrados. Las
variables de la expresin son ordenadas en funcin de su
peso y siguiendo el cdigo Gray, de manera que slo una
de las variables vara entre celdas adyacentes. La
transferencia de los trminos de la tabla de verdad al mapa
de Karnaugh se realiza de forma directa, albergando un 0
un 1, dependiendo del valor que toma la funcin en cada
UNIVERSIDAD POLITECNICA SALESIANA LABORATORIO DE ELECTRONICA DIGITAL

FECHA: 28/06/2017
fila. Las tablas de Karnaugh se pueden fcilmente realizar Tabla 1. Tabla de verdad de Multiplexor 2 a 1
a mano con funciones de hasta 6 variables, para funciones
de mayor cantidad de variables es ms eficiente el uso de A D0 D1 Y
software especializado.[2] 0 0 0 0
0 0 1 0
2.6. Multiplexor 0 1 0 1
Son circuitos combinacionales con varias entradas y 0 1 1 1
una nica salida de datos. Esta dotados de entradas de 1 0 0 0
control capaces de seleccionar una, y solo una de las 1 0 1 1
entradas de datos para permitir su trasmisin desde la 1 1 0 0
entrada seleccionada hacia la salida. El multiplexor es una 1 1 1 1
aplicacin particular de los decodificadores, tal que existe
una entrada de habilitacin (EN) por cada puerta AND y al
final se hace una OR entre todas las salidas de las puerta
AND.

3. MATERIALES Y EQUIPOS

3.1. Materiales
Protoboard Fig. Simulacin del comportamiento de un multiplexor
4 Led Verde 2 a 1 en software Proteus.
6 Resistencias de 330 ohmios
Cable para protoboard 4.2 Procedimiento del Circuito 2
1 Compuerta lgica Not
Se analiz el circuito y se concluy que
1 Compuerta Lgica And
el circuito tiene 2 partes la una se
1 Compuerta lgica Or
encarga del control de los led
1 Compuerta lgica Xor D1,D2,D3,D4, mientras que la segunda
1 Compuerta lgica Xnor parte se encargara del control de giro de
1 Compuerta lgica Nand los motores DC.
Se procedi a hacer el anlisis de la tabla
de verdad para las condiciones de cada
3.2. Equipo circuito de control, para los leds se posee
Fuente DC 3 entradas y 4 salidas. Se hallo la funcin
mediante mapas de Karnaugh. El circuito
4. DESARROLLO Y de control de los motores posee 4
PROCEDIMIENTO entradas y 4 salidas, siendo esta el
4.1. Procedimiento Circuito 1 control del giro izquierda-derecha del
Se analiz el circuito y se obtuvo que el motor 1 y el control de giro izquierda-
circuito tiene 2 entradas y 1 salida. El derecha del motor 2.
valor de salida depender del selector A, Se procedi a armar el circuito usando
por ejemplo, si el selector se encuentra compuertas lgicas y se comprob su
con un 0L la salida ser D0, si el selector funcionamiento.
se encuentra en 1L la salida ser D1. 4.2. Diseo del circuito 2

Se procedi a armar el circuito usando Para los leds

compuertas lgicas, se conecte el Tabla 2. Tabla de verdad para el control de leds
selector A a una compuerta And junto a
la entrada D1 y el negado del selector A A B C D1 D2 D3 D4
a una compuerta AND junto con la 0 0 0 1 1 1 1
entrada D0. Finalmente se conectan las 0 0 1 1 0 1 1
dos salidas de las compuertas AND a
0 1 0 1 1 1 0
una compuerta OR.
0 1 1 X X X X
1 0 0 1 1 0 0
1 0 1 X X X X
1 1 0 X X X X
1 1 1 X x X x

2
UNIVERSIDAD POLITECNICA SALESIANA LABORATORIO DE ELECTRONICA DIGITAL

FECHA: 28/06/2017
La solucin por mapas de Karnaugh

Tabla 3. Mapa de Karnaugh para D1 Para D4

00 01 11 10 Tabla 6. Mapa de Karnaugh para D14

AB 00 01 11 10
C AB
0 0 2 6 4
C
1 1 X 1 0 0 2 6 4
1 1 30 7 5
1 0 X 0
1 x x x 1 1 30 7 5
Se hace el grupo ms grande que se tiene de unos, en este
caso las variables no me importan pueden ser 1 x x x
consideradas 1 segn su conveniencia. En este caso no es necesario usar ninguna de las variables
no me importan debido a que los 1L son consecutivos.
D1= 1

Para D4=
Para D2
Para el diseo de los motores a partir de las
Tabla 4. Mapa de Karnaugh para D2 condiciones se realiza la siguiente tabla de verdad

00 01 11 10 Tabla 7. Tabla de verdad para el control de motores

AB Entradas Motor 1 Motor 2
C A B C D IZQ DER IZQ DER
0 0 2 6 4
0 0 0 0 0 1 0 0
1 1 X 1 0 0 0 1 0 0 0 1
1 1 30 7 5
0 0 1 0 1 0 0 0
0 x x x 0 0 1 1 1 0 1 0
0 1 0 0 0 0 1 0
En este caso el mayor nmero que podemos agrupar de 1
0 1 0 1 0 0 0 0
se encuentra en la primera fila considerando a la variable 0 1 1 0 0 0 0 0
no me importa de la casilla 6 como un 1L. Del grupo 0 1 1 1 0 0 0 0
sealado se obtiene: 1 0 0 0 0 0 0 0

D2=
1 0 0 1 0 0 0 0
1 0 1 0 0 0 0 0
Para D3 1 0 1 1 0 0 0 0
Tabla 5. Mapa de Karnaugh para D3 1 1 0 0 0 1 0 1
1 1 0 1 0 0 0 0
00 01 11 10 1 1 1 0 0 0 0 0
AB 1 1 1 1 0 0 0 0
C
0 0 2 6 4
Obtenemos las funciones para cada giro por min
1 1 X 0 trminos.
1 1 30 7 5

1 x x x Para el motor 1 Izquierda

=
Del grupo de color se obtiene
Para el motor 1 Derecha

D3=
=

+

Para el motor 2 izquierda

= +

3
UNIVERSIDAD POLITECNICA SALESIANA LABORATORIO DE ELECTRONICA DIGITAL

FECHA: 28/06/2017
Para el motor 2 derecha 6. CONCLUSIONES

= +


Fausto Mendez:
El bit ms significativo B1 permite
anular el anlisis de la segunda parte
de la tabla es decir cuando este se
encuentra activo, debido a que el
tanque no debe llenarse si el nivel de
agua supera dicho marcador. El
circuito armado, es tan solo la [arte
de control del sistema, este circuito
es incapaz de alimentar las bombas
que se necesitan para el sistema,
por lo que para implementarlo es
necesario realizar un segundo
circuito (circuito de fuerza) , que
pueda alimentar los componentes
Fig. Simulacin del control del giro de 2 motores DC
del sistema y que sea controlado por
en el software Proteus el circuito armado.

5. ANALISIS DE RESULTADOS 7. RECOMENDACIONES

Circuito 1:
Realizar la tabla de verdad de la funcin
Realizando un anlisis de introduccin de variable a la a implementar a fin de saber qu
tabla de verdad del multiplexor resultados se puede esperar.
Simplificar la funcin mediante algebra
A Y booleana con el fin de optimizar
0 D0 recursos.
1 D1 Tener los datsheet de las compuertas
lgicas usadas en la implementacin de
los circuitos a fin de consultar cualquier
Depender nicamente del selector en este caso si a esta
dato necesario para a misma.
en 0L la seal de salida ser D0, mientras que si la seal
esta en 1 la seal de salida ser D1. El hecho de que una
tabla de verdad pueda ser reducida de esta manera
demuestra el uso de los multiplexores para el remplazo de 8. REFERENCIAS
circuitos lgicos, lo que perite ahorrar recursos.

Circuito 2:

[1] R. Tocci, Sistemas Digitales: Principios y

Aplicaciones, Mexico: Prentice Hall, 2010, pp.
63-65.