CONFIGURACIONES DE AMPLIFICACION JFET

Alejando Guerrero, Jos Arias, Mario Osorio.

Universidad Autnoma de Occidente

Cali Colombia

alejandro161995@hotmail.com

jojaaricas@hotmail.com

cmario_21@hotmail.com

I. RESUMEN

Para el desarrollo de la presente practica de laboratorio, se emplean el uso de transistores JFET

los cuales tienen un comportamiento de amplificacin de acuerdo a la configuracin empleada
respecto a una seal de entrada en el circuito, un transistor JFET es un dispositivo electrnico
que se puede controlar a travs de la diferencia de potencial existente entre sus tres canales
caractersticos Drain, Gate y Source permitiendo as variar la corriente de salida, es as como dicho
comportamiento de la corriente genera un curva de transconductancia y una curva caracterstica
de salida. En este caso se tomaron dos circuitos bases los cuales disponan de un transistor
unipolar JFET, en la primera configuracin de amplificacin se empleo un circuito que llevaba a el
transistor a zona activa por medio de un divisor de tensin y as una determinada seal de
entrada presentaba una ganancia en la seal de salida. Para la segunda configuracin de
amplificacin se utilizo el mismo tipo de transistor pero en este caso se haca trabajar el transistor
por medio de auto polarizacin, que har que se presente una ganancia en la seal de salida pero
menor en comparacin a la ganancia obtenida por divisor de tensin. Con el fin de demostrar
cualitativamente dicha amplificacin de voltaje en cada configuracin tanto por divisor de tensin
como por auto polarizacin, se realizaron los respectivos clculos para que el punto en el que
trabajaran los transistores fuera el adecuado, comparando los diferentes resultados obtenidos en
las diferentes fases de desarrollo respecto a las simulaciones realizadas en software especializado.

II. Introduccin

En esta prctica se llevo a cabo el anlisis del comportamiento amplificativo de un transistor de

efecto de campo, la intencin de un amplificador es manipular una seal de entrada de tal manera
que se permita mantener o mejorar dicha prestacin de seal. Al hablar de amplificacin en un
transistor JFET es necesario decir que estos trabajan en una regin activa determinada que a su
vez depende de la tensin suministrada entre sus terminales, para que dicha tensin suministrada
sea la adecuada, se debe tener en cuenta que tiene que presentar una configuracin que sea
capaz de polarizar el transistor de la manera correcta las cuales se componen de mltiples
resistencias y condensadores que generan un acople de la seal mejorando en gran porcentaje la
respuesta de ganancia con respecto a las ganancias de entrada y salida. Este laboratorio cuenta
con dos configuraciones que se implementan a travs de simulaciones previas en un software
especializado como lo es Multisim o PSpice, la primera etapa del laboratorio es un divisor de
tensin en conjunto con un transistor unipolar de efecto de campo (JFET) que al tener esta
propiedad caracterstica de trabajar con el efecto de campo elctrico sus valores de entrada van a
trabajar bsicamente en tensiones suministradas entre terminales, S(fuente) , G(puerta) y
D(drenaje), segn esta diferencia de potencial la salida del transistor presentara una curva
caracterstica que se simplifica definiendo en ella tres zonas de trabajo: corte, hmica y saturacin.
Ahora bien de acuerdo a la segunda parte del laboratorio se cuenta con un sistema de auto
polarizacin entre los terminales del transistor JFET, siendo el sistema inestable en cuando a
curvas de transconductancia pero estable en la ganancia de la prestacin de seal de entrada.

III. Marco Terico

JFET
Se denomina transistor de efecto de campo a todo dispositivo que base su funcionamiento
en crear un campo elctrico en respuesta a una seal de entrada que es capaz de
controlar el paso de corriente a travs del dispositivo, para el caso de el JFET su
funcionamiento radica en el control de dicho paso de corriente por el campo aplicado a la
puerta constituida por una o varia uniones p-n polarizadas en inversa.

Divisor de Tensin
Este tipo de configuracin genera una cada de tensin que alimenta el Gate, esta cada
es dependiente del valor hmico que tomen las resistencias 1 y 2. A la hora de analizar
desde el punto de vista
 AC R1 y R2 representan la impedancia de entrada y RD representa la impedancia de
salida valor por el cual la ganancia se ve influenciada en una ganancia positiva o negativa.

Auto polarizacin
Este tipo de configuracin tiene un Voltaje Gate-Source igual a cero por tanto es igual a la
tensin negativa travs de la resistencia de la fuente, es por ello que hay un valor medio
de la resistencia de la fuente para el cual el voltaje Gate-Source es la mitad de la tensin
de corte. A la hora de analizar desde el punto vista AC Rg representan la impedancia de
entrada y RD mas una carga en paralelo RL representa la impedancia de salida valor por
el cual la ganancia se ve influenciada del mismo modo que en el anterior caso en una
ganancia positiva o negativa.

Amplificacin en un JFET
La amplificacin en un JFET es simplemente aadirle a las configuraciones AC condensadores de
acople y desacople, que dependen de la impedancia de entrada las cuales a su vez dependen de
caractersticas esenciales de la seal como lo son la frecuencia y la amplitud. En la siguiente
grafica se indica la posicin de los condensadores y como quedara su configuracin.
IV. DIAGRAMA DE BLOQUES
Divisor de tensin

JFET
Seal de entrada Seal Amplificada
Divisor de tension

Auto Polarizacin

JFET
Seal de entrada Seal Amplificada
Autopolarizacion
V. ANALISIS Y RESULTADOS
Circuito por divisor de tensin
1
= . 12 = 1.53
1 + 6.8

12 7
= = 1,51
3.3

12
= = 2.2
3.3

. =
= .
= 1.53 (1,5 2.2)
= 1.8

= (1 )2
()

() =

(1 )

1.53
() = = 10.5
1.52
(1 )
2.2

2
=
||
2(2.2)
= = 4.1 104
|10.5|

= (1 )
()
1.8
= 4.1 104 (1 ) = 3.39 104
10.5
=
= 3.39 104 3.3 = 1.12

VI. SIMULACIONES
Circuito 1

Amplificacin

Circuito 2
 Amplificacin

VII. CONCLUSIONES
VIII. BIBLIOGRAFIA
IX. ANEXOS