Sie sind auf Seite 1von 9
Fundamentos de Electrónica Laboratório Transístor de Efeito de Campo MOS-FET IST-2013/2014 2º Semestre
Fundamentos de Electrónica
Laboratório
Transístor de Efeito de Campo
MOS-FET
IST-2013/2014
2º Semestre

Fundamentos de Electrónica –5º Trabalho de Laboratório

I-Introdução

Com este trabalho pretende-se atingir os seguintes objectivos:

a. Caracterizar o comportamento dum transístor de efeito de campo, canal n, medindo aos seus terminais as suas características corrente-tensão e extrair daí os parâmetros fundamentais do respectivo modelo de primeira ordem.

b. Realizar uma aplicação experimental onde se mostra a utilização dum MOS-FET enquanto porta lógica e enquanto amplificador e comparar os resultados experimentais com os obtidos por simulação.

c. Ilustrar a ligação entre os modelos dos dispositivos utilizados na indústria dominante de circuitos integrados - Tecnologia CMOS (Complementary metal– oxide–semiconductor) - e os princípios físicos que lhes subjazem.

A placa de ensaio para a caracterização do comportamento do transístor de efeito de campo bem como para a extracção de parâmetros do correspondente modelo de primeira ordem será a representada na Fig. 1.

modelo de primeira ordem será a representada na Fig. 1. Fig.1- Placa de ensaio para o

Fig.1- Placa de ensaio para o estudo do transístor de efeito de campo.

1

Fundamentos de Electrónica –5º Trabalho de Laboratório

O transístor de efeito de campo é obtido a partir do integrado HEF4007, Fig.2. Este integrado de tecnologia CMOS contém três transístores de efeito de campo, canal n (NMOS) e três de canal complementar p, PMOS. O corpo dos transístores NMOS coincide com o substrato p do integrado. Neste substrato é implantada uma região n que irá constituir o corpo comum dos transístores PMOS. A junção p-n assim constituída, como aliás todas as junções secundárias que estão presentes na constituição de cada transístor de efeito de campo, não deverão estar directamente polarizadas. Assim, ao substrato p é usual atribuir o potencial de referência mais baixo do integrado (V SS ) e ao corpo n, o potencial de referência mais elevado (V DD ). V SS e V DD por sua vez assegurarão, do ponto de vista dinâmico, um caminho de baixa impedância do corpo dos transístores para a massa do circuito onde o integrado se insere. Neste trabalho usaremos apenas um transístor de canal n, o transístor N2(NMOS) com os terminais dreno-DN2(5), porta-G2(3), fonte-SN2(4) e corpo-V SS (7). Os transístores de canal p não serão utilizados. Para que o corpo destes transístores não se encontre a um potencial flutuante, um condensador de 1µF é colocado entre o terminal 14 (V DD ) e terminal 7(V SS ).

entre o terminal 14 (V D D ) e terminal 7(V S S ). Fig.2- Representação
entre o terminal 14 (V D D ) e terminal 7(V S S ). Fig.2- Representação

Fig.2- Representação do circuito integrado HEF4007 com o seu esquema funcional.

II-Actividade pré-laboratorial

II.1 Caracterização do transístor

Considere o circuito de polarização do transístor M1 indicado na Fig.3 onde o divisor potenciométrico constituído por R G1 e R G2 fixa o valor do potencial do terminal de

porta,

Abaixo vem indicado o modelo de primeira ordem do transístor utilizado quer na análise teórica quer na simulação com o PSPICE. Considere que o parâmetro A do

modelo teórico do transistor é definido por

modelo na simulação, seleccione o transístor MbreakN4 da lista de símbolos do programa Schematics, edite o respectivo modelo com edit>model>Edit instance Model (Text.), e com Copy/Paste substitua-o pelo modelo do N4007.

L . Para poder usar esse

R

G 1

=

150 k,

R

=

D

5,1

k,

R

S

=

5,1

k,

R

L

=

1

M e

A = K W /

p

V DD

=

20

V .

2

Fundamentos de Electrónica –5º Trabalho de Laboratório

Fundamentos de Electrónica –5º Trabalho de Laboratório Fig.3 MODELO PARA O PSPICE .model N4007 NMOS(Level=1 Kp=438u

Fig.3

MODELO PARA O PSPICE

.model N4007 NMOS(Level=1 Kp=438u Vto=1.3 Lambda=.01 W=30u L=10u Gamma= 2 Xj=0 Tox=1200n Phi=.6 Cbd=2.0p Cbs=2.0p Pb=.8 Is=16.64p N=1 Cgso=.1p Cgdo=.1p) *$

A. Determine analiticamente R G2 para que se verifique U GS =2.5V (utilize a aproximação lambda=0). Indique os valores das grandezas que definem o ponto de funcionamento em repouso do transístor MOS e determine o valor dos parâmetros g m , r ds e c gs do respectivo modelo incremental (ver teoria- Cap 4-Regime dinâmico). Considere ε ox = 3,96 ε 0 .

B. Desenhe

as

tensão

admitindo que, para a frequência de operação não se

fazem sentir os efeitos capacitivos associados às capacidades do MOS e que as capacidades presentes no circuito exterior têm uma impedância desprezável.

o

circuito

equivalente

ao

da

figura

o

valor

3

mas

do

apenas

ganho

de

para

componentes

G = ∆V

O

/

V

incrementais.

G

= v

o

/

v

i

Determine

C.

1. Desenhe o esquema da Fig.3. no Schematics do PSPICE com inclusão do modelo acima indicado do transístor de efeito de campo canal n (N4007) com o terminal do corpo do MOS ligado à fonte. Considere

µF RL = 1M e o gerador vi do tipo VSIN com

C

G

= C

L

= C

S

= 3,3

VOFF=0, VAMPL=100mV e FREQ=1kHz.

3

Fundamentos de Electrónica –5º Trabalho de Laboratório

2. Análise DC. Determinação do ponto de funcionamento em repouso

Entre em Setup Analysis, active os botões Bias Point Detail e Temperature para a análise à temperatura de 27ºC e posteriormente para 40ºC. Por consulta do ficheiro de saída “output file” justifique as diferenças encontradas nos valores do ponto de funcionamento em repouso do MOS a estas temperaturas. Apenas para 27ºC, e por consulta do ficheiro “output file” indique quais os valores dos respectivos parâmetros do modelo incremental g m , r ds e c gs .

3. Análise de regime transitório para componentes incrementais

Entrando em Setup Analysis e activando o botão Transient, realize uma análise de regime transitório durante 5ms com um passo(Step ceiling) de

10us.

i.

ii.

Obtenha uma cópia das formas de onda da tensão na porta e no dreno.

Determine

G = ∆V

O

/

V

G

o

= v

o

/

ganho

do

amplificador

v e o valor médio da tensão v O .

i

iii. Desligue da fonte (S) o terminal do corpo do transístor Mos e ligue-o à massa. Qual o novo valor do ganho G?Justifique a alteração.

D. Execute a análise de regime transitório para a amplitude do sinal vi igual a 1,5V para a situação em que o terminal de corpo do transístor Mos está ligado à fonte. Mostre os andamentos de vi, v GS e v DS (para v GS e v DS utilize as pontas de prova diferenciais (Marker Voltage Differential). Indique também para que valores de vi o transístor opera na região de corte.

II.2 Função de transferência duma montagem de fonte comum

1. Desenhe no Schematics do PSPICE o circuito da Fig.5 onde VDD=10V e substitua v I por uma fonte de tensão contínua VI. Para o intervalo de varrimento 0V I 10V:

a) Obtenha a característica de transferência v O (v I ) e sobre esse gráfico, assinale os pontos de fronteira entre cada uma das regiões de

V que separa a

funcionamento do transistor e trace a recta

v

DS

= v

GS

T

região de saturação da região de não saturação.

b) Obtenha o gráfico do ganho incremental G=dv O /dv I em função de v I entrando no menu Add>Add Trace do PSIPCE A/D, activando a função D() e escolhendo v O como argumento.

c) Iindique os intervalos de v I onde o transístor se comporta como porta lógica (|dv O /dv I |<1).

4

Fundamentos de Electrónica –5º Trabalho de Laboratório

III-Actividade laboratorial

III.1 Determinação de V T , A=K p W/L do MOS de tipo n

Na saturação a corrente de dreno pode ser expressa como função da tensão de porta

na seguinte forma:

i D
i
D

= ( (

v

GS

V

T

)

=

1 W K p 2 L
1
W
K
p
2
L

(

v

GS

V

T

)

para

v GS

V

T

(1)

onde V T é a tensão de limiar e Kp é o parâmetro de transcondutância.

Como

xx e a inclinação da recta permite obter

região

funcionamento do MOS com inversão forte do canal. Procedimento:

i D
i
D

é linear com

v GS

do

gráfico

, o valor de V T é obtido da intersecção com o eixo dos

i D
i
D

A / 2 . Esta recta deverá poder interpolar a

de

experimental

v

GS

correspondente

à

região

linear

1. Estabeleça o esquema de ligações mostrado na Fig.4.a, começando por verificar se os “shunts” S1 e S2 estão nas posições indicadas. A tensão V DD é obtida da fonte de alimentação PS503A. O amperímetro A é conseguido com o multímetro DM502A depois de seleccionar a função mA>DC, o campo de medida 20mA e escolher o terminal de entrada mA e o de saída LOW. O voltímetro V é conseguido também com um multímetro DM502A depois de seleccionar a

função VOLTS>DC, o campo de medida 20V e escolher os terminais VOLTS/-LOW.

= V de 0 a 7V com um passo de 0,5V até 3V e de

2. Varie a tensão de porta

2V de 3 até 7V, registe os valores medidos e os valores correspondentes de corrente de dreno. Para continuação da parte experimental passe para o ponto 1 de III.2 estabelecendo as alterações do circuito aí requeridas.

3. Com base no gráfico obtido no plano

e partindo da recta que melhor

se adapta à região da característica correspondente à inversão forte do canal determine os parâmetros A, V T e Kp(admita a relação W/L=3).

4.

V

GS

DS

=

v v

2,5

V .

GS

Calcule

di

D

A, V T e Kp(admita a relação W/L=3). 4. V GS DS = − v 2,5

dv

GS

quando

V

GS

= V

DS

5

Fundamentos de Electrónica –5º Trabalho de Laboratório

R

S

1 R = 680 Ω D A D + B G _ V S1 V
1
R
=
680
D
A
D
+
B
G
_
V
S1
V
S
S2
=
5,1
kΩ
0

(a)

1 R = 5.1 kΩ D A D + S3 G B _ DD V
1
R
=
5.1 kΩ
D
A
D
+
S3
G B
_
DD
V
V DD
S1
S
Rg = 12kΩ
2
+
R S
S2
_
V G
0

(b)

Fig.4-a) Montagem do transístor como dispositivo de dois terminais b) Polarização do transístor com duas fontes de tensão independentes.

III.2 Determinação do parâmetro de efeito de corpo γ

No caso em que o terminal de corpo B está acessível, e não curto-circuitado com a fonte, a aplicação duma tensão traduz-se numa alteração da tensão de limiar descrita por

V

T

= γ


(

φ

Sinv

U

BS

)

1/ 2

− φ

Sinv

1/ 2

(2)

onde

φ

Sinv

0.6V.

Procedimento:

representa a tensão de inversão do canal para a qual se assume o valor de

na montagem correspondente à Fig. 4.a. Em seguida

retire o “shunt” S2 e registe o novo valor de corrente de dreno. Reponha de novo o shunt, desligue o gerador e querendo continuar a execução da parte experimental passe para o ponto 1 de III.3 procedendo às alterações aí requeridas.

2. Determine U BS nesse circuito bem como o novo valor da tensão de limiar V T que possa ajustar-se à equação (1) e o valor do parâmetro γ .

1. Imponha

V

GS

= V

DS

=

5

V

III.3 Determinação de r ds λ e g m do MOS tipo n

Se a modulação do comprimento do canal λ for considerada, a corrente de saturação de dreno assume a forma:

(4.3)

A resistência incremental de saída nestas condições será dada para o ponto de

funcionamento em repouso (V GS0 , V DS0 ) e para V GS constante por

i

D

=

A

2

(

v

GS

V

t

)

2 (1

+ λv

DS

)

6

Fundamentos de Electrónica –5º Trabalho de Laboratório

r ds

=

V

i

D

v

DS

DS

I

D

-1

V

GS

1

=

V

A

λ

I

D

I

D

(4.4)

A resistência incremental e o parâmetro de Early V A são assim obtidos a partir da

recta que interpola a característica experimental

V DS na região de saturação supondo constante V GS . A resistência incremental é o inverso da inclinação dessa recta e o parâmetro V A é encontrado a partir da intersecção com o eixo dos xx (I D =0, V DS =-V A ) . Para um dado V DS0 e para V GS constante a transcondutância incremental será expressa por:

na vizinhança dum dado

I

D

V

DS

g

m

=

di

D

dv GS

I

V

D

GS

 2 I D ≃ ≃ 2 AI  D V − V  GS
2
I
D
2
AI
D
V
V
GS
t
V
DS

(4.5)

Procedimento:

1. Retire o condutor que une o terminal D ao terminal G da montagem da Fig. 4.a

conforme a Fig. 4.b, estabeleça a ligação do dreno D para a resistência

k. Ligue o ponto 2 do circuito ao gerador VG de modo a garantir no

e,

R

D

= 5,1

voltímetro V o valor V GS =2,5V.

2. Meça a corrente no amperímetro A e a tensão V DS no voltímetro V e faça variar V DD de modo a que V DS varie de 0 a 2V com um passo de 0,5V e de 3V a 7V com um passo de 2V. Registe os valores medidos.

3. Registe também o valor de I D para V DS =3V e V GS =3V.

4. Determine, conforme a definição, os parâmetros incrementais g m , r ds e λ para o ponto de funcionamento V GS =2,5V e V DS =3V.

III.4 Característica de transferência

O circuito representado na Fig.5 permite ilustrar a utilização do transístor de

efeito de campo quer como porta lógica quer como amplificador de fonte comum. A derivada da curva v GS -v DS representa o ganho incremental do amplificador. O sinal negativo da derivada dv DS /dv GS dá conta da função inversora da montagem. A região da curva onde a derivada é em módulo superior a 1 tem interesse no domínio analógico para a amplificação linear. As regiões onde a derivada é inferior a 1 têm interesse no domínio digital. Procedimento:

1. Previamente ao estabelecimento do esquema de ligações procure visualizar no canal 1 do osciloscópio o sinal v I . Este sinal é obtido do gerador de funções FG503 começando por rodar o botão FUNCTION no sentido contrário ao dos ponteiros do relógio de forma a seleccionar o sinal sinusoidal com DC OFFSET. Seguidamente, com os botões de ajuste, assegure-se que esse sinal satisfaz as seguintes especificações: V offset =5V, V pico-a-pico =10V,

frequência=100Hz.

7

Fundamentos de Electrónica –5º Trabalho de Laboratório

2. Ligue o módulo PS503A e, com o voltímetro, assegure-se que a tensão aos seus terminais é VDD=10V.

3. Estabeleça o esquema de ligações mostrado na Fig. 5 com todos os

instrumentos desligados.

4.

Obtenha uma cópia das formas de onda v I (t) e v O (t) bem como da característica de transferência v O (v I ).

5.

Indique sobre esta característica os intervalos de valores de v I correspondentes às diferentes regiões de funcionamento do transístor. Trace a recta tangente à curva em v I =2,5V. Para esse mesmo ponto determine o ganho incremental G V =dv O /dv I e calcule a transconductância do transístor(g m ).

R = 5,1 kΩ D D v R = 12 kΩ O G g +
R
=
5,1
kΩ
D
D
v
R
=
12
kΩ
O
G
g
+
B
Osc.-Ch-2
S
~ v G
Osc.-Ch-1

V DD

Fig 5 – Montagem de fonte comum.

8