Sistemas Secuenciales - Contadores y Registros

TEMA: XX. ELECTRNICA DIGITAL.
LGICA [Ao]
SECUENCIAL. CONTADORES Y REGISTROS.
I.E.S. CAMAS.
Dpto: ELECTRICIDAD/ELECTRNICA.
Autor: Jess Gonzlez Ros.
CONTADORES
Introduccin. Se emplean bien como bloques independientes, en CI MSI, o

como bloques funcionales en estructuras de gran complejidad como por
ejemplo: microprocesadores, unidades de E/S, memorias, etc.
Un contador es un circuito capaz de almacenar, en binario natural o cualquier

otro cdigo, el nmero de impulsos que recibe por una lnea de entrada. Entre
sus aplicaciones ms importantes se encuentra la de divisor de frecuencia (de
los impulsos de entrada), control de tiempos, generacin de direcciones en
sistemas de memoria o secuenciador en unidades de control.
Existen tres tipos de estructuras para implementar un contador: asncrona,

sncrona y basada en registro de desplazamientos. Los contadores sncronos y
asncronos almacenan generalmente el estado de cuenta en binario natural, y se
usan comnmente cuando es preciso un control numrico de los impulsos de
entrada o tambin como divisores de frecuencia. Los asncronos tienen menor
complejidad de circuito que los sncronos, mientras que la velocidad de
operacin de estos ltimos puede alcanzar valores significativamente mayores.
Los contadores basados en registros de desplazamientos no evolucionan segn
el binario natural. Entre sus aplicaciones principales se encuentra la de
secuenciador (cada una de sus salidas habilita el prximo estado) en un circuito
de control, procesador, etc.
Contadores asncronos.
Se llaman as porque los biestables que lo forman no comparten la misma seal

de reloj, sino que cada uno de ellos la toma de la salida (Q o Q) del biestable
anterior. Tambin se denominan contadores de rizado ( ripple counters).
+5V
1
TEMA: XX. ELECTRNICA DIGITAL. LGICA [Ao]
I.E.S. CAMAS.
J Q J Q
CK CK
Impulsos a K Q K Q
contar
R R
4K7
R QO Q1
Impulsos
a contar
0 1 0 1 0 1 0
Q0
0 0 1 1 0 0 1
Q1
E0 E1 E2 E3
2
I.E.S. CAMAS.
Clok Q1 Q0 Estados
--- 0 0 E0
0 1 E1
1 0 E2
1 1 E3
Figuras.- Contador asncrono mdulo 4. Cronograma. Tabla de verdad. (se utilizan biestables JK edge
triggered CI 74HC73).
Contador asncrono de mdulo 16.
Cuenta de 0 a 15. Est realizado mediante dos CI 74HC73, tecnologa HCMOS;

biestables JK edge triggered, activados por flanco de bajada.
3
I.E.S. CAMAS.
4
I.E.S. CAMAS.
Contadores BCD.
En mucha ocasiones se precisan circuitos contadores que cuenten hasta

cantidades que no sean potencia de dos (2n); relojes horarios, contaje de piezas,
balanzas, etc. Para realizar un contador cuyo mdulo no sea potencia de dos,
hay que determinar en primer lugar cuntos biestables se utilizarn. Se debe
cumplir la siguiente condicin:
2n-1 <N < 2n
Donde N es el mdulo del contador a realizar y n el nmero de biestables

necesarios.
En este tipo de aplicaciones, lo ms usual es el contaje hasta 5 (mdulo 6) y

hasta 9 (mdulo 10), llamado tambin contador de dcadas. Para lograr esto, de
una forma muy sencilla, se utilizan puertas que detectan el estado siguiente a la
mxima cantidad a contar y ponen entonces el contador a cero.
Contador mdulo 6.
5
I.E.S. CAMAS.
6
I.E.S. CAMAS.
Descontadores.
Cuenta de forma descendente. La estructura es muy similar a la del contador,

salvo en el reloj para los biestables, que se obtiene del estado complementado
del elemento de memoria anterior (Q).
Basndonos en esta nica diferencia, es muy sencillo implementar un contador

descontador (llamado tambin contador reversible).
La evolucin de estados del contador puede ser de forma creciente o

decreciente segn se utilicen las salidas directas (Q) o negadas (Q) para activar
la entrada de reloj de los siguientes biestables. Y segn el biestable se active por
flancos de subida o de bajada, se deben tomar unas u otras salidas. Mediante la
seal de control U/D (Up/Down) se selecciona el modo de contaje. Para U/D= 1
el contaje es decreciente porque se selecciona la salida (Q), y para U/D= 0 es
creciente debido a que la salida seleccionada es la directa (Q).
Cada circuito conmutador, compuesto por dos puertas NAND y una OR, se
comporta como un multiplexor de dos canales.
A parte de la repercusin que tiene la transmisin en serie de la seal de reloj

en la velocidad de operacin de los contadores asncronos, cabe destacar
tambin que en este tipo de contadores aparecen estados indeseados entre
cuentas consecutivas. Esto es una consecuencia directa de que todos los
biestables no conmutan simultneamente. La duracin de estos estados
indeseables es slo de unos pocos nanosegundos (el tiempo de propagacin de
un biestable), pero suficiente para que en algunas aplicaciones no se puedan
utilizar este tipo de contadores. Los contadores sncronos no presentan este
inconveniente.
7
I.E.S. CAMAS.
8
I.E.S. CAMAS.
Contadores sncronos.
Se conoce por circuito secuencial sncrono, aquel en que todos los elementos
de memoria comparten la misma seal de reloj. Por lo tanto en un contador
sncrono todos los biestables tienen una lnea de reloj comn.
Diseo de un contador binario sncrono ascendente de diecisis estados de

cuenta:
1. Se parte del diagrama de estado o acarreo paralelo (grafo).
2. Tabla de transicin.
3. Tabla de excitacin del contador.
4. Simplificacin por Karnaugh de la tabla de excitacin.
5. Implementacin del circuito con biestables JK. Configurados como

biestables T.
Salvo para el primer biestable las entradas del resto dependen de los estados
de los biestables anteriores y a su vez la salida de estos influyen en las entradas
de los siguientes. Esto significa, que se estar memorizando un nuevo estado
mientras el actual est siendo ledo por otro elemento de memoria. Para evitar
problemas de temporizacin ser conveniente utilizar biestables con
sincronismo maestro-esclavo, ya que sigue manteniendo la salida hasta el
siguiente flanco activo de reloj; aunque se haya memorizado una entrada en el
nivel previo al flanco.
Como se desprende del circuito siguiente, entre dos impulsos de cuenta

consecutivos el tiempo mnimo que debe transcurrir es el de conmutacin de los
biestables, ms el de propagacin de las puertas AND, ms el tiempo de
establecimiento (tset-up) de una entrada en un biestable. De esta forma se
asegura que las excitaciones en el instante anterior se almacenan en los
biestables, pasan por las puertas y estn presentes a la entrada de
9
I.E.S. CAMAS.
10
I.E.S. CAMAS.
Como se desprende del circuito anterior, entre dos impulsos de cuenta consecutivos el
tiempo mnimo que debe transcurrir es el de conmutacin de los biestables, ms el de
propagacin de las puertas AND, ms el tiempo de establecimiento (tset-up) de una
entrada en un biestable. De esta forma se asegura que las excitaciones en el instante
anterior se almacenan en los biestables, pasan por las puertas y estn presentes a la
entrada de los Flip-Flops el tiempo suficiente, antes de la llegada de un nuevo impulso
de reloj. Por lo tanto la frecuencia mxima de funcionamiento, que es independiente
del nmero de elementos de memoria del contador, tiene la siguiente expresin:
Fmx= 1/ (tpbble+ tppuerta+ tset-up)
Contadores sncronos de acarreo serie.
Para un contador de n bits la salida del biestable de menor peso (QA) se conecta a n-2
puertas AND. Las entradas de excitacin del biestable de mayor peso requieren una
puerta AND de n-1 entradas (caso de acarreo paralelo). Para valores elevados de n, la
capacidad de excitacin (fan-out) que debe presentar el elemento de memoria de
menor peso supone un requerimiento difcil de satisfacer, como tambin lo es la
implementacin de una puerta AND con gran nmero de entradas. Esta limitacin
tecnolgica se puede salvar utilizando contadores sncronos con acarreo serie. En los
contadores sncronos con acarreo serie la entrada a la puerta AND proviene de la salida
de la puerta AND anterior (de ah el nombre de acarreo serie).
QA QB JC= KC QC JD= KD QD
Figura.- Paralelo.
11
I.E.S. CAMAS.
QA QB JC= KC QC QD
Figura.- Serie.
Esta simplificacin del circuito se hace a costa de disminuir la velocidad de operacin.

En el caso ms desfavorable el valor en la salida del biestable de menor peso, valor en
(QA) ha de pasar por dos puertas AND antes de llegar a JD, KD. Generalizando para un
contador de n bits, debera atravesar n-2 puertas AND, por lo que la expresin de la
frecuencia mxima de operacin, depender del nmero de bits y tendr la siguiente
expresin:
Fmx= 1/ (tpbble+ (n-2).tppuerta+ tsep-up)
Se puede disear cualquier contador sncrono de mdulo distinto de 2n (siendo n el

nmero de biestables), empleando el mtodo genrico, visto anteriormente. Ejemplo
diseo de contador BCD.
12
I.E.S. CAMAS.
13
I.E.S. CAMAS.
14
I.E.S. CAMAS.
15
I.E.S. CAMAS.
16
I.E.S. CAMAS.
17
I.E.S. CAMAS.
18

Sistemas Secuenciales - Contadores y Registros

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Sistemas Secuenciales - Contadores y Registros

Hochgeladen von

Copyright:

Verfügbare Formate

TEMA: XX. ELECTRNICA DIGITAL.

Introduccin. Se emplean bien como bloques independientes, en CI MSI, o

Un contador es un circuito capaz de almacenar, en binario natural o cualquier

Existen tres tipos de estructuras para implementar un contador: asncrona,

Se llaman as porque los biestables que lo forman no comparten la misma seal

Contador asncrono de mdulo 16.

Cuenta de 0 a 15. Est realizado mediante dos CI 74HC73, tecnologa HCMOS;

En mucha ocasiones se precisan circuitos contadores que cuenten hasta

2n-1 <N < 2n

Donde N es el mdulo del contador a realizar y n el nmero de biestables

En este tipo de aplicaciones, lo ms usual es el contaje hasta 5 (mdulo 6) y

Cuenta de forma descendente. La estructura es muy similar a la del contador,

Basndonos en esta nica diferencia, es muy sencillo implementar un contador

La evolucin de estados del contador puede ser de forma creciente o

A parte de la repercusin que tiene la transmisin en serie de la seal de reloj

Diseo de un contador binario sncrono ascendente de diecisis estados de

1. Se parte del diagrama de estado o acarreo paralelo (grafo).

3. Tabla de excitacin del contador.

4. Simplificacin por Karnaugh de la tabla de excitacin.

5. Implementacin del circuito con biestables JK. Configurados como

Como se desprende del circuito siguiente, entre dos impulsos de cuenta

Fmx= 1/ (tpbble+ tppuerta+ tset-up)

Contadores sncronos de acarreo serie.

Esta simplificacin del circuito se hace a costa de disminuir la velocidad de operacin.

Fmx= 1/ (tpbble+ (n-2).tppuerta+ tsep-up)

Se puede disear cualquier contador sncrono de mdulo distinto de 2n (siendo n el

Das könnte Ihnen auch gefallen