ESTUDO DE PERFORMANCE DAS ARQUITETURAS RISC E CISC.

UM BREVE HISTRICO DA
EVOLUO DAS PRINCIPAIS ARQUITETURA DE HARDWARE

Daniel de Farias CAIXETA <dfcaixeta@gmail.com>

Alan Kardec Machado VILARINHO <alankardecdf@gmail.com>
Erivaldo Alves dos SANTOS <erivaldoasantos@gmail.com>

Alunos de graduao do 2 semestre/2009 em Tecnologia em Anlise e Desenvolvimento Sistemas.

FAJESU Faculdade Jesus Maria Jos. Taguatinga DF

RESUMO
A disputa tecnolgica no desenvolvimento dos processadores RISC e CISC, proporcionou ao mercado vrias possibilidades de
projetos de arquiteturas criando sistemas com capacidade de processamento de informaes cada vez melhor. Hoje possvel
possuir mquinas que apresentam as duas caracterstica, assim como uma terceira possibilidade, que no caso um sistema hbrido,
composto pelas duas arquiteturas, o que possibilitou o grande avano mas ao mesmo tempo a criao de alguns monoplios que
detenham essas tecnologias.

Palavras chaves: Arquitetura de processadores, RISC, CISC, hibrido, computadores.

Seymour Cray, possibilitando o desenvolvimento do

1. INTRODUO
O estudo da arquitetura de processadores sem
sombra de dvida um dos assuntos mais interessantes no
ramos da cincia da computao, sendo ainda um tema
de grande importncia com fins didticos para os alunos
e pesquisadores na rea de computao. A descrio dos
componentes/partes dos dispositivos que compem um
sistema computacional fundamental para a
compreenso da evoluo dos hardwares assim como os
software.
Na realidade, sempre existiu a discusso em torno de
qual seria a melhor e/ou apropriada plataforma, mas o
que se sabe que nunca houve um vencedor.
interessante observar que no sendo possvel adotar
qualquer uma das duas arquiteturas, o que temos o
sistema hbrido que contm o que h de melhor entre as
duas tecnologias.
A complexidade na criao dessas arquiteturas de
processadores teve um grande avano quando essas duas
formas de se projetar foram criadas.
2. UM POUCO DA HISTRIA
No incio dos anos 70, os projetistas de hardware no
pensavam em projetar mquinas comuns. A criao de
um modelo de arquitetura chamado CISC, que dominava
o mercado tecnolgico, fez com qu pesquisadores
passassem a desenvolver arquiteturas que competisse
com essas tecnologia que nessa poca apresentavam
instrues mais complexas e necessitavam de
interpretadores para executar tais comandos.
Um grupo de pesquisadores da IBM, liderados por
John Cocke, pesquisava uma forma de incorporar em um
minicomputador de alta performance, as ideias de
modelo 801/IBM. Na verdade, esse minicomputador
nunca foi comercializado. Entretanto, as informaes
obtidas durante a fase de pesquisa e desenvolvimento do
sistema vazaram e outros grupos concorrentes
comearam a estudar esse modelo de arquitetura.
No ano de 1980, com a criao do modelo VLSI
(Very Large Scale Integrator), dispositivo esse que no
mais utilizava o modo de interpretao da informao,
desenvolvido por um grupo de pesquisa da Universidade
de Berkeley (USA) e liderado por David Patterson e
Carlo Squin, criou-se o termo RISC (Reduced
Instruction Set Computer).
No ano seguinte, 1981, a SUN Microsystems
desenvolveu os chips processadores denominados
SPARC e o MIPS, que foram um grande sucesso de
comercializao. Esses processadores apresentavam
arquiteturas diferentes dos computadores da poca, pois,
os projetistas no tinham a necessidade de vincular a um
conjunto de instruo padro, pois esse sistema possua a
liberdade de escolha de instrues que apresentassem
melhor performance para o sistema. Embora a nfase
dessa nova arquitetura era um chip com instrues mais
simples, percebeu-se a necessidade de instrues que
pudessem ser iniciadas prontamente, ou seja, antes de
terminar uma instruo, outro processo se iniciava e com
isso, a quantidade de comandos que poderiam ser
iniciadas em um segundo, tornou-se mais importante que
o tempo que uma instruo levava para ser executada.
O que chamou ateno na poca em que esses
processadores estavam sendo desenvolvidos, foram as
quantidades de instrues que poderiam executar. Na
verdade essas instrues e procedimentos eram em torno
de 50, um nmero bem menor se comparado aos
conjuntos de instrues contidas nos processadores
instalados nos computadores no mercado, que possuam
de 200 a 300 instrues, como os computadores da
famlia VAX da DEC e os grandes mainframes da IBM.
Sendo a arquitetura RISC (Reduced Instruction Set
Computer) o inverso da arquitetura CISC (Complex
Instruction Set Computer), que como a prpria
designao da arquitetura, informa instrues cdigos comuns em vrios programas, na forma de uma
complexas, ao contrrio da arquitetura RISC, que
composta de instrues simples.
3. DEFINIO DE CISC E RISC
3.1. CISC
No incio dos anos 70, os compiladores eram bastante
simples e pouco robusto, devido ao fato que a prpria
memria RAM (Random Access Memory) era lenta e
bastante cara causando srias limitaes tecnolgicas na
dimenso do algoritmo elaborado. Esse problema,
levou alguns pesquisadores/pensadores da rea de
tecnologia a preverem uma crise no ramo do
desenvolvimento de softwares, o que de fato ocorreu com
o barateamento do hardware e o aumento expressivo no
preo dos softwares.
De acordo com Silva[3] um grande nmero de
pesquisadores e arquitetos defendiam que a nica
alternativa seria mudar a complexidade do software, que
era mais caro, para funcionar em um hardware que na
poca era mais barato.
A ideia dessa associao foi impulsionado pela
criao da arquitetura CISC. E nessa poca, muitos
pesquisadores sugeriram a mudana do cdigo assembly
(linguagem de mquina) para linguagens de alto nvel
como o C ou Pascal.
As principais razes para promoverem essa
arquitetura foram (PATTERSON & SQUIN, 1998):
Reduzir as dificuldades de escrita de
compiladores;
Reduzir o custo global do sistema;
Reduzir os custos de desenvolvimento de
software;
Reduzir a diferena semntica entre as
linguagens de programao e mquina;
Fazer com que os programas escritos em
linguagens de alto nvel corressem de forma
mais eficiente;
Melhorar a compactao do cdigo; e
Facilitar a deteco e correo de erros.
O termo CISC significa (Complex Instruction Set
Computer), ou (Computador com um Conjunto
Complexo de Instrues) e um modelo de processador
que apresenta capacidade de execuo de centenas de
instrues complexas de diferentes tipos, sendo assim
bastante verstil e produtivo. Os principais exemplos
desse modelo foram os processadores 386 e 486 da Intel.
Do ponto de vista mais prtico, a arquitetura CISC
apresenta a vantagem de possuir muitas instrues
armazenadas no prprio processador, facilitando o
trabalho dos programadores em nvel de linguagens
assembly, por isso apresentam vantagens na reduo do
tamanho do cdigo executvel, por j possurem muitos
nica instruo.
A principal caracterstica da arquitetura CISC
processar grandes e complexas instrues, como
operaes de multiplicao e diviso, assim como a
execuo e decodificao de grandes quantidades de
operaes.
3.2. RISC
A arquitetura RISC (Reduced Instruction Set
Computer) ou (Computador com um Nmero Reduzido
de Instrues) uma arquitetura que usa um pequeno
grupo de instrues e levam praticamente o mesmo
tempo para serem processadas. Essas instrues so
executadas diretamente pelo hardware da mquina, por
no haver micro programao, ou seja, um
processamento direto.
A arquitetura RISC processa operaes simples,
tendo que executar mais instrues e ao mesmo tempo
operaes mais complexas. Entretanto, necessrio
dividir essas instrues mais complexas em vrios
processos mais simples (dividir para conquistar!). Essa
arquitetura pode realizar at cinco instrues ao mesmo
tempo em comparao com a arquitetura CISC, que
executa apenas uma.
Por ser uma arquitetura considerada simples, h
algumas caractersticas comuns, tais, como:
Limitado nmero de instrues;
Codificao de instrues em palavras de uma
tamanho simples;
Execuo sem microcdigos;
Altas taxas de execuo;
Uso intenso de pipelines;
Poucos modos de endereamento;
Operaes envolvendo a memria principal
restritas a transferncias; e
Operaes lgicas e aritmticas entre
registradores, tipicamente com instrues de trs
endereos.
A arquitetura RISC foi adotada nos processadores de
videogames modernos, pois proporciona um hardware
dedicado e no ocupar processamento com outros
recursos existente na arquitetura CISC.
4. RISC versus CISC
 Desde da criao dos processadores, sempre existiu
polmicas referentes essas arquiteturas. Qual seria a
melhor plataforma?
Na dcada de 80, predominava a construo de
processadores com conjunto de instrues complexas.
No entanto, alguns fabricantes procuravam seguir a
filosofia da arquitetura RISC, produzindo chips com
conjunto de instrues simples, que influenciaram nos
preos dos dispositivos, colocando o processador RISC
no mercado com preo mais acessvel e com capacidade
de execuo em frequncias mais altas por no ter muitos
circuitos internos.
Apesar de parecer estranho, onde um processador que
executa instrues simples pode ser considerado mais
rpido que os processadores que executam instrues
mais complexas. O motivo para essa comparao est
baseada na compreenso que um processador constitudo
com arquitetura CISC seja capaz de executar instrues
complexas, cuja muitas dessas instrues no so
executadas frequentemente, diferente dos processadores
construdos com arquitetura RISC, que executam
instrues simples, mas so instrues que so
executadas com muita frequncia. Levando em conta o
tempo de processamento na arquitetura RISC aliado com
software adequado, esses processadores compensam pelo
tempo que iram gasta para processar as instrues.
Do ponto de vista do profissional da rea de TI,
processadores com arquitetura CISC so melhores por ter
muitas instrues j armazenadas. No caso dos
processadores construdos com arquitetura RISC o
desenvolvedor teria a sua disposio apenas instrues
simples, ento o profissional precisaria combinar vrias
instrues simples para executar instrues mais
complexas, o que levaria o programador a optar por
processadores com arquitetura hbrida.
5. ARQUITETURA HBRIDA
Segundo Morimoto[2], indiscutvel, que em
instrues complexas os processadores CISC apresentam
melhor performance. Por isso, ao invs da vantagem de
uma das duas tecnologias, atualmente tambm temos
processadores hbridos, que so essencialmente
processadores CISC, mas incorporam muitos recursos
encontrados nos processadores RISC (ou vice-versa).
Nos chips atuais, temos as duas estruturas, ou seja,
uma espcie de hibridismo (mistura) entre os
processadores. Internamente, cada dispositivo processa
apenas instrues simples, onde essas instrues internas,
variam de cada espcie, funcionando de forma em que
um completa o outro., pois internamente ao processador,
existe um circuito que decodifica e converte os processos
mais complexos utilizado por um processador para que
seja entendido pelo outro processador. Por essas razes
essas instrues so praticamente iguais, isso faz com
que todos os processadores utilizados em computadores
sejam compatveis entre si.
6. CONCLUSO
Com a discusses entre os adeptos da arquitetura
RISC e CISC, onde os adeptos de um modelo RISC
defendem a tese que para projetar processadores com
pequenos nmeros de instrues, como instrues mais
simples, seriam capazes de executarem informaes em
ciclo de dados, buscando informaes em dois
registradores. O argumento usado pelos adeptos da
arquitetura RISC baseava-se na seguinte tese, que uma
mquina para realizar uma determinada atividade
precisaria executar de quatro a cinco instrues,
enquanto a CISC precisaria executar apenas uma, mas,
em contrapartida, mesmo a RISC executando mais
instrues, ela pode executar mais rpido por no utilizar
interpretadores, ou seja a arquitetura RISC venceria.
Com essa tese, a mquina com arquitetura RISC, iria
ser uma boa opo para o mercado, dominando o mesmo,
o que no aconteceu. Porque no?
1 Compatibilidade Uma questo importante
a compatibilidade com as mquinas mais
antigas, pois milhes de empresas possuem
parques tecnolgicos com mquinas com a
filosofia CISC da Intel.
2 A Intel tm tentado usar princpios bsicos
no projeto RISC nas mquinas com filosofia
CISC. A partir das mquinas 486, a Intel iniciou
seus projetos de processadores com ncleo
RISC, para executar as aes mais simples e
mais frequentes, enquanto as instrues mais
complexas seriam interpretadas da forma
clssica da filosofia CISC.
7. REFERNCIAS BIBLIOGRFICAS
[1]
PATTERSON, D. A., SQUIN, C. H., RISC I: A Reduced
Instruction Set VLSI Computer. 25 years of the international symposia
on Computer architecture (selected papers), 1998.
[2]
MORIMOTO, C. Processadores RISC x Processadores CIS
(16/05/2001).< http://www.guiadohardware.net/artigos/risc-cisc/>
SILVA, L. F., ANTUNES, V. J. M., - "Comparao entre as
[3]
Arquiteturas de Processadores RISC e CISC". Faculdade de
Engenharia da Universidade do Porto, Portugal.