Beruflich Dokumente
Kultur Dokumente
II. DESCRIPCIN DEL PROBLEMA Figura 2. Basys 3 PIC24 connections. (Basys 3 Manual
reference)
Este microcontrolador covierte los datos recibidos en dos
Implementar en FPGA un sistema computacional descrito en
seales que son procesadas por el FPGA, PS2_CLK es una
HDL que incluye IP-cores del catlogo de Xilinx Vivado. El
seal de reloj y PS2_DAT una lnea de datos trasmitidos en
cmputo se realiza mediante el IPcore, la entrada de datos
serie de acuerdo a la Figura 3.
usando teclado USB, la visualizacin mediante terminal
UART en una pantalla de PC, y el sistema operativo (control)
ser implementado mediante FSMs.
SEL OPERACION
0 A+C
1 A-C
REFERENCIAS
IV. RESULTADOS
[1] Pedroni. V. A. (2004). Circuit Design with VHDL. Londres. Inglaterra.
MIT press.
- IP core es un bloque que realiza determinada [3] Lgica Programable. (s.f.). Recuperado el 25 de 07 de 2017, de Basys
operacin, cuyo fin es ser insertado en cualquier 3 Artix-7 FPGA Board:
tecnologa de proveedor o metodologa de diseo. https://sites.google.com/site/logicaprogramable/calculadoras/fpga/basy
s-3-artix-7-fpga-board
- El ambiente de desarrollo vivado Xilinx presta [4] Digilent. (2014). VGA Display Controller. Recuperado el 21 de 07 de
muchos facilidades a la hora de elaborar un 2017 de:
https://learn.digilentinc.com/Documents/269
proyecto, por lo tanto es necesario realizar un
esquema de bloques grafico previo a la
programacin.