RESUMEN

El presente informe consisti en el estudio del comportamiento de un flip flop tipo

JK. Para ello se utilizaron los integrados 74ls76AP, los cuales se activan por flanco de
subida. A diferencia del informe anterior donde se intent recrear el comportamiento de
una memoria set reset con compuertas lgicas de igual manera se har con el circuito
JK equivalente sometido a retrasos. El uso de integrados especficos para funciones
especficas garantiza un mejor funcionamiento del mismo. De esta manera es que se
construyeron dos circuitos.

Para el primero se conectaron las entradas J y K a resistencias pull-up a travs de

un dipswitch, haciendo uno de ellos la funcin de clock. Las salidas fueron apreciadas por
medio de leds.

En el segundo circuito, se construy el circuito equivalente JK por medio de

compuertas nands. Tanto las salidas como entradas fueron igual que el primer circuito.

EL manejo de ambos circuitos nos permiti concluir que no existe indeterminacin

en con los estados de entrada tal y como si ocurra en los de tipo R-S. Adems se precis
que el uso de switch para generar pulsos no es lo ms adecuado debido a los mltiples
rebotes en el clock.
 2

1. MARCO TEORICO
Dado que la teora se estudi en clase y as mismo antes de la realizacin de esta
prctica, es que solo se presentara lo principal del tema.

Figura1.1. Flipflop JK sincronizado con flanco de reloj positivo

Figura1.2. Flipflop JK sincronizado con flanco de reloj negativo

Figura1.3. Circuito interno de Flipflop JK activo en flanco de reloj positivo

 3

2. Objetivos

a. Objetivos generales
Determinar el comportamiento de los flip flops JK.

b. Objetivos ESPECIFICOS
Estudio de operaciones sincrnicas

Determinacin de su tabla de verdad

Anlisis de circuitos equivalentes con retraso

3. Materiales y procedimiento
Instrumentos:

Multmetro digital, = 0,1

Fig 3.1: Multmetro digital.

Fuente de alimentacin regulable (V=5v, I>800 mA)

Fig3.2: Fuente regulable a 5 V.

1 Protoboard

Fig3.3. : Protoboard.

Resistencias: 330 (2c/u).

 4

Fig.3.4 : Resistencias utilizadas.

2 diodos led.

Fig3.5 : Diodos leds.

2 m. de cable solido macho macho.

Fig3.6 : Cable slido.

1. Dip-switch

Fig3.7 : Cable slido.

 5

4. Procedimientos

Figura 4.1. Circuito flip-flop JK

Figura 4.2. Circuito equivalente flip-flop JK

El procedimiento para la obtencin de datos fue la siguiente:

1. Se construy el circuito para el flip-flop JK de la figura 4.1.

2. Se coloc la entrada J en estado HIGH y en LOW la entrada K del flip-

flop, y la seal del clock en estado LOW. Luego en el clock se pas a
HIGH. Aqu se verifico el comportamiento de las salidas Q y Q
complementada.

3. Luego se colocaron en estados LOW Y HIGH las entradas J Y K

respectivamente. Nuevamente se realiz un flanco de subida en clock.
 6

4. Con la ayuda de un generador de onda como el integrado 555 en

configuracin astable a una frecuencia de 1KHz.

5. As mismo se construy el circuito de la figura 4.2.

6. Se repitieron los pasos 2,3 y 4 para este ltimo.

5. discusin y resultados
Los datos obtenidos se resumieron en una tabla para cada uno de los estados
posibles. Esta tabla es conocida como la tabla de verdad del flip-flop J-K.

CLK J K Q Q
0 0 Q0 Q0
0 1 0 1
1 0 1 0
1 1 Q0 Q0
x x Q0 Q0

Los datos en la tabla corresponden solo al caso en que tanto las entradas asncronas
PRESET y RESET estn en HIGH siendo estas activas en bajo. Como el flip-flop solo
reacciona a los flancos de bajada, entonces cuando ocurre un flanco de subida las salidas
se mantienen igual que en el estado anterior as mismo para entradas constante en el
clock. Estos resultados estn incluidos en la tabla de verdad completa para este flip-flop
tal y como se describi en el marco terico.

El cambio ms importante frente a los latches es la presencia de un clock siendo

esta una diferencia clave. Lo segundo es que no existe estados indeterminados cuando las
entradas son 1 y 1 para el J y K respectivamente. Gracias al circuito JK equivalente es
que se puede apreciar que se consigue estados anteriores complementadas para la salida
Q. A esto se conoce como basculacin del flip-flop. El estado de basculacin puede ser de
mucha ayuda ya que permite a los flip-flops actuar como un switch libre de rebotes tal y
como si lo hacen los dip-switchs. Por otro lado, el circuito JK equivalente nos permiti
apreciar la configuracin interna de un flip-flop de manera anloga al uso de latches de
tipo nor.
 7

6. conclusiones
Los flipflops se diferencian de los latches bsicamente porque son capaces de operar
en cada pulso en su entrada de CLK.

Los flipflops no presentan estados indeterminados tal y como lo hara uno de tipo
RS. A esta configuracin se le conoce como estado de basculacin, que permite obtener la
salida Qo complementada.

Los flipflops tienen en su configuracin latches los mismos que estn formados con
compuertas NOR. Sin embargo, es posible realizar un circuito equivalente de tipo NAND.

La capacidad de memoria de estos flipflops se debe principalmente a su capacidad

de retroalimentacin. Sus salidas permanecern constantes mientras no exista un flanco
ya sea de subida o de bajada segn el integrado.

7. Referencias bibliogrficas
1. Fundamentos de sistemas digitales. Thomas Floyd. Novena edicin.

2. Sistemas digitales. Thomas Rocci. Dcima edicin.