UNIVERSIDAD NACIONAL DE LOJA

UNL
REA DE LA ENERGA, LAS INDUSTRIAS Y LOS RECURSOS
NATURALES NO RENOVABLES

CARRERA DE INGENIERA ELECTROMECNICA

MDULO / CICLO: QUINTO, PARALELO A Y B

PRCTICAS DE LABORATORIO DE ELCTRNICA DIGITAL

PERODO ACADMICO: ABRIL-AGOSTO 2016

Responsable: Mc. Ing. Manuel A. Pesantez G.

2016
DESCRIPCIN DE LA ASIGNATURA: el presente curso es de naturaleza
terico-prctica y comprende las siguientes temticas: sistemas de nmeros,
conversin de nmeros de diferente base, operaciones de nmeros binarios suma,
resta, multiplicacin y divisin), cdigos binarios, compuertas lgicas, identidades y
algebra booleana para minimizar funciones, diseo lgico con compuertas,
minimizacin con mapas de Karnaugh, funcionalidad de circuitos combinatorios
MSI y LSI, (circuitos sumadores, comparadores, multiplexores, demultiplexores,
codificadores, decodificadores, registros de desplazamiento, contadores, registros,
flip-flops, memorias, RAM, ROM, PROM, EPROM), anlisis y diseo de mquinas
secuenciales
 PRCTICA N 2

ASIGNATURA: ELECTRNICA DIGITAL

RESULTADO DE APRENDIZAJE DE LA PRCTICA: (VER SLABO)
TIEMPO PLANIFICADO EN EL SLABO: 2 HORAS
TIEMPO DE LA PRCTICA POR GRUPO: 2 HORAS
NMERO DE ESTUDIANTES POR GRUPO: 3 ESTUDIANTES

1. TEMA: CIRCUITOS MSI Y LSI, PRUEBA Y APLICACIONES DE

CIRCUITOS ARITMTICOS , MULTIPLEXORES, COMPARADORES
Y ENCODIFICADORES

2. OBJETIVOS: (Redactar utilizando los verbos de accin de la Taxonoma de

Bloom y Dave. C)

El objetivo de esta prctica es que el alumno adquiera los siguientes

conocimientos y habilidades para:

Manipular circuitos integrados MSI (Integrados de gran escala ) y LSI

(Integrados de baja escala) reconocerlos fsicamente e identificar sus
terminales
Implementar circuitos sumadores de 8 bits en base circuitos sumadores de 4
bits 74LS283, incluir un decodificador BCD a 7 segmentos y un display
Implementar circuitos multiplexores de 16 bits en base a multiplexores de 8
bits y describir su comportamiento
Implementar funciones con multiplexores
Implementar un circuito comparador de 8 bits en base a comparadores de 4
bits

3. Materiales y Reactivos Por 4. Equipos y herramientas Por

Grupo grupo
10 Resistencias de 270 -1/2W Polmetro digital
10 diodos Led Osciloscopio
2 Circuitos sumadores 74LS283 Fuente de poder DC de 5V, 500
2 decodificadores BCD a 7 segmentos mA
74LS47 Protoboard (tablero de prueba)
2 Display de 7 segmentos Punta lgica
2 comparadores de 4 bits 74 HC 85
5. INSTRUCCIONES:

Colocar las mochilas en los casilleros

Prohibido consumo de alimentos
Prohibido equipo de diversin, celulares etc.
Prohibido jugar
Prohibido mover o intercambiar los equipos de los bancos de trabajo
Prohibido sacar los equipos del laboratorio sin autorizacin.
Ubicar los equipos y accesorios en el lugar dispuesto por el responsable del
laboratorio, luego de terminar las prcticas.
Uso adecuado de equipos
Uso obligatorio del mandil
Presentar el preparatorio al docente a cargo de la materia al inicio de la
jornada.
Contestar las preguntas de control despus de realizarse la prctica.
Realizar el informe con todos los tems destallados en la gua.

6. ACTIVIDADES A DESARROLLAR

6.1 Implementar un circuito sumador de 8 bits en base a un sumador

74LS183 de 4 bits

Figura 1 Esquema para realizar un sumador de 8 bits en base a sumadores

74LS183 de 4 bits

a) Realizar las conexiones de acuerdo al esquema mostrado en la figura 1 y

expresar sus resultados en la tabla 8.1, colocar 4 diodos y 4 resistencias de
120 ohmios de W al final de la sumatoria y mirar el nivel lgico a la
salida para diferentes sumas, anotarlas en la tabla 8.1

b) En vez de colocar diodos conectar decodificadores BCD a 7 segmentos 74

HC154 tal como se muestra en la figura 2 y realizar operaciones de suma y
observar los valores
 74HC154

Figura 2 Conexin con decodificador BCD a display de 7 segmentos

6.2 Implementar un circuito multiplexor de 16 bits en base a multiplexores de

8 bits

a) Realizar las conexiones de acuerdo al esquema mostrado en la figura 3 y

expresar sus resultados en la tabla 8.2, poner un diodo y una resistencia de 270
ohmios a la salida Y

Figura 3 Esquema de conexin de un multiplexor de 16 bits en base a multiplexores

de 8 bits

b) Realizar las conexiones de acuerdo al esquema mostrado en la figura 4 e

implemente la funcin sealada, indicar el nivel lgico a la salida Y esperado,
realizar el anlisis mediante el mapa de Karnaugh

Nivel lgico Y a la salida ..

Figura 3 Esquema de conexin de un multiplexor de 8 bits utilizado para implementar
una funcin Y

6.3 Implementar un circuito comparador de 8 bits en base a comparadores

de 4 bits

7. MARCO TERICO

a. El estudiante consultar la teora referente a la implementacin de sumadores su

tabla lgica, implementacin de sumadores de mayor nmero de bits en base a
sumadores de menor nmero de bits.
b. Teora sobre la operabilidad del MUX, implementacin de funciones en base a
MUX, escoger una entrada selectora como variable entrante en el mapa
c. El estudiante consultar la teora referente a los comparadores, implementacin
de comparadores de mayor nmero de bits en base a comparadores de menor
nmero de bits
 8. RESULTADOS OBTENIDOS

8.1 Resultados de la sumatoria: slo con diodos (valor lgico) y con el display

Tabla 8.1 Valores lgicos esperados en la sumatoria con diodos y display

A8 A7 A6 A5 A4 A3 A2 A1 Valor decimal
0 0 1 0 1 0 1 0
0 0 0 1 1 1 1 0
0 0 1 0 1 1 0 1
B8 B7 B6 B5 B4 B3 B2 B1 Valor decimal
0 0 0 1 1 1 1 0
0 1 0 1 0 1 1 1
0 1 1 0 0 0 1 1
8 7 6 5 4 3 2 1 Valor en el display

8.2 Resultados de la operacin del MUX para diferentes entradas de informacin

y de control:

Llenar la siguiente tabla considerando los valores lgicos iniciales de

informacin mostrados en la tabla 8.2 y anotar los valores esperados en la
salida Y
Repetir el paso anterior para las siguientes entradas de informacin

15
1 0 0 0 1 0 1 0 1 1 1 1 0 0 1 0

Tabla 8.2 Combinaciones lgicas de entradas en el MUX y salida esperada Y

S S S S D D D D D D D D D D D1 D1 D1 D1 D1 D1 Y
3 2 1 0 0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
 8.3 Resultados de la operacin de un circuito comparador conectado en cascada

Tabla 8.3. Resultados de la comparativa para diferentes bits de A y B

A A A A A A A A B B B B B B B B A> A= A<
7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 B B B
0 0 0 0 1 1 0 1 0 0 0 0 0 1 0 1
1 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0
0 0 1 0 1 0 1 1 0 0 1 0 1 0 1 1
1 1 1 1 0 0 0 1 0 0 1 0 1 0 1 1

9. DISCUSIN (el estudiante plantear inquietudes y mejoras en la prctica)

10. CONCLUSIONES

Describa sus conclusiones referentes a la prctica, sus conclusiones sern

tomadas en cuenta en la calificacin de la prctica

11. RECOMENDACIONES (redactar sus recomendaciones)

12. PREGUNTAS DE CONTROL (contestar las siguientes preguntas de

refuerzo)

12.1Para qu se utiliza el terminal ENABLE y STROBE en los circuitos

multiplexores

.

12.2 Para implementar un sumador de mayor nmero de bits, el terminal de

acarreo de entrada del sumador de menor nivel a que nivel lgico se debe
poner y el terminal de acarreo de salida del sumador para conectarlo en
cascada a que terminal del sumador de mayor nivel se debe poner



12.3 El circuito comparador 74HC85 tiene tres terminales comparativos de
entrada y tres salidas comparativas ( A>B, A=B, A<B), porqu se pone
las entradas comparativas de entrada A>B y A<B a nivel lgico y A= B a
nivel lgico 1 cuando se conecta comparadores en cascada de mayor
nmero de bits

13. REFERENCIAS

Floyd T. Fundamentos de sistemas digitales, novena edicin, editorial Pearson

Prentice Hall, ISBN 13-978-84-832-2720-6

(adicionar nuevas referencias en este tem de los libros y artculos que han
consultado)
Realizado por

Ing. Manuel A. Pesantez G.

DOCENTE